JPH0411281A - Simple matrix system liquid crystal display device - Google Patents

Simple matrix system liquid crystal display device

Info

Publication number
JPH0411281A
JPH0411281A JP11248390A JP11248390A JPH0411281A JP H0411281 A JPH0411281 A JP H0411281A JP 11248390 A JP11248390 A JP 11248390A JP 11248390 A JP11248390 A JP 11248390A JP H0411281 A JPH0411281 A JP H0411281A
Authority
JP
Japan
Prior art keywords
data
column
storage means
calculation means
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11248390A
Other languages
Japanese (ja)
Inventor
Kazutoshi Hatano
波多野 一敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP11248390A priority Critical patent/JPH0411281A/en
Publication of JPH0411281A publication Critical patent/JPH0411281A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

PURPOSE:To reduce crosstalk by adding input display dot data, column by column, obtaining brightness correction data on each column according to final addition data, and adding this brightness correction data to the input display dot data. CONSTITUTION:An arithmetic means 22 adds the input display dot data DATA to data read out of a storage means 23 and stores the new addition data in the storage means 23 again, and this operation is repeated as to all lines in a display period to store the sum of DATA in respective columns. An arithmetic means 24 converts the sum of DATA in the respective columns into the brightness correction data, which is stored in the storage means 25 and the data is read out simultaneously with the start of the display period to add the brightness correction data to the DATA by an arithmetic means 26. Namely, the gradation of white is increased, column by column, according to the sum of excessive voltages applied to the respective columns to correct a difference in brightness. Consequently, the crosstalk is reduced.

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、単純マトリックス方式の液晶表示!all
に間する。
[Detailed Description of the Invention] [Industrial Application Field] This invention is a simple matrix type liquid crystal display! all
in between.

[従来の技術] 単純マトリクス方式の液晶パネルでは、垂直方向に延び
る信号電極群と、水平方向に延びる走査電極群とがマト
リクス状に配置され、これらの交点が表示の基本単位、
つまり画素となる。
[Prior Art] In a simple matrix type liquid crystal panel, a group of signal electrodes extending in the vertical direction and a group of scanning electrodes extending in the horizontal direction are arranged in a matrix, and the intersections of these electrodes are the basic unit of display,
In other words, it becomes a pixel.

各走査電極には1ラインずつ電圧が印加され、各信号電
極には1ライン分の表示データが信号電圧として同時に
印加される。したがって、各画素には交差する信号電極
と走査電極の電位差に相当する電圧が印加される。
A voltage is applied to each scanning electrode one line at a time, and display data for one line is simultaneously applied as a signal voltage to each signal electrode. Therefore, a voltage corresponding to the potential difference between the crossing signal electrode and scanning electrode is applied to each pixel.

いま、ある画素に注目すると、走査電極がアクティアの
ときには、信号電極には表示すべき信号電圧が印加され
るが、走査電極かノンアクティブのときても、信号電極
が共通なため、別の画素の信号電圧が印加される。
Now, if we focus on a certain pixel, when the scanning electrode is active, a signal voltage to be displayed is applied to the signal electrode, but even when the scanning electrode is non-active, the signal electrode is common, so another pixel A signal voltage of is applied.

したがって、別ラインの同し列に属する画素のデータの
影響を受けることになる。これはクロストークと呼ばれ
、コントラスト低下の大きな要因となっている。
Therefore, it is affected by the data of pixels belonging to the same column of another line. This is called crosstalk, and is a major factor in reducing contrast.

従来、クロストークを軽減する方法として、電圧平均化
法等が知られている。電圧平均化法は、非選択画素に印
加される電圧を平均化して画業による印加電圧のバラツ
キを少なくしようとする方法である。
Conventionally, voltage averaging methods and the like have been known as methods for reducing crosstalk. The voltage averaging method is a method of averaging the voltages applied to non-selected pixels to reduce variations in applied voltages due to painting techniques.

CI@明が解決しようとするrIaコ しかし、この電圧平均化法では、走査電極数が多くなる
と、コントラストの低下が避けられず、充分な効果を上
げることが難しかった。
However, with this voltage averaging method, as the number of scanning electrodes increases, a decrease in contrast is unavoidable, making it difficult to achieve a sufficient effect.

そこで、この発明では、クロストークの更なる@減化を
目的とするものである。
Therefore, the present invention aims to further reduce crosstalk.

[課題を解決するための手段] この発明は、入力された表示トツトチータを各列毎に加
算する第1の演算手段と、この第1の演算手段より出力
される加算データを1ライン分格納する第1の記憶手段
と、この第1の記憶手段から順次読み出される最終加算
データを輝度補正データに変換する第2の演算手段と、
この第2の演算手段より出力される輝度補正データを1
ライン分格納する第2の記憶手段と、この第2の記憶手
段から順次読み出される輝度補正データを入力された表
示ドツトデータに加算して出力する第3の演算手段と、
入力された表示タイミング信号を基にして、各演算手段
および記憶手段の動作を制御する制御手段とを備えるも
のである。
[Means for Solving the Problems] The present invention includes a first arithmetic means that adds input display tottocheeta for each column, and stores one line of added data output from the first arithmetic means. a first storage means; a second calculation means for converting final addition data sequentially read from the first storage means into luminance correction data;
The brightness correction data output from this second calculation means is
a second storage means for storing lines, a third calculation means for adding the luminance correction data sequentially read from the second storage means to the input display dot data and outputting the result;
The apparatus includes a control means for controlling the operation of each calculation means and storage means based on the input display timing signal.

そして、第3の演算手段より出力される輝度補正データ
が加算された表示ドツトデータによる画像再現を行なう
ものである。
Then, image reproduction is performed using the display dot data to which the luminance correction data outputted from the third calculation means has been added.

[作 用] クロストークは、同し列の画素間で信号電極を共有して
いるため、余分な電圧が印加されることによフて生じる
。このクロストークは、隣り合う列の間で、その余分な
電圧の量が大きく異なるとき、−層目立つものとなる。
[Function] Crosstalk occurs due to extra voltage being applied because signal electrodes are shared between pixels in the same column. This crosstalk becomes more noticeable when the amount of extra voltage between adjacent columns is significantly different.

例えば、両隣りの列の画素群が全てが白(表示オン)で
、その間の列の画素群の半分が白(表示オン)、残り半
分が黒く表示オフ)の場合には、半分の白を表示してい
る画素に印加される余分な電圧は、両隣りの白を表示し
ている画素に印加される余分な電圧よりも少なくなるた
め、両隣りの白よりも暗くなる。
For example, if all of the pixel groups in adjacent rows are white (display on), and half of the pixel groups in the rows between them are white (display on) and the other half are black (display off), half of the pixels are white. The extra voltage applied to the displaying pixel is less than the extra voltage applied to the pixels on both sides displaying white, so the pixel becomes darker than the white on both sides.

上述構成においては、入力された表示ドツトデータが各
列毎に加算され、最終加算データに基づいて各列におけ
る輝度補正データが得られ、この輝度補正データが入力
される表示ドツトデータに加算される。
In the above configuration, input display dot data is added for each column, brightness correction data for each column is obtained based on the final addition data, and this brightness correction data is added to input display dot data. .

つまり、各列に印加される余分な電圧の総和に応じて、
各列毎に白(表示オン)の階調が増加される。
That is, depending on the sum of extra voltages applied to each column,
The gradation of white (display on) is increased for each column.

したがって、余分な電圧による明るさの差が補正され、
クロストークが軽減される。
Therefore, the brightness difference due to extra voltage is corrected,
Crosstalk is reduced.

[実  施  例〕 以下、第1図を参照しながら、この発明の一実施例につ
いて説明する。
[Embodiment] An embodiment of the present invention will be described below with reference to FIG.

同図において、lはヒデオメモリを含む表示システムで
ある。この表示システムlより出力される表示ドツトデ
ータD A T Aおよび表示タイミング信号S T 
Mは、クロストーク軽減回路2に供給される。
In the figure, l is a display system including a video memory. Display dot data DATA and display timing signal ST output from this display system l
M is supplied to the crosstalk reduction circuit 2.

このクロストーク軽減間N2は、第2図に示すように構
成される。
This crosstalk reduction interval N2 is configured as shown in FIG.

同図において、表示タイミング信号STMは制御手段2
1に供給される。この制御手段21によって、後述する
各演算手段および記憶手段の動作が制御される。
In the figure, the display timing signal STM is
1. This control means 21 controls the operation of each calculation means and storage means, which will be described later.

また、演算手段22と記憶手段23は、各列の表示ドツ
トデータの総和を求めるための回路を構成するものであ
る。
Further, the calculation means 22 and the storage means 23 constitute a circuit for calculating the sum of display dot data of each column.

この場合、演算手段22は加算器で構成される。In this case, the calculation means 22 is composed of an adder.

演算手段22ては、入力された表示ドツトデータDAT
Aと記憶手段23より読み出されたデータとが加算され
る。
The calculation means 22 calculates the input display dot data DAT.
A and the data read from the storage means 23 are added.

記憶手段23は1ライン分のハンフ7メモリをを有して
構成される。表示タイミングに合わせて各列の加算デー
タが順次読み出されて演算手段22に供給されると共に
、演算手段22から供給される新たな加算データが再び
格納される。
The storage means 23 is constructed with a hanf 7 memory for one line. The added data of each column is sequentially read out in accordance with the display timing and supplied to the calculation means 22, and new addition data supplied from the calculation means 22 is stored again.

この動作は表示期間中の全ラインにおいて繰り返され、
最終的に記憶手段23には、各列の表示ドツトデータの
総和(最終加算データ)が格納される。
This operation is repeated for all lines during the display period,
Finally, the storage means 23 stores the total sum (final addition data) of the display dot data of each column.

記憶手段23に格納された各列の表示ドツトデータの総
和は、帰線期間中に演算手段24を通して記憶手段25
に供給される。同時に、記憶手段23の内容はクリアさ
れる。
The total sum of the display dot data of each column stored in the storage means 23 is stored in the storage means 25 through the calculation means 24 during the flyback period.
is supplied to At the same time, the contents of the storage means 23 are cleared.

演算手段24は、各列の表示ドツトデータの総和を輝度
補正データに変換する変換回路で構成される。この場合
、表示Fットデータのji8和が多いほと、輝度補正デ
ータが小さくなるように変換される。補正レベルは前も
って最適化されるか、あるいは任意に設定できるように
しておいてもよい。
The calculation means 24 is constituted by a conversion circuit that converts the sum of display dot data of each column into brightness correction data. In this case, the conversion is made such that the larger the ji8 sum of the display Ft data, the smaller the luminance correction data. The correction level may be optimized in advance or may be set arbitrarily.

記憶手段25はlライン分のバッフ7メモリを有して構
成される。この記憶手段25には、演算手段24て変換
された各列の輝度補正データが格納される。
The storage means 25 includes a buffer 7 memory for l lines. The storage means 25 stores the luminance correction data of each column converted by the calculation means 24.

この記憶手段25に格納された各列の輝度補正データは
、表示期間が開始すると同時に、表示ドツトデータDA
TAに同期して読み出され、演算手段26に供給される
。この演算手段26には、表示ドツトデータDATAが
供給される。
The brightness correction data of each column stored in the storage means 25 is stored in the display dot data DA at the same time as the display period starts.
It is read out in synchronization with TA and supplied to the calculation means 26. This calculation means 26 is supplied with display dot data DATA.

この演算手段26は加算器で構成され、表示ドツトデー
タDATAが表示オンデータであるときのみ、表示ドツ
トデータDATAに輝度補正データが加算される。
This calculation means 26 is composed of an adder, and brightness correction data is added to the display dot data DATA only when the display dot data DATA is display-on data.

第1図に戻って、演算手段26で輝度信号補正データが
加算された表示ドツトデータDATA’は、LCD (
液晶表示装置)コン)D−ラ3に表示データとして供給
される。なお、LCDコントローラ3には、表示システ
ム1からの表示タイミング信号STMが供給される。
Returning to FIG. 1, the display dot data DATA' to which the luminance signal correction data has been added by the calculating means 26 is
The data is supplied as display data to the liquid crystal display device) controller 3. Note that the LCD controller 3 is supplied with a display timing signal STM from the display system 1.

これにより、単純マトリックス方式の液晶パネル(図示
せず)には、表示ドツトデータD A T A′による
画像が再現される。
As a result, an image based on the display dot data DATA' is reproduced on a simple matrix type liquid crystal panel (not shown).

このように本例においては、  表示ドツトデータD 
A T Aが各列毎に加算され、各列の表示ドツトデー
タDATAの総和が大きいほど小さな輝度補正データが
形成され、この輝度補正データが表示ドツトデータD 
A T Aに加算される。そし・で、単純マトリックス
方式の液晶パネルには、輝度補正データの加算された表
示ドツトデータDATA′によるmtaが再現される。
In this way, in this example, the display dot data D
A T A is added for each column, and the larger the sum of the display dot data DATA of each column, the smaller the brightness correction data is formed, and this brightness correction data is added to the display dot data D.
Added to AT A. Then, on the simple matrix type liquid crystal panel, mta is reproduced based on the display dot data DATA' to which the luminance correction data has been added.

つまり、本例においては、液晶パネルの各列に印加され
る余分な電圧の総和に応して、各列毎に白の階調が増加
されて表示されるので、各列の明るさの差が補正される
In other words, in this example, the white gradation is increased and displayed for each column in accordance with the sum of the extra voltage applied to each column of the liquid crystal panel, so the difference in brightness between each column is is corrected.

[発明の効果] 以上のように、この発明によれば、液晶パネルの各列に
印加されろ余分な電圧の総和に応し、で、各列毎に白の
階調が増加されるので、印加される余分な電圧による各
列の明るさの差を補正でき、クロストークを軽減するこ
とができる。この発明によれば、走査電極数が多くなっ
ても電圧平均化法のようにコントラストが低下すること
はなく、非常に有用である。
[Effects of the Invention] As described above, according to the present invention, the white gradation is increased for each column in accordance with the sum of the extra voltages applied to each column of the liquid crystal panel. It is possible to correct the difference in brightness between each column due to the extra voltage applied, and it is possible to reduce crosstalk. According to this invention, even if the number of scanning electrodes increases, the contrast does not deteriorate unlike the voltage averaging method, and is very useful.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の一実施例を示す構成図、第2図はク
ロストーク軽減回路の一例の構成図である。 !・・・ビデオメモリを含む表示システム2・・・クロ
ストーク軽減回路 3・・・液晶表示装置コントローラ 21・・・制御手段 22、 24. 26 ・・・演算手段 23.25 ・・・記憶手段 特許出願人  シ ャ −プ株式会社
FIG. 1 is a block diagram showing an embodiment of the present invention, and FIG. 2 is a block diagram of an example of a crosstalk reduction circuit. ! Display system 2 including video memory Crosstalk reduction circuit 3 Liquid crystal display controller 21 Control means 22, 24. 26...Arithmetic means 23.25...Storage means Patent applicant Sharp Corporation

Claims (1)

【特許請求の範囲】[Claims] (1)入力された表示ドットデータを各列毎に加算する
第1の演算手段と、 上記第1の演算手段より出力される加算データを1ライ
ン分格納する第1の記憶手段と、 上記第1の記憶手段から順次読み出される最終加算デー
タを輝度補正データに変換する第2の演算手段と、 上記第2の演算手段より出力される輝度補正データを1
ライン分格納する第2の記憶手段と、上記第2の記憶手
段から順次読み出される輝度補正データを上記表示ドッ
トデータに加算して出力する第3の演算手段と、 入力された表示タイミング信号を基にして、上記各演算
手段および記憶手段の動作を制御する制御手段とを備え
、 上記第3の演算手段より出力される輝度補正データが加
算された表示ドットデータによる画像再現を行なうこと
を特徴とする単純マトリックス方式の液晶表示装置。
(1) a first calculation means for adding input display dot data for each column; a first storage means for storing one line of added data output from the first calculation means; a second arithmetic means for converting the final addition data sequentially read out from the first storage means into luminance correction data;
a second storage means for storing data for each line; a third calculation means for adding luminance correction data sequentially read from the second storage means to the display dot data and outputting the result; and a third calculation means based on the input display timing signal. and a control means for controlling the operation of each of the calculation means and the storage means, and performs image reproduction using display dot data to which the luminance correction data output from the third calculation means is added. A simple matrix type liquid crystal display device.
JP11248390A 1990-04-28 1990-04-28 Simple matrix system liquid crystal display device Pending JPH0411281A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11248390A JPH0411281A (en) 1990-04-28 1990-04-28 Simple matrix system liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11248390A JPH0411281A (en) 1990-04-28 1990-04-28 Simple matrix system liquid crystal display device

Publications (1)

Publication Number Publication Date
JPH0411281A true JPH0411281A (en) 1992-01-16

Family

ID=14587773

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11248390A Pending JPH0411281A (en) 1990-04-28 1990-04-28 Simple matrix system liquid crystal display device

Country Status (1)

Country Link
JP (1) JPH0411281A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06259043A (en) * 1992-10-09 1994-09-16 Sony Tektronix Corp Method for driving electrooptical display device
US5956014A (en) * 1994-10-19 1999-09-21 Fujitsu Limited Brightness control and power control of display device
KR100323037B1 (en) * 1993-12-28 2002-06-20 핫토리 쥰이치 Liquid crystal display panel drive
US6864866B2 (en) 2000-12-01 2005-03-08 Seiko Epson Corporation Liquid crystal display device, image signal correction circuit, image signal correction method, and electronic devices
US7474293B2 (en) 1998-03-25 2009-01-06 Sharp Kabushiki Kaisha Method of driving liquid crystal panel, and liquid crystal display apparatus

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02187788A (en) * 1989-01-13 1990-07-23 Matsushita Electric Ind Co Ltd Active matrix type liquid crystal display device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02187788A (en) * 1989-01-13 1990-07-23 Matsushita Electric Ind Co Ltd Active matrix type liquid crystal display device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06259043A (en) * 1992-10-09 1994-09-16 Sony Tektronix Corp Method for driving electrooptical display device
US5471228A (en) * 1992-10-09 1995-11-28 Tektronix, Inc. Adaptive drive waveform for reducing crosstalk effects in electro-optical addressing structures
KR100323037B1 (en) * 1993-12-28 2002-06-20 핫토리 쥰이치 Liquid crystal display panel drive
US5956014A (en) * 1994-10-19 1999-09-21 Fujitsu Limited Brightness control and power control of display device
US7474293B2 (en) 1998-03-25 2009-01-06 Sharp Kabushiki Kaisha Method of driving liquid crystal panel, and liquid crystal display apparatus
US6864866B2 (en) 2000-12-01 2005-03-08 Seiko Epson Corporation Liquid crystal display device, image signal correction circuit, image signal correction method, and electronic devices
KR100476921B1 (en) * 2000-12-01 2005-03-17 세이코 엡슨 가부시키가이샤 Liquid crystal display device, image signal correcting circuit, image signal correcting method, and electronic device

Similar Documents

Publication Publication Date Title
US6100872A (en) Display control method and apparatus
US8502917B2 (en) Image processing circuit, image display device, and an image processing method
KR100433353B1 (en) Active matrix liquid crystal device
KR100915234B1 (en) Driving apparatus of liquid crystal display for varying limits selecting gray voltages and method thereof
US6900796B2 (en) Liquid crystal display device and method for driving the same
JP5173342B2 (en) Display device
US20090058844A1 (en) Display device and driving method for a display device
US5880707A (en) Display control apparatus and method
US20070195040A1 (en) Display device and driving apparatus thereof
CN113380209A (en) Display device and display method thereof
JPH11288255A (en) Liquid crystal display device
EP0834171B1 (en) Computer system with dual-panel lcd display
JPH0411281A (en) Simple matrix system liquid crystal display device
JP2662307B2 (en) Simple matrix drive type color liquid crystal display
JPH11282437A (en) Interface device of liquid-crystal display panel
KR20120089081A (en) Liquid crystal display, device and method of modifying image signal
KR100935672B1 (en) Driving apparatus and method of liquid crystal display
JPH04144382A (en) Liquid crystal display device with digital gamma correction circuit
JPH03126069A (en) Method for driving liquid crystal control circuit and liquid crystal panel
JPH0319557B2 (en)
JP2752623B2 (en) Driving method of TFT liquid crystal display device and TFT liquid crystal display device
JP2714048B2 (en) Image display device
KR20040085494A (en) Method for Driving an LCD
JPH06301007A (en) Driving method for liquid crystal display device
JPS62215929A (en) Large-sized liquid crystal display device