JPH04111514A

JPH04111514A - 遅延素子及びその製造方法

Info

Publication number: JPH04111514A
Application number: JP22891090A
Authority: JP
Inventors: Yoshiyuki Mihashi; 善之三橋; Keiko Nakakura; 中倉　啓子
Original assignee: Asahi Glass Co Ltd
Current assignee: AGC Inc
Priority date: 1990-08-30
Filing date: 1990-08-30
Publication date: 1992-04-13

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明はビデオ機器等の補償回路に使用されて電気信号
を一定時間遅延させる遅延素子及びその製造方法に関す
る。

〔従来の技術〕

ビデオ機器等の補償回路に使用される遅延素子にはガラ
ス製のものやＣＣＤ製等のものがある。

そしてガラス製の遅延素子はガラス遅延素子、パッケー
ジ、クッション材及び端子等から成り、その組立は手作
業で行われている。即ち、先ずガラス遅延素子の周囲に
クッション材を配置し、その状態でガラス遅延素子をパ
ッケージの挿入口からパッケージ内に挿入する。挿入後
、ガラス遅延素子に設けられているリード線を端子に半
田付けし、端子でパッケージの挿入口を閉塞して遅延素
子の組立が完了する。

〔発明が解決しようとする課題〕

従って、このパッケージはガラス遅延素子が挿入可能に
、かつガラス遅延素子が保護されるように箱形に形成さ
れているので、一定の外形寸法、特に厚み寸法が必要と
なり、遅延素子の薄型、軽量化が困難であるという問題
がある。

また、従来の複雑な構成ではハンドリングが行い難く組
立作業の自動化が困難で品質の安定化を図ることができ
ないという問題がある。

本発明はこのような事情に鑑みてなされたもので、遅延
素子の薄型軽量化を図ると共に組立の自動化を図ること
ができる遅延素子及びその製造方法を提供することを目
的とする。

〔課題を解決する為の手段〕

本発明は、前記目的を達成する為に、人力用リード線及
び出力用リード線が設けられ、入力用リード線から人力
された電気信号を一定時間遅延させて出力用リード線か
ら出力するガラス遅延素子と、板厚寸法が前記ガラス遅
延素子の厚み寸法より大きく、かつガラス遅延素子をは
め込み可能な開口部が形成された基板であって、前記入
力用及び出力用リード線を接続する端子が備えられた基
板と、該基板の一方の側面に付着されると共に前記開口
部にはめ込まれたガラス遅延素子が付着される粘着面を
有する第１のカバー部材と、前記基板の他方の側面に付
着される粘着面を育する第２のカバー部材と、を備えた
ことを特徴とする。

〔作用〕

本発明によれば、帯状基板に端子を圧入、接着、嵌め込
み等の手段で形成し、以下に示される工程■前記帯状基
板の開口部にガラス遅延素子をはめ込む。

■前記ガラス遅延素子に設けられている入力用リード線
と出力用リード線を前記端子に接続する。

■前記帯状基板に対応するように形成された帯状の第１
のカバー部材の粘着面を少なくとも前記帯状基板の一方
の側面に付着する。

を順不同に行い、帯状基板の他方の側面に第２のカバー
部材を付着してガラス遅延素子を密封し、帯状に連続し
た多連遅延素子を組立てる。その後、この多連遅延素子
を個々に切断して遅延素子の組立を完了する。

〔実施例〕

以下添付図面に従って本発明に係る遅延素子及びその製
造方法の詳細について説明する。

第１図には帯状に連続した多連遅延素子１０の分解した
構造が示されている。この多連遅延素子１０は複数のガ
ラス遅延素子１２．１２．１２・・・帯状基板１４、帯
状の下側カバープレート１６、帯状の上側カバープレー
ト１８から構成されている。ガラス遅延素子１２は図に
示す５角形に形成されたガラス媒体２０の傾斜端面に圧
電体（図示せず）が固着され、圧電体には入力用、出力
用等のリード線２２．２２．２２が設けられている。

またガラス媒体２０の裏面には減衰材２４．２４・・が
設けられている。

帯状の基板１４にはガラス遅延素子１２の形状に対応し
た５角形の開口部２６．２６・・・が形成されている。

また基板１４の板厚寸法はガラス遅延素子１２の厚さ寸
法より若干大きく形成されている。更に第１図上で基板
１４の下縁寄りに形成された複数の孔には予め遅延素子
を外郭回路に実装するための端子２８．２８・・・が圧
入されている。

下側カバープレート１６の形状は基板１４の大きさに対
応するように帯状に形成され、更に基板１４に圧入され
ている端子２８．２８・・に対応する部分に逃げ用の切
欠き３０．３０・・・が形成されている。また、下側カ
バープレート１６には、第１図上で基板１４に対向する
面に粘着剤が付着され、粘着面１６Ａが形成されている
。

上側カバープレート１８の形状は基板１４に対応するよ
うに帯状に形成され、更に基板１４に圧入されている端
子２８．２８・・・に対応する部分に逃げ用の切欠き３
２．３２・・・が形成されている。

また、上側カバープレート１８には、端子２８．２８・
・・より引き出されガラス遅延素子１２の入力用及び出
力用リード線２２．２２・・・に接続される導体パター
ンの接続部２９Ａ、２９Ａ・・・及び接続８２９Ｂ、２
９Ｂ・・・に対応する部分にそれぞれ逃げ用の切欠３１
Ａ、３１Ａ・・・及び切欠３１Ｂ、３１Ｂ・・・が形成
されている。更に第２のカバープレート１８には第１図
上で基板１４と対向する面に粘着剤が付着され、粘着面
（図示せず）が形成されている。

第２図は第１図に示す多連遅延素子１０を組み立てた状
態を示す斜視図であり、第３図は第２図の多連遅延素子
１０を個々の遅延素子１０Ａ、１０Ａ・・・に切断した
状態を示す斜視図である。

次に、第４図に基づいて本発明に係る遅延素子の製造方
法について説明する。

先ず第４図（Ａ）に示すように下側カバープレート１６
の粘着面１６Ａに付着されているテープ３８を除去し、
粘着面１６Ａを基板１４の下面に付着する。次に第４図
（Ｂ）に示すようにガラス遅延素子１２．１２・・・を
基板１４の開口部２６．２６・・・にはめ込むと共に遅
延素子１２．１２・・・を粘着面１６Ａに付着する。

次いで第４１！１（Ｃ）に示すようにガラス遅延素子１
２のリード線２２．２２・・・を基板１４の端子２９Ａ
、２９Ａ・・・及び端子２９Ｂ、２９Ｂ・・・に半田付
けし、上側カバープレート１８の粘着面（図示せず）に
付着されているテープ４０を除去してこの粘着面を基板
１４の上面に付着する。

上側カバープレート１８を基板１４に付着して第２図に
示す帯状に連続した多連遅延素子１０を組み立てた後、
第３図に示すように多連遅延素子１０を個々に切断して
遅延素子１０Ａ、ＩＯＡ・・・の組み豆てを完了する。

帯状基板１４は、ガラス遅延素子１２を１列に並べた形
状としても、あるいはガラス遅延素子１２を縦横に行列
（マ）　ＩＪフックス状に配置した形状であってもよい
。

前記実施例では基板１４に開口部２６を形成したが、こ
れに限らず、ガラス遅延素子１２がはめ込み可能で、か
つガラス遅延素子１２の板厚寸法より深い凹部を形成し
、凹部の底面に粘着剤を付着してもよい。この場合、下
側カバープレートが不要になる。

前記実施例において、カバー部材１６．１８及びその粘
着剤は、ガラス遅延素子１２及び基板１４の前面に対し
て設けられているのが付着力の点で好ましいが、少なく
とも各々の基板１４に部分的に付着するよう部分的に設
けてもよい。また、帯状基板１４に凹部を設けてガラス
遅延素子１２をはめ込む場合、該凹部の底面に粘着剤を
設けておくのが強固に固定できるので好ましいが、設け
なくてもよい。さらに、カバー部材又は帯状基板の凹部
とガラス遅延素子１２の間に振動等の外力からガラス遅
延素子１２を保護するたｔのクッンヨン材を配置しても
よい。

ガラス遅延素子の形状は５角形、６角形等種々の形状で
使用でき、基板１４の開口部及び凹部の形状もそれに対
応して、はぼガラス遅延素子と同様の形状とするのが固
定の点で好ましい。

〔発明の効果〕

以上述べたように本発明に係る遅延素子及びその製造方
法によれば、遅延素子をバックする構成部品をシート化
して遅延素子の薄型、軽量化を図ることができると共に
、ハンドリングを行い易くすることができ、更に多連化
することにより組立ての自動化を図ることができるので
、生産時間及びコストの削減を図ることができ、また品
質の安定を図ることができる。

【図面の簡単な説明】

第１図は帯状に連続した多連遅延素子の分解図、第２図
は第１図の組立て図、第３図は第２図の組み立て図から
個々の遅延素子に切断した状態を示す斜視図、第４図（
Ａ＞乃至（Ｃ）は本発明に係る遅延素子の組み立て工程
を説明する斜視図である。１０・・・多連遅延素子、　ＩＯＡ・・・遅延素子、１
２・・・ガラス遅延素子、　１４・・・基板、１６．１
８・・・カバープレート、１６Ａ・・・粘着面。￥　１　図

Claims

【特許請求の範囲】〔１〕入力用リード線及び出力用リード線が設けられ、
入力用リード線から入力された電気信号を一定時間遅延
させて出力用リード線から出力するガラス遅延素子と、板厚寸法が前記ガラス遅延素子の厚み寸法より大きく、
かつガラス遅延素子をはめ込み可能な開口部が形成され
た基板であって、前記入力用及び出力用リード線を接続
する端子が備えられた基板と、該基板の一方の側面に付着されると共に前記開口部には
め込まれたガラス遅延素子が付着される粘着面を有する
第１のカバー部材と、前記基板の他方の側面に付着される粘着面を有する第２
のカバー部材と、を備えたことを特徴とする遅延素子。〔２〕入力用リード線及び出力用リード線が設けられ、
入力用リード線から入力された電気信号を一定時間遅延
させて出力用リード線から出力するガラス遅延素子と、板厚寸法が前記ガラス遅延素子の厚み寸法より大きく、
かつガラス遅延素子の厚み寸法より深い凹部が形成され
た基板であって、前記入力用及び出力用リード線を接続
する端子が備えられた基板と、前記凹部の開口側の基板の側面に付着される粘着面を有
するカバー部材と、を備えたことを特徴とする遅延素子。〔３〕板厚寸法がガラス遅延素子の厚み寸法より大きな
帯状基板にガラス遅延素子がはめ込み可能な複数の開口
部を形成するとともに、前記帯状基板の周辺部に複数の
端子を形成させ、次に以下に示される工程（１）前記帯状基板の開口部にガラス遅延素子をはめ込
む。（２）前記ガラス遅延素子に設けられている入力用リー
ド線と出力用リード線を前記端子に接続する。（３）前記帯状基板に対応するように形成された帯状の
第１のカバー部材の粘着面を少なくとも前記帯状基板の
一方の側面に付着する。を順不同に行い、前記帯状基板に対応するように形成さ
れた帯状の第２のカバー部材の粘着面を少なくとも前記
帯状基板の他方の側面に付着して複数の遅延素子が帯状
に連結された多連遅延素子を形成し、該多連遅延素子を
個々に切断して遅延素子を製造することを特徴とする遅
延素子の製造方法。〔４〕板厚寸法がガラス遅延素子の厚み寸法より大きな
帯状基板にガラス遅延素子がはめ込み可能なガラス遅延
素子の厚み寸法より深い複数の凹部を形成するとともに
、前記帯状基板の周辺部に複数の端子を形成させ、次に
以下に示される工程（１）前記帯状基板の凹部にガラス
遅延素子をはめ込む。（２）前記ガラス遅延素子に設けられている入力用リー
ド線と出力用リード線を前記端子に接続する。を順不同に行い、前記帯状基板に対応するように形成さ
れた帯状のカバー部材の粘着面を少なくとも前記帯状基
板の凹部の開口側の側面に付着して複数の遅延素子が帯
状に連結された多連遅延素子を形成し、該多連遅延素子
を個々に切断して遅延素子を製造することを特徴とする
遅延素子の製造方法。〔５〕基板には遅延素子を外郭回路に実装するための端
子及び該端子より引き出されガラス遅延素子の入力用及
び出力用リード線に接続する導体パターンが設けられ、
カバー部材は、該端子に相当する部分及び／又は該導体
パターンの該リード線との接続部に相当する部分が切り
欠かれている請求項（１）又は（２）記載の遅延素子。〔６〕カバー部材又は帯状基板の凹部とガラス遅延素子
との間にクッション材を配置する請求項（３）又は（４
）記載の遅延素子の製造方法。