JPH04111317A - Manufacture of al wiring structure - Google Patents

Manufacture of al wiring structure

Info

Publication number
JPH04111317A
JPH04111317A JP22918190A JP22918190A JPH04111317A JP H04111317 A JPH04111317 A JP H04111317A JP 22918190 A JP22918190 A JP 22918190A JP 22918190 A JP22918190 A JP 22918190A JP H04111317 A JPH04111317 A JP H04111317A
Authority
JP
Japan
Prior art keywords
phase
film
solid solution
alloy
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP22918190A
Other languages
Japanese (ja)
Other versions
JP2961840B2 (en
Inventor
Yukiyasu Sugano
菅野 幸保
Mitsuru Taguchi
充 田口
Kazuhide Koyama
一英 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP22918190A priority Critical patent/JP2961840B2/en
Publication of JPH04111317A publication Critical patent/JPH04111317A/en
Application granted granted Critical
Publication of JP2961840B2 publication Critical patent/JP2961840B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PURPOSE:To sufficiently increase a strength and to improve resistance against a stress migration, etc., by forming an Al wiring layer at a high temperature to form a solid solution state of Al alloy, and then altering the solid solution state to a strength state by treating at a low temperature. CONSTITUTION:After an element such as a transistor, etc., is formed on an Si substrate, a contact hole is opened at an interlayer insulating film. Here, an AlCu alloy film is formed by a sputtering method while heating the substrate at 450 deg.C. Since the film is formed at the high temperature of 450 deg.C, its coverage is advantageous. After the film formation is finished in a sputtering device, it is cooled in a vacuum chamber, and removed in a solid solution state as it is. Then, a strength state forming step is conducted by annealing using a lamp heating in a short time, heating it at 450 deg.C for 30sec, then cooling it, and then heat treating it at 350 deg.C in a normal annealing furnace for 30 min. Thus, half or more of Cu can be altered to precipitate of alloy phase known as theta phase (Al2Cu). Since this precipitate exhibits an action of curing the Al material, an Al wiring strong against a stress migration can be formed.

Description

【発明の詳細な説明】 以下の順序で本発明を説明する。[Detailed description of the invention] The present invention will be explained in the following order.

産業上の利用分野 発明の概要 従来の技術 発明が解決しようとする問題点 発明の目的 問題点を解決するための手段 作用 実施例 実施例−1 実施例−2 実施例−3 実施例−4 実施例−5 実施例−6 発明の効果 〔産業上の利用分野〕 本発明は、Af配線構造の製造方法に関する。Industrial applications Summary of the invention Conventional technology The problem that the invention aims to solve Purpose of invention Means to solve problems action Example Example-1 Example-2 Example-3 Example-4 Example-5 Example-6 Effect of the invention [Industrial application field] The present invention relates to a method for manufacturing an Af wiring structure.

本発明は、例えば、各種電子部品(半導体装置など)に
おけるAl配線構造の形成の際に利用することができる
The present invention can be utilized, for example, in forming Al wiring structures in various electronic components (semiconductor devices, etc.).

〔発明の概要〕[Summary of the invention]

本発明のA!配線構造の形成方法は、Al配線層を、A
1.とその他の金属との合金により固溶相を形成する高
温、例えば400°Cを超える高温下で形成し、その後
強度相を形成する低温、例えば400℃以下の低温下で
処理することによって、Al配線層に欠陥が生じること
を抑制し、信鎖性の高いAf配線構造を得られるように
したものである。
A of the present invention! The method for forming the wiring structure is to form an Al wiring layer with A
1. Al is formed by alloying with other metals at a high temperature that forms a solid solution phase, for example, over 400°C, and then treated at a low temperature that forms a strength phase, for example, below 400°C. This suppresses the occurrence of defects in the wiring layer and makes it possible to obtain an Af wiring structure with high reliability.

〔従来の技術〕[Conventional technology]

従来より電子部品、例えば、半導体集積回路等の半導体
装置には、Al配線、特にAl多層配線が用いられてい
る。/lは抵抗率が低く、成膜、加工が容易で、外部取
り出しの際のAu線ボンディングも可能であって、有利
である。
BACKGROUND ART Conventionally, Al wiring, particularly Al multilayer wiring, has been used in electronic components, for example, semiconductor devices such as semiconductor integrated circuits. /l is advantageous because it has a low resistivity, is easy to form and process, and can be bonded with an Au wire when taking it out.

しかし、A1配線を構成するAI!系材料は融点が低く
、変形しやすいことから、エレクトロマイグレーション
やストレスマイグレーションなどの不良が発生しやすい
という問題点がある。これは、半導体装置等の微細化に
伴って、ますます大きな問題となって来ている。
However, the AI that makes up the A1 wiring! Since these materials have low melting points and are easily deformed, they have the problem of being susceptible to defects such as electromigration and stress migration. This is becoming an increasingly serious problem with the miniaturization of semiconductor devices and the like.

特に、ストレスマイグレーションは、Al配線の周囲の
絶縁膜の真性応力、及びAl配線と周囲の絶縁膜の熱膨
張係数差により、Affi配線にくさび状あるいはスリ
ット状の欠けが生じる現象であり、かかるストレスマイ
グレーションはAl配線の信顧性を低下させるので、そ
の発生はできる限り防止することが望まれる。
In particular, stress migration is a phenomenon in which wedge-shaped or slit-shaped chips occur in Affi wiring due to the intrinsic stress of the insulating film surrounding the Al wiring and the difference in thermal expansion coefficient between the Al wiring and the surrounding insulating film. Since migration deteriorates the reliability of Al wiring, it is desirable to prevent its occurrence as much as possible.

ストレスマイグレーションが生しる原因は、AEの上層
に形成する絶縁膜の変形及び上層膜とAffiの熱膨張
係数差による収縮によりAl配線中に引張応力が発生し
、これを緩和しようとしてAAの移動が起こることによ
るものと考えられる。
The cause of stress migration is that tensile stress is generated in the Al wiring due to the deformation of the insulating film formed on the upper layer of AE and contraction due to the difference in thermal expansion coefficient between the upper layer film and Affi, and the movement of AA occurs in an attempt to alleviate this stress. This is thought to be due to the occurrence of

即ち、本発明者の検討によると、ストレスマイグレーシ
ョンの発生原因は、Al配線と周囲の膜との間に容積差
が生じる点にあり、かかる容積差により、第10図に略
示するように、Al配線層4にくさび状のボイドaや、
スリット状のボイドbが生じることになる。これらのボ
イド(Alの消失により生ずる中空)は、/l配線の信
軌性を劣化させる。
That is, according to the inventor's study, the cause of stress migration is the difference in volume between the Al wiring and the surrounding film, and due to this difference in volume, as schematically shown in FIG. There are wedge-shaped voids a in the Al wiring layer 4,
A slit-like void b is generated. These voids (hollows caused by the disappearance of Al) deteriorate the reliability of the /l wiring.

この容積差は、第11図に示す3つのモードで生じると
考えることができる。A/2配線層4上に、絶縁膜5と
して圧縮応力を持つP−3iN(プラズマシリコンナイ
トライド)膜を形成した場合について説明する。第11
図(a)に示すのは、AI2配線層4の側壁部の絶縁膜
5(P−3iN)の上方への伸び変形に起因する場合で
ある。この場合、該側壁部に密着している絶縁膜5の上
方が図の上方に伸びることにより、応力緩和が生じ、A
l配線層4の上面の図にハツチングを付した部分が容積
差による伸び方向の力を受け、変形の原因となる。第1
1図(b)に示すのは、Aj2配線層4上部の絶縁膜5
(P−3iN)のふくらみ変形に起因する場合である。
This volume difference can be considered to occur in three modes shown in FIG. A case where a P-3iN (plasma silicon nitride) film having compressive stress is formed as the insulating film 5 on the A/2 wiring layer 4 will be described. 11th
The case shown in FIG. 3(a) is caused by upward stretching deformation of the insulating film 5 (P-3iN) on the side wall portion of the AI2 wiring layer 4. In this case, the upper part of the insulating film 5 that is in close contact with the side wall extends upward in the figure, causing stress relaxation, and A
The hatched portion of the upper surface of the l wiring layer 4 receives a force in the stretching direction due to the difference in volume, causing deformation. 1st
1(b) shows the insulating film 5 on the Aj2 wiring layer 4.
This is a case caused by the bulging deformation of (P-3iN).

ふくらみは、弾性変形の範囲内でも起こると考えられ、
弾性的な変形と塑性的な変形の双方が生じ得ると考えら
れる。このふくらみにより応力緩和し、同じく図のハツ
チングの部分でAI!配線層4はストレスを受ける。第
11図(c)に示すのは、よく知られた熱膨張係数差に
よるAEの収縮である。AlはP−SiN等の絶縁層5
よりも熱膨張係数が大きいので、高温状態から冷却され
ると、AEはP−3iN等より収縮の度合いが大きくな
り、よって図の如くAl配線層4は矢印方向に収縮して
容積を小さくしようとする力を生じ、これが変形をもた
らす。
Bulging is thought to occur even within the range of elastic deformation,
It is thought that both elastic and plastic deformations can occur. This bulge relieves stress, and AI! The wiring layer 4 is subjected to stress. FIG. 11(c) shows the contraction of AE due to the well-known difference in thermal expansion coefficient. Al is an insulating layer 5 such as P-SiN.
Since AE has a larger coefficient of thermal expansion than P-3iN, when it is cooled from a high temperature state, the degree of contraction of AE is greater than that of P-3iN, etc. Therefore, as shown in the figure, the Al wiring layer 4 will contract in the direction of the arrow to reduce its volume. This creates a force that causes deformation.

上述したAl配線のストレスマイグレーションを防止す
るための方法の1つは、Affi上層絶縁膜の形成法を
改善することであり、もう1つは、Af自体の変形に対
する強度を増すことである。
One method for preventing the stress migration of the Al wiring described above is to improve the method of forming the Affi upper layer insulating film, and another is to increase the strength of Af itself against deformation.

上層絶縁膜の形成手段を任意にして自由度を確保してお
きたい場合など、前者の上層絶縁膜の形成法の改善手段
は採用しにくい。その場合は後者のAl系材料自体の強
度を十分に増すことができる手段が切望される。このよ
うな方法として従来試みられていたのは、AlにCu、
Ti、Pd等の金属を添加することである。(このよう
な技術については、IEHE ”V−阿ICConf、
” June 13−14,1988゜76−84頁参
照)。これらの金属は粒界に析出し粒界拡散を低減する
ことにより、ストレスマイグレーションやエレクトロマ
イグレーションを抑止する作用を示すと考えられる。
The former method of improving the method for forming the upper layer insulating film is difficult to adopt, such as when it is desired to ensure flexibility by selecting an arbitrary method for forming the upper layer insulating film. In that case, there is a need for a means that can sufficiently increase the strength of the latter Al-based material itself. Conventionally, such a method has been attempted by adding Cu to Al,
This is done by adding metals such as Ti and Pd. (For such techniques, see IEHE ``V-A IC Conf,
(Refer to "June 13-14, 1988, pp. 76-84). These metals are thought to exhibit an effect of suppressing stress migration and electromigration by precipitating at grain boundaries and reducing grain boundary diffusion.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

しかし実際には、上記技術は必ずしもストレスマイグレ
ーションに対する抑止効果を十分に示すものではない。
However, in reality, the above-mentioned techniques do not necessarily exhibit a sufficient suppressive effect on stress migration.

製造プロセスが変わるとその効果が異なることもある。The effects may vary depending on the manufacturing process.

これはある熱工程において添加元素が有効な析出状態を
とっていても、再度熱処理が加わると再固溶し、その析
出形態を変えてしまうことに原因がある。
This is caused by the fact that even if the additive element is in an effective precipitation state during a certain heat treatment, when heat treatment is applied again, it becomes solid solution again, changing its precipitation form.

例えば第1図に示すのは、A 1− Cu合金の断面の
顕微鏡写真からその金属組織を図に起こしたものである
が、Al中にCuが結晶面に沿ってきれいに配列してお
り、十分な強度をもっている。
For example, Figure 1 shows the metallographic structure of the A1-Cu alloy based on a microscopic photograph of its cross section.Cu is arranged neatly along the crystal plane in Al, and it is well-organized. It has great strength.

これはAN−Cu合金のθ相と呼ばれている。This is called the θ phase of the AN-Cu alloy.

(第1図において、Affi−Cu層の図の下方は、A
f−Cu層から近い順にTaSi層、Si02層が積層
されている)。
(In Figure 1, the lower part of the diagram of the Affi-Cu layer is A
A TaSi layer and a Si02 layer are stacked in order from the f-Cu layer.

ところがこのθ相は、例えばCuの含有率が1.5wt
%程度であると、400℃以上に加熱されるとへ!中に
Cuが固溶状態で存在する固溶相(α相)になって、θ
相には戻らなくなる。第2図に示すのはA I! −C
u状態図であり、これに示すように、Cuが1.5wt
%の場合、400℃以下であるとθ相の状態であるが、
400°Cを超えるとα相になる。固溶相であるα相は
、モデル的にはAI!中にCuがランダムに溶けている
状態であるので、θ相に比して強度は小さい、よって、
従来の技術において上記Cu等の金属を添加しても、そ
の後の加工状態によっては、所期の効果は得られないの
である。このことは、本発明者の検討により得られた知
見である。
However, this θ phase has a Cu content of 1.5wt, for example.
%, it will be heated to over 400℃! It becomes a solid solution phase (α phase) in which Cu exists in a solid solution state, and θ
It will not return to phase. Figure 2 shows AI! -C
u phase diagram, as shown, Cu is 1.5wt
%, if the temperature is below 400°C, it is in the θ phase, but
When the temperature exceeds 400°C, it becomes α phase. The α phase, which is a solid solution phase, is modeled as AI! Since Cu is randomly dissolved in the phase, the strength is lower than that of the θ phase.
Even if metals such as Cu are added in the conventional technology, the desired effect may not be obtained depending on the subsequent processing conditions. This is a finding obtained through study by the present inventor.

なおAfの変形は、転位クリープによるものと考えられ
ている。転位クリープにより、変形が生じ、ボイド(中
空)が生じたり、断線に至ることがあると考えられる。
Note that the deformation of Af is thought to be due to dislocation creep. It is thought that dislocation creep causes deformation, which may result in voids (hollows) or wire breakage.

即ち、Al中を転位(dis−1ocation)がす
べる運動が、短距離のA!格子拡散により律速される熱
活性化過程となっていると推定される。
That is, the movement of a dislocation (dis-1 location) in Al is a short-distance A! It is presumed that the thermal activation process is rate-limited by lattice diffusion.

〔発明の目的〕[Purpose of the invention]

本発明は上記問題点を解決して、十分に強度が高く、ス
トレスマイグレーシラン等に対する耐性の大きいAI!
配線構造の製造方法を提供せんとするものである。
The present invention solves the above-mentioned problems and uses AI that has sufficiently high strength and high resistance to stress migration silane, etc.
The present invention aims to provide a method for manufacturing a wiring structure.

〔問題点を解決するための手段〕[Means for solving problems]

本発明のAl配線構造の製造方法は、Al配線層を、A
ilとその他の金属との合金により固溶相を形成する高
温下で形成し、その後強度相を形成する低温下で処理す
ることを特徴とするものである。
In the method for manufacturing an Al interconnect structure of the present invention, the Al interconnect layer is
It is characterized by forming an alloy of il and other metals at a high temperature to form a solid solution phase, and then processing at a low temperature to form a strength phase.

本発明において、Afとその他の金属との合金とは2.
lとその他の例えばCu、Ti、Pd等の金属とから成
るものを言う、Alとその他の金属との結合状態は任意
であり、金属間化合物をとり得るものであってもよい。
In the present invention, alloys of Af and other metals are defined as 2.
The bonding state between Al and other metals is arbitrary, and may be an intermetallic compound.

本発明において、固溶相とは、第2図を用いて前記説明
したように、Al中を他の金属が固溶状態で存在するた
め、強度が弱くなっている状態の相を言う。また強度相
とは、上記固溶相に対して強度の大きい状態の相を言い
、Aj!−Cu合金で言えば、第1図、第2図を用いて
説明したθ相に該当する。
In the present invention, the solid solution phase refers to a phase in which the strength is weakened because other metals exist in Al in a solid solution state, as explained above with reference to FIG. Moreover, the strong phase refers to a phase in a state where the strength is greater than that of the solid solution phase, and Aj! -Cu alloy corresponds to the θ phase explained using FIGS. 1 and 2.

かかる固溶相、強度相については、他のA1合金につい
ても状態図から知ることができ、例えば第3図に示すの
はAjl!−Tt二元合金の状態図である。
Such solid solution phase and strength phase can be known from the phase diagram of other A1 alloys. For example, the one shown in FIG. 3 is Ajl! - It is a phase diagram of a Tt binary alloy.

また、「固溶相を形成する高温下」及び「強度相を形成
する低温下」とは、上記した固溶相と強度相とを形成す
るための臨界的な各温度を言い、Aj!−Cu合金で言
えば、400″Cである。即ち、64!−Cu合金につ
いては、該合金により400”Cを超える高温でAl配
線層を形成し、その後400°C以下の温度で処理する
ことにより、本発明を実施できる。第2図の状態図によ
ると、400’Cを境にするのはCuが約1.5wt%
の場合であるが、本発明者の実験によれば、Al−Cu
合金については、実用的にはCuの含有率に特に依存せ
ずに400°Cを境にして処理すれば、所望の効果が得
られることがわかった。但し好ましくは、Cuの含有率
に応じ、状態図により定められる臨界点を境にした高温
状態、及び低温状態で処理することである。
In addition, "under high temperature to form a solid solution phase" and "under low temperature to form a strength phase" refer to each critical temperature for forming the above-mentioned solid solution phase and strength phase, and Aj! -For a Cu alloy, it is 400"C. That is, for a 64!-Cu alloy, an Al wiring layer is formed with the alloy at a high temperature exceeding 400"C, and then it is treated at a temperature of 400°C or less. By doing so, the present invention can be implemented. According to the phase diagram in Figure 2, Cu is approximately 1.5wt% at 400'C.
However, according to the inventor's experiments, Al-Cu
Regarding the alloy, it has been found that the desired effect can be obtained practically by treating the alloy at a temperature of 400° C., regardless of the Cu content. However, it is preferable to carry out the treatment at a high temperature state or a low temperature state with the critical point determined by the phase diagram as a boundary, depending on the Cu content.

〔作 用〕[For production]

本発明によれば、A1合金により固溶相を形成する高温
下でA1配線層を形成するので、この工程ではAl中に
他の金属が全体的に均一に固溶し、かつその温度におけ
る固溶度(,11中への他の金属の溶解度)は定まって
いるので、成膜した層中に一定かつ均一に他の金属が含
有されることになる。
According to the present invention, since the A1 wiring layer is formed at a high temperature where a solid solution phase is formed by the A1 alloy, in this process, other metals are uniformly dissolved in the Al throughout, and the solid solution phase is solid at that temperature. Since the solubility (the solubility of other metals in , 11) is fixed, the other metals are constantly and uniformly contained in the formed layer.

次いで、低温下での処理により、固溶相は強度相に変わ
り、十分な強度を有するようになって、ストレスマイグ
レーシラン耐性が十分になる。例えばA l −Cu合
金で言えば、400°C以下での処理により、θ相が形
成されて、強度に冨む配線層になる。
Then, by treatment at low temperature, the solid solution phase transforms into a strength phase and has sufficient strength to provide sufficient resistance to stress migration and silane. For example, in the case of an Al-Cu alloy, treatment at 400°C or lower forms a θ phase, resulting in a wiring layer with increased strength.

〔実施例〕〔Example〕

以下本発明の実施例について、図面を参照して説明する
。但し当然のことではあるが、本発明は以下の実施例に
より限定されるものではない。
Embodiments of the present invention will be described below with reference to the drawings. However, it goes without saying that the present invention is not limited to the following examples.

実施例−1 この実施例は、本発明を、半導体装置例えば微細化・集
積化したSRAMの如き半導体装置の製造に際して、多
層Af配線構造を形成する場合に具体化したものである
。特に本実施例は、最終熱処理工程を最適化することに
より、ストレスマイグレーション耐性の高いAl合金配
線を得るようにしたものである。ここでは、A1合金と
しては、Affi−Cu合金を用いて実施した。
Embodiment 1 This embodiment embodies the present invention in the case of forming a multilayer Af wiring structure in manufacturing a semiconductor device such as a miniaturized and integrated SRAM. Particularly, in this embodiment, an Al alloy wiring having high stress migration resistance is obtained by optimizing the final heat treatment process. Here, Affi-Cu alloy was used as the A1 alloy.

この実施例では、まず次のようにして、固溶状態のAI
!合金(固溶相Af金合金により、膜を形成する。
In this example, first, AI in a solid solution state is
! Alloy (solid solution phase Af gold alloy forms a film.

即ち、Si基板上にトランジスタ等の素子を形成した後
、眉間絶縁膜(SiOx膜やSiN膜等)にコンタクト
ホールを開口する。ここでスパッタ法によりCu含有率
約2重量%のAl−Cu合金膜を、基板を450″Cに
加熱しながら成膜する。従来の一般的な手法ではこの成
膜時の温度は150〜200°Cであるが、ここでは固
溶相を形成するため、400°Cを超える温度とし、具
体的には450°Cとしだものである。450℃という
高温下での成膜であるので、カバレッジ(被覆性)も有
利である。450°CにおけるCuのAl中の固溶度は
ほぼ2重量%であるため、成膜中はCuはほぼ固溶した
状態となる。スパッタ装置内で成膜終了後、次の真空室
で冷却することにより、固溶状態のままとり出す。
That is, after forming elements such as transistors on a Si substrate, contact holes are opened in the glabella insulating film (SiOx film, SiN film, etc.). Here, an Al-Cu alloy film with a Cu content of about 2% by weight is formed by sputtering while heating the substrate to 450"C. In the conventional general method, the temperature during film formation is 150 to 200"C. ℃, but here, in order to form a solid solution phase, the temperature is set to exceed 400℃, specifically 450℃.Since the film is formed at a high temperature of 450℃, Coverage is also advantageous.The solid solubility of Cu in Al at 450°C is approximately 2% by weight, so Cu is almost in a solid solution state during film formation. After the membrane is finished, it is cooled in the next vacuum chamber and taken out in a solid solution state.

真空室で冷却するのは、徐冷であるとCuが界面に析出
する傾向があるので、ゑ、冷により均一な固溶状態とす
るのが有利だからである。
The reason for cooling in a vacuum chamber is that slow cooling tends to cause Cu to precipitate at the interface, so it is advantageous to form a uniform solid solution state by cooling.

以上が、本実施例における固溶相形成工程である。The above is the solid solution phase forming step in this example.

次に、強度相形成工程を行うが、本実施例では具体的に
は、シンター工程を改良して、この強度相形成工程とし
た。つまり、通常の工程ではAf配線層形成の最終工程
において、400〜450°Cのシンター工程と称され
る熱処理工程が入る。かかるシンター工程は、下地Si
基板とのオーミックコンタクトをとるために自然酸化膜
であるSiO□をSi化するためや、工程中のプラズマ
ダメージ等によりvthが不安定になったのを、安定化
するためになされるものである。このシンター工程は、
一般に400°Cを超える高温で行うので、この前に強
度相を形成してもこのシンター工程により再び強度相(
この実施例ではθ相)中のCuが再固溶し、固溶相とな
って、冷却の過程で下地との界面に析出してしまい、期
待された効果がなくなってしまうが、本実施例ではこの
シンター工程自体を改良することにより、所望の効果を
得るようにした。
Next, a strong phase forming step is performed. Specifically, in this example, the sintering step was improved to form this strong phase forming step. That is, in a normal process, a heat treatment process called a sintering process at 400 to 450°C is included in the final process of forming the Af wiring layer. This sintering process
This is done to convert SiO□, which is a natural oxide film, into Si in order to make ohmic contact with the substrate, or to stabilize vth when it has become unstable due to plasma damage during the process. . This sintering process is
Generally, the process is carried out at a high temperature exceeding 400°C, so even if a strong phase is formed before this sintering process, the strong phase (
In this example, Cu in the θ phase) re-dissolves into a solid solution phase and precipitates at the interface with the base during the cooling process, eliminating the expected effect. By improving this sintering process itself, the desired effect was obtained.

即ち本実施例では、シンター工程そのものを最適化する
。ここでは、シンターは、ランプ加熱を用いた短時間ア
ニールを利用する。450°Cで30秒加熱した後、冷
却し、その後、通常のアニール炉で350℃30分の熱
処理を加える。これにより半分以上のCuを、θ相(A
l□Cu)として知られている合金相の析出物に変える
ことができる。この析出物は、膜中にほぼ均一に析出す
る。かつこの析出物は、Af中の転位が運動する際、ひ
っかかることにより、Affi材料を硬化させる作用を
示すことができる。よってθ相は、強度相に該当するも
のである。以上が強度相形成工程である。
That is, in this embodiment, the sintering process itself is optimized. Here, the sinter utilizes a short anneal using lamp heating. After heating at 450°C for 30 seconds, it is cooled, and then heat treated at 350°C for 30 minutes in a normal annealing furnace. As a result, more than half of the Cu is removed from the θ phase (A
1□Cu). This precipitate is deposited almost uniformly in the film. In addition, this precipitate can exhibit the effect of hardening the Affi material by being caught when the dislocations in Af move. Therefore, the θ phase corresponds to the intensity phase. The above is the process of forming a strong phase.

このように強度相であるθ相を形成した結果、ストレス
マイグレーションに対して強いAl配線が形成できる。
As a result of forming the θ phase, which is a strong phase, in this way, an Al wiring resistant to stress migration can be formed.

実施例−2 この実施例は、実施例−1と同様なAl配線構造を形成
するものであるが、シンター工程は不要な場合に適用し
た場合である。
Example 2 This example forms an Al wiring structure similar to Example 1, but is applied in a case where the sintering step is not necessary.

本実施例ではSi基板上に、まず実施例−1の固溶相形
成工程と同様にして固溶状態のAlCu合金膜を形成す
る。
In this example, an AlCu alloy film in a solid solution state is first formed on a Si substrate in the same manner as in the solid solution phase forming step of Example-1.

次いで、350°Cで30分の熱処理を加え、これによ
り実施例−1の強度相形成工程におけると同様にして、
θ相を形成する。その後は350’C以上の熱処理は加
えないようにする。
Next, a heat treatment was applied at 350°C for 30 minutes, thereby performing the same process as in the strong phase forming step of Example-1.
Forms θ phase. After that, no heat treatment above 350'C is applied.

実施例−3 本実施例は、接続孔(コンタクトホール)にAf金合金
埋め込んで、Al配線層を形成したものである。
Example 3 In this example, an Al wiring layer was formed by filling a contact hole with an Af gold alloy.

本実施例では、第4図(a)に示すように半導体基板1
に溝2が形成されて成る構造について、枚葉式のマグネ
トロンスパッタ装置を用いて成膜を行った。この装置は
2つ以上のチャンバーから成り、各チャンバーでTi層
3及びAffi合金配線層4を形成する。各チャンバー
では、スパッタ中基板にRFバイアスを加えることがで
きる。また、基板裏面側には基板に接近したヒーターブ
ロックが設置され、基板とヒーターブロック間にAr等
のガスを導入することにより、制御性、均一性良(基板
の加熱ができるようにしである。
In this embodiment, as shown in FIG. 4(a), a semiconductor substrate 1
A structure in which grooves 2 were formed was formed using a single-wafer type magnetron sputtering device. This device consists of two or more chambers, and a Ti layer 3 and an Affi alloy wiring layer 4 are formed in each chamber. Each chamber can apply an RF bias to the substrate during sputtering. In addition, a heater block close to the substrate is installed on the back side of the substrate, and by introducing a gas such as Ar between the substrate and the heater block, it is possible to heat the substrate with good controllability and uniformity.

本実施例の接続孔をなす溝2は、その径が0.5μmか
あるいはこれよりやや小さい程度、アスペクト比は1で
ある。即ち、図のffi、=0.5μm(以下) 、f
、=0.5μm(以下)である。
The groove 2 forming the connection hole of this embodiment has a diameter of 0.5 μm or slightly smaller, and an aspect ratio of 1. That is, ffi in the figure = 0.5 μm (below), f
, = 0.5 μm (or less).

本実施例では、まず第1チヤンバーにてTiを500人
程変成膜してTi層3を形成する。次に実施例−1と同
様のA I!、 −Cu合金を8000人程度成膜する
。このとき、425〜450°C程度の基板加熱、及び
OV(ノンバイアス)〜300■程度のRFバイアス印
加を行う。このときの加熱により、実施例−1で述べた
のと同様な固溶相を形成する。次いで、350″C13
0分程度の熱処理を加えて、強度相から成るAl配線層
4を形成する。得られた構造を第4図(b)に示す。
In this embodiment, first, a Ti layer 3 is formed by depositing about 500 layers of Ti in the first chamber. Next, AI! similar to Example-1 was used. , -About 8,000 people deposit a Cu alloy. At this time, the substrate is heated to about 425 to 450° C., and an RF bias of about OV (non-bias) to about 300 μ is applied. By heating at this time, a solid solution phase similar to that described in Example-1 is formed. Then 350″C13
A heat treatment is applied for about 0 minutes to form an Al wiring layer 4 made of a strong phase. The obtained structure is shown in FIG. 4(b).

第6図に対比例を示すが、同様な開口径及びアスペクト
比の溝(接続孔)2について、従来425℃で、RFバ
イアスOV(ノンバイアス)とした場合、Affi合金
が十分に接続孔2に埋め込まれず、ボイド(空間)5が
出来ていたのが、本実施例では、第4図に示すように良
好に埋め込まれることがわかる。
A comparative example is shown in Fig. 6. When the groove (connection hole) 2 with the same opening diameter and aspect ratio is conventionally heated at 425°C and the RF bias OV (non-bias) is applied, the Affi alloy is sufficiently applied to the connection hole 2. It can be seen that the voids (spaces) 5 that were not filled in were successfully filled in in this example, as shown in FIG.

上述のように本実施例は、径0.55μm以下の接続孔
(コンタクトホール)上に、425〜450°Cの加熱
を行いながら(RFバイアスも印加してよい)、A/2
合金膜を形成し、ホールのAffi埋め込みを達成する
ものであるので、成膜の低温化が可能であり、この結果
/l膜の表面荒れ、バリアメタルのAiつきぬけ等の問
題が解決できる。
As mentioned above, in this example, while heating a contact hole with a diameter of 0.55 μm or less at 425 to 450°C (RF bias may also be applied), A/2
Since an alloy film is formed to achieve Affi filling of holes, the film can be formed at a lower temperature, and as a result, problems such as surface roughness of the /l film and Ai penetration of the barrier metal can be solved.

またバイアス印加を必ずしも行わなくてよく、または低
バイアスで埋め込みが達成できることから、これに起因
して生じていた膜質劣化を避けることができる。
Further, since it is not necessary to apply a bias, or embedding can be achieved with a low bias, it is possible to avoid deterioration in film quality caused by this.

本実施例は、必ずしもA i −Cu合金を用いて高温
処理及び低温処理を行わなくても、Af−3i(例えば
1重量%のSiを含有するAl)合金でも上記効果はあ
るが、本発明を用いることによって、強固なAl配線層
とすることができた。
In this example, the above effects can be achieved even with an Af-3i (for example, Al containing 1% by weight) alloy, without necessarily performing high-temperature treatment and low-temperature treatment using an A i -Cu alloy. By using this, a strong Al wiring layer could be obtained.

実施例−4 本実施例では、実施例−3と同様な形状の溝(接続孔)
2について、該溝2の上部約0.1amをテーパー化し
てこれに埋め込みを行ったものである。溝(接続孔)2
のテーパ部を符号20で示す。
Example-4 In this example, a groove (connection hole) having the same shape as in Example-3 was used.
Regarding No. 2, the upper portion of the trench 2 was tapered by approximately 0.1 am and was filled in. Groove (connection hole) 2
The taper portion is indicated by the reference numeral 20.

この場合、425°Cの加熱、及びバイアス0■つまリ
ノンバイアスで、十分埋め込み、平坦化がなされた。即
ち、上部の若干のテーパー化により、より低温化が可能
である。
In this case, sufficient embedding and planarization were achieved by heating at 425° C. and using a bias of 0 or a linon bias. That is, the temperature can be lowered by slightly tapering the upper part.

上述のように、本実施例は、実施例−3の効果に加え、
更に低温化できるという利点がある。また、実施例−3
と同じく、必ずしもAf−Cu合金を用いて高温処理及
び低温処理を行わなくても、Al−3i(例えば1重量
%のSiを含有するAf)合金でも上記効果はあるが、
本発明を用いることによって、強固なAffi配線層と
することができたものである。
As mentioned above, in addition to the effects of Example-3, this example has
There is also the advantage that the temperature can be lowered. In addition, Example-3
Similarly, Al-3i (for example, Af containing 1% by weight of Si) alloy can also have the above effect without necessarily performing high-temperature treatment and low-temperature treatment using Af-Cu alloy.
By using the present invention, a strong Affi wiring layer could be obtained.

実施例−5 本実施例では1,11配線層の高温下での形成と、その
後の低温下での処理を、マルチチャンバー装置を用いて
実施した。
Example 5 In this example, the formation of wiring layers 1 and 11 at high temperature and subsequent treatment at low temperature were performed using a multi-chamber apparatus.

本実施例では、第7図に示すように、被処理材料である
Al配線構造を形成すべき基板10(半導体ウェハ)を
ウェハケース10′から搬送し、ロードロック室60内
のウェハホルダー7に載置し、順次回転させて、プロセ
スチャンバー6a〜6dを経由させる。製造工程に応じ
、この内の適宜の2つのチャンバーで、高温、及び低温
での操作を行う。即ち、まずいずれかのチャンバーで高
温でAffi配線層を形成し、その後のチャンバーで、
低温での処理を行い、強度層から成るA1配線層を形成
する。
In this embodiment, as shown in FIG. 7, a substrate 10 (semiconductor wafer) on which an Al wiring structure is to be formed, which is a material to be processed, is transported from a wafer case 10' and placed on a wafer holder 7 in a load lock chamber 60. It is placed and sequentially rotated to pass through the process chambers 6a to 6d. Depending on the manufacturing process, operations are performed at high and low temperatures in two appropriate chambers. That is, first, an Affi wiring layer is formed at high temperature in one of the chambers, and then in a subsequent chamber,
Processing is performed at a low temperature to form an A1 wiring layer consisting of a strength layer.

第8図には、ウェハホルダー7及びこれに載置された基
板10 (ウェハ)を示す。
FIG. 8 shows the wafer holder 7 and the substrate 10 (wafer) placed thereon.

へ!配線の形成、及び強度層の形成の該条件は、形成す
べき構造に応じ、先きの各側のいずれかの条件を採用す
ることができる。
fart! As the conditions for forming the wiring and forming the strength layer, any of the conditions for each side described above can be adopted depending on the structure to be formed.

実施例−6 本実施例では、Affi配線層をスパッタで形成する場
合に、第7図及び第8図で説明したマルチチャンバーを
用い、このようにして得られるAl配線構造につして、
本発明を適用するようにしたものである。
Example 6 In this example, when forming an Affi wiring layer by sputtering, the multi-chamber described in FIGS. 7 and 8 was used, and the Al wiring structure obtained in this way was
This is to which the present invention is applied.

従来よりVLS I等の配線層として一般に用いられる
スパッタA1膜については、最近では例えばT i N
 / A l / T i Nという多層配線構造が用
いられており、これらの膜を連続的にかつそれぞれ独立
して形成するため、枚葉式のマルチチャンバータイプの
スパッタ装置が主に使用されている。
Regarding the sputtered A1 film, which has conventionally been generally used as a wiring layer for VLSI, etc., recently, for example, TiN
/ A l / T i N multilayer wiring structure is used, and in order to form these films continuously and independently, single-wafer multi-chamber type sputtering equipment is mainly used. .

この1つのタイプの内、ウェハカセットにセツティング
されたウェハ(被処理基板)がアームによる真空チャッ
キングにより1枚ずつ取り出されて大気中の搬送により
ロードロック室へ搬送され、ロードロック室に運ばれた
ウェハはウェハホルダーにより保持され、ここで初めて
真空引きされる、枚葉式ロードロツタ装置がある。この
後、ウェハはウェハホルダーに保持されたまま、第7図
にも示す如くホルダー全体が回転することにより真空中
を搬送され、各プロセスチャンバーにて順次処理される
In this type, wafers (substrates to be processed) set in a wafer cassette are taken out one by one by vacuum chucking by an arm, transported to a load lock chamber by transport in the atmosphere, and then transported to the load lock chamber. There is a single-wafer type load rotor device in which the exposed wafer is held by a wafer holder and is evacuated for the first time. Thereafter, the wafer is conveyed in vacuum while being held in the wafer holder by rotating the entire holder as shown in FIG. 7, and is sequentially processed in each process chamber.

この装置は、非常にシンプルな搬送機構となっており、
■搬送の信頼性が高い、■パーティクル発生が少ない(
ベルト搬送なし)、■搬送が迅速であり高スループツト
である、等の利点がある。
This device has a very simple transport mechanism,
■Highly reliable conveyance, ■Less particle generation (
There are advantages such as (no belt conveyance), (1) rapid conveyance and high throughput.

しかし、この機構では、ウェハホルダーによるウェハ保
持動作は、大気中で行われる。即ち、ウェハホルダーは
各ウェハ保持毎に必ず大気中にさらされることになり、
この時ウェハホルダー〇材料表面での大気中ガスの吸着
(水分の吸着も含む)は避けられない、よって、次にこ
のウェハホルダーがプロセスチャンバーへ運ばれると、
ウェハホルダー表面から先に吸着したガスの脱ガスが起
こり、スパッタ成膜された膜の膜質に影響を及ぼすこと
があり、特に450″C程度の高温でのウェハ加熱中に
成膜された/l膜の鏡面反射率の低下の問題が著しい。
However, in this mechanism, the wafer holding operation by the wafer holder is performed in the atmosphere. In other words, the wafer holder is always exposed to the atmosphere each time it holds a wafer.
At this time, adsorption of gases in the atmosphere (including adsorption of moisture) on the surface of the wafer holder material is unavoidable, so when this wafer holder is next transported to the process chamber,
Degassing of gases that were previously adsorbed from the wafer holder surface may occur, which may affect the quality of the sputter-deposited film, especially when the film is deposited during wafer heating at a high temperature of about 450"C. The problem of decreased specular reflectance of the film is significant.

本実施例では、上記のような問題が解決される。In this embodiment, the above problems are solved.

以下に本実施例におけるAj2配線膜の形成方法を示す
The method for forming the Aj2 wiring film in this example will be described below.

プロセスチャンバーの構成としては、A7!膜スパッタ
チャンバーより手前にスパッタエッチチャンバーを配置
したものを用いる。本例では、プロセスチャンバー6a
をスパッタエッチチャンバーとし、チャンバー6b〜6
dをスパッタチャンバーとした。
The process chamber configuration is A7! A sputter etch chamber is used before the film sputter chamber. In this example, the process chamber 6a
is used as a sputter etch chamber, and chambers 6b to 6
d was used as a sputtering chamber.

ウェハケース10’から被処理基板1であるウェハを大
気搬送C図のA)L、回転(図のB)してロードロツタ
室60に搬送後、まず、AIl膜を形成する前に、エッ
チチャンバー6aにおいてウェハ全面へのスパッタエツ
チングを行う。ここでプロセスガスとしては例えばAr
ガスを用い、またエンチング量としては、熱酸化膜20
0人エツチングに相当する量にて行う。
After the wafer, which is the substrate 1 to be processed, is transported from the wafer case 10' to the load rotor chamber 60 by being transported in the atmosphere (A) L in the figure C and rotated (B in the figure), first, before forming the Al film, the wafer is transferred to the etch chamber 6a. Then, sputter etching is performed on the entire surface of the wafer. Here, as the process gas, for example, Ar
A thermal oxide film of 20
Perform the amount equivalent to zero-person etching.

このスパッタエツチングの際、エンチングを行うArイ
オンは、ウェハ面内のみならずウェハ周囲のウェハホル
ダ一部にも衝突する。即ち第8図に示すように、基板l
 (ウェハ)を支持するウェハホルダー7の、基板1周
囲に相当する部分(特に斜線を付して符号7′で示した
)にも、Arイオンが衝突する。これによりウェハホル
ダー7は容易に加熱される。この加熱により、ロードロ
ック室においてウェハホルダー7表面に吸着したガスは
、脱ガスされる。
During this sputter etching, the Ar ions that perform etching collide not only within the wafer surface but also on a portion of the wafer holder around the wafer. That is, as shown in FIG.
Ar ions also collide with a portion of the wafer holder 7 that supports the wafer (wafer) corresponding to the periphery of the substrate 1 (particularly indicated by a diagonal line 7'). Thereby, the wafer holder 7 is easily heated. By this heating, the gas adsorbed on the surface of the wafer holder 7 in the load lock chamber is degassed.

この後Afスパッタチャンバー6b〜6dにてAlを成
膜した場合、ウェハホルダーはエツチングチャンバーに
てあらかじめ脱ガスを行っているので、この脱ガスの影
響をほとんど受けることなくAf膜の成長を行える。
When an Al film is subsequently formed in the Af sputtering chambers 6b to 6d, since the wafer holder has been degassed in advance in the etching chamber, the Af film can be grown almost without being affected by this degassing.

このチャンバー6b〜6dを適宜実施例−5と同様にし
て用いて、本発明を具体化できる。
The present invention can be embodied by using the chambers 6b to 6d as appropriate in the same manner as in Example-5.

第7図の装置及び搬送系は、T i /T i N/T
 i層とAl層例えばAf−1%Si層を有するAj2
配線構造の形成にも好ましく用いることができる。
The apparatus and conveyance system in FIG. 7 are T i /T i N/T
Aj2 having an i layer and an Al layer, e.g. Af-1%Si layer
It can also be preferably used for forming wiring structures.

即ち、第9図に、スパッタエッチ後T i / T i
 N/ T i + A l −1%Si(〜6500
人)を形成したサンプルと、スパッタエッチなしで同じ
膜形成を行ったサンプルの反射率を示す。この時、A!
成膜時のウェハ加熱温度は450°Cであり、スパッタ
エッチ有、無のそれぞれにおいて、Af成膜時にRFバ
イアスを300■、または450V印加した場合につい
て示した。符号IIaがバイアス300■、エツチング
有であり、nbが450 V、エツチング有であり、m
aが300v、エツチング無であり、mbが450v、
エツチング無である。成膜側はT i/T i N/T
 i/AN−3iの順であり、450°Cで30秒で成
膜した。
That is, in FIG. 9, after sputter etching, T i /T i
N/T i + A l -1%Si (~6500
This shows the reflectance of a sample in which a film was formed and a sample in which the same film was formed without sputter etching. At this time, A!
The wafer heating temperature during film formation was 450°C, and the case where an RF bias of 300 V or 450 V was applied during Af film formation with and without sputter etching is shown. The symbol IIa is bias 300V with etching, nb is 450V with etching, and m
a is 300v, no etching, mb is 450v,
No etching. On the film forming side, T i/T i N/T
i/AN-3i, and the film was formed at 450°C in 30 seconds.

第9図から明らかなように、スパッタエッチ後に成膜し
たものは、スパッタエッチ無しのものに比べ、より高い
反射率となっていることがわかる。
As is clear from FIG. 9, the film formed after sputter etching has a higher reflectance than the film formed without sputter etching.

〔発明の効果〕〔Effect of the invention〕

上述の如く本発明によれば、強固なA1配線層が得られ
、ストレスマイグレーションの発生などを防止すること
ができる。
As described above, according to the present invention, a strong A1 wiring layer can be obtained and stress migration can be prevented.

4・・・Af配線層、α・・・固溶相(α相)、θ・・
・強度相(θ相)。
4...Af wiring layer, α...solid solution phase (α phase), θ...
・Intensity phase (θ phase).

Claims (1)

【特許請求の範囲】[Claims] 1、Al配線層を、Alとその他の金属との合金により
固溶相を形成する高温下で形成し、その後強度相を形成
する低温下で処理することを特徴とするAl配線構造の
製造方法。
1. A method for manufacturing an Al wiring structure, which comprises forming an Al wiring layer at a high temperature to form a solid solution phase with an alloy of Al and another metal, and then treating it at a low temperature to form a strength phase. .
JP22918190A 1990-08-30 1990-08-30 Manufacturing method of Al wiring structure Expired - Fee Related JP2961840B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22918190A JP2961840B2 (en) 1990-08-30 1990-08-30 Manufacturing method of Al wiring structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22918190A JP2961840B2 (en) 1990-08-30 1990-08-30 Manufacturing method of Al wiring structure

Publications (2)

Publication Number Publication Date
JPH04111317A true JPH04111317A (en) 1992-04-13
JP2961840B2 JP2961840B2 (en) 1999-10-12

Family

ID=16888070

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22918190A Expired - Fee Related JP2961840B2 (en) 1990-08-30 1990-08-30 Manufacturing method of Al wiring structure

Country Status (1)

Country Link
JP (1) JP2961840B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0709887A2 (en) * 1994-10-31 1996-05-01 International Business Machines Corporation An interconnect structure using Al2Cu for an integrated circuit chip

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0709887A2 (en) * 1994-10-31 1996-05-01 International Business Machines Corporation An interconnect structure using Al2Cu for an integrated circuit chip
EP0709887A3 (en) * 1994-10-31 1996-08-14 Ibm An interconnect structure using Al2Cu for an integrated circuit chip
US5925933A (en) * 1994-10-31 1999-07-20 International Business Machines Corporation Interconnect structure using Al2 -Cu for an integrated circuit chip
US6110819A (en) * 1994-10-31 2000-08-29 International Business Machines Corporation Interconnect structure using Al2 Cu for an integrated circuit chip

Also Published As

Publication number Publication date
JP2961840B2 (en) 1999-10-12

Similar Documents

Publication Publication Date Title
JP2580096B2 (en) Method for manufacturing semiconductor device
US5700718A (en) Method for increased metal interconnect reliability in situ formation of titanium aluminide
US5843843A (en) Method for forming a wiring layer a semiconductor device
EP0525637B1 (en) Method for the formation of tin barrier layer with preferential (111) crystallographic orientation
JP3535893B2 (en) Method for forming metal layer of semiconductor device
US10049927B2 (en) Seam-healing method upon supra-atmospheric process in diffusion promoting ambient
US20070032075A1 (en) Deposition method for wiring thin film
JPH0697108A (en) Mos transistor and method for formation of conductive diffused barrier on interface between its metal layer and silicon layer
US7622386B2 (en) Method for improved formation of nickel silicide contacts in semiconductor devices
US6372645B1 (en) Methods to reduce metal bridges and line shorts in integrated circuits
US5804251A (en) Low temperature aluminum alloy plug technology
JPH01160036A (en) Semiconductor device
JPH04111317A (en) Manufacture of al wiring structure
JPH05211147A (en) Aluminum wiring and its forming method
US6365514B1 (en) Two chamber metal reflow process
TWI231962B (en) Metallization process
JP2737470B2 (en) Method for manufacturing semiconductor device
JPH08330424A (en) Semiconductor integrated circuit device, and method and apparatus for manufacture
KR100649029B1 (en) Method for forming metal line of semiconductor device
JPH05102148A (en) Semiconductor device
KR100250954B1 (en) Deposition method of tasinx diffusion barrier and its application for multilevel interconnect contact of semiconductor device
JP2008016627A (en) Semiconductor device and method of manufacturing the same
CN112701081A (en) Method for manufacturing semiconductor structure
JPH04354337A (en) Manufacture of semiconductor device
JPH0837185A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees