JPH0410808A - ディジタルモノマルチ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はディジタルモノマルチ回路に関する。

〔従来の技術〕

従来のモノマルチ回路は、第３図に示す様に、アナログ
信号処理形式のモノマルチ回路３の外部に時定数設定用
のコンデンサＣ１抵抗Ｒを接続して構成される。

〔発明が解決しようとする課題〕

この従来のモノマルチ回路では、時定数設定に抵抗、コ
ンデンサを使用する為、時定数設定の精度を部品定数精
度以上に上げることができないという問題点がある。

〔課題を解決するための手段〕

本発明の回路は、入力パルス信号の立上がりエツジでリ
セットしたあとクロックパルスのカウントを開始して予
め設定したカウント数で該カウントを停止するタイマ回
路と、前記入力パルス信号の立上りエツジでセットし前
記タイマ回路の前記カウント停止でリセットされる出力
回路とを備えている。

〔実施例〕

次に本発明について図面を参照して説明する。

第１図は本発明の一実施例のブロック図であり、第２図
は本実施例のタイミング図である。タイマ回路１は、バ
ースト状のパルス信号である入力信号のパルス立上りで
リセットされたあと、クロック信号をカウントする。こ
のカウントの分周比は、タイマ回路１内のカウンタ回路
の設定値を変えれば、任意に設定できる。リセット信号
は、タイマ回路１の分周出力信号であり、入力信号の立
上がりエツジを入力する前にカウント停止した時に出力
される。出力回路２は、入力信号１の立上りエツジでセ
ットされ、リセット信号の立下りエツジでリセットされ
る信号を出力する。従って、時定数Ｔは（クロック信号
周期Ｘ分周比）になる。

〔発明の効果〕

以上説明した様に本発明は、モノマルチ回路を全てディ
ジタル形式で実現でき、抵抗、コンデンサを外付けせず
に済み、時定数の精度を従来よりも上げる事が出来ると
いう効果を有する。

【図面の簡単な説明】

第１図は本発明の実施例のブロック図、第２図は本発明
の実施例の動作を例示するタイミング図、第３図は従来
回路の回路図である。 １・・・タイマ回路、２・・・出力回路、３・・・モノ
マルチ回路。

Claims (1)

【特許請求の範囲】
1. 入力パルス信号の立上がりエッジでリセットしたあとク
   ロックパルスのカウントを開始して予め設定したカウン
   ト数で該カウントを停止するタイマ回路と、前記入力パ
   ルス信号の立上りエッジでセットし前記タイマ回路の前
   記カウント停止でリセットされる出力回路とを備えてい
   ることを特徴とするディジタルモノマルチ回路。