JPH04107851U - power semiconductor equipment - Google Patents
power semiconductor equipmentInfo
- Publication number
- JPH04107851U JPH04107851U JP910791U JP910791U JPH04107851U JP H04107851 U JPH04107851 U JP H04107851U JP 910791 U JP910791 U JP 910791U JP 910791 U JP910791 U JP 910791U JP H04107851 U JPH04107851 U JP H04107851U
- Authority
- JP
- Japan
- Prior art keywords
- power semiconductor
- circuit pattern
- metal plate
- semiconductor device
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 36
- 229910052751 metal Inorganic materials 0.000 claims abstract description 27
- 239000002184 metal Substances 0.000 claims abstract description 27
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 15
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 15
- 238000004381 surface treatment Methods 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 abstract description 10
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052759 nickel Inorganic materials 0.000 abstract description 2
- 238000007747 plating Methods 0.000 abstract description 2
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 基板のパターン回路の配線抵抗が小さく、し
かも基板面積を従来に比べ小さくでき、パッケージを小
型化できる電力半導体装置を提供する。
【構成】 電力半導体素子３と、回路パターン６と、回
路パターン６の配線抵抗を小さくするために回路パター
ン６上に配置される金属板９とを備え、この金属板９
に、電力半導体素子３から直接アルミワイヤー５をボン
ディング接続するための表面処理、例えばニッケルメッ
キを施すことを特徴とする。
(57) [Summary] [Objective] To provide a power semiconductor device in which the wiring resistance of a pattern circuit on a substrate is low, the substrate area can be made smaller than before, and the package can be made smaller. [Structure] The metal plate 9 includes a power semiconductor element 3, a circuit pattern 6, and a metal plate 9 disposed on the circuit pattern 6 to reduce the wiring resistance of the circuit pattern 6.
It is characterized in that a surface treatment, for example, nickel plating, is applied to directly bond the aluminum wire 5 to the power semiconductor element 3.
Description
【０００１】0001
本考案は電力半導体装置に関する。 The present invention relates to a power semiconductor device.
【０００２】0002
従来の技術について、図３を参照して説明する。 図３は従来例による電力半導体装置の平面図である。 図３に示すように、金属ベース絶縁基板１上にヒートスプレッダー２を設け、 該ヒートスプレッダー２を上に電力半導体素子３を搭載し、該電力半導体素子３ とボンディングパターン４をアルミワイヤー５によってワイヤーボンディング接 続している。 さらに、ボンディングパターン４を回路パターン６及び回路パターン６上にハ ンダ接続した平板状の金属板７（斜線部）を介して外部接続用の端子８に接続し ている。ここで、金属板７は、回路パターン６の配線抵抗を小さくするためのも のである。 A conventional technique will be explained with reference to FIG. FIG. 3 is a plan view of a conventional power semiconductor device. As shown in FIG. 3, a heat spreader 2 is provided on a metal base insulating substrate 1, A power semiconductor element 3 is mounted on the heat spreader 2, and the power semiconductor element 3 is mounted on the heat spreader 2. and bonding pattern 4 are connected by wire bonding with aluminum wire 5. It continues. Furthermore, the bonding pattern 4 is bonded onto the circuit pattern 6 and the circuit pattern 6. Connect to the external connection terminal 8 via the flat metal plate 7 (shaded area) connected to the connector. ing. Here, the metal plate 7 is used to reduce the wiring resistance of the circuit pattern 6. It is.
【０００３】0003
ところで、一般に金属ベース絶縁基板の回路パターンのシート抵抗が大きいと 電力半導体装置には大電流が流れるので、シート抵抗による電圧降下が生じ、熱 が発生し温度上昇となる。 また例えば、トランジスタモジュールであれば、トランジスタの素子のＶCE(sat) と金属ベース絶縁基板の回路パターンのシート抵抗の電圧降下の和がトラン ジスタモジュールとしてのＶCE(sat)となり、スペックに対する余裕が少なくな る。 そこで該金属ベース絶縁基板の回路パターンの配線抵抗をできるだけ小さくす る必要があり、この解決方法として、 （１）回路パターンの厚みを厚くする。（２）回路パターンの巾を広くする。 （３）回路パターンの長さを短くするの３つがあるが、（１）の方法はコスト等 の面からあまり厚くすることが出来ない。（２）の方法についてもパターン巾を あまり広くすると基板面積が大きくなりコストアップの要因となる。（３）の方 法についても限度がある。 そこで従来は、図３に示すように、金属ベース絶縁基板１上の回路パターン５ に金属板７を取り付けることにより配線抵抗を小さくしているが、この方法によ れば、回路パターン５と電力半導体素子３を継なぐアルミワイヤーボンディング のボンディングパターン４が必要であり基板面積が小さく出来にくく電力半導体 装置のパッケージを小型化するのが困難である。By the way, in general, if the sheet resistance of the circuit pattern of the metal-based insulating substrate is large, a large current will flow through the power semiconductor device, so a voltage drop will occur due to the sheet resistance, and heat will be generated, resulting in an increase in temperature. For example, in the case of a transistor module, the sum of the VCE( sat) of the transistor element and the voltage drop of the sheet resistance of the circuit pattern of the metal-based insulating substrate is the VCE (sat) of the transistor module, and the margin for the specifications is It becomes less. Therefore, it is necessary to reduce the wiring resistance of the circuit pattern of the metal-based insulating substrate as much as possible, and the solution to this problem is as follows: (1) Increase the thickness of the circuit pattern. (2) Widen the width of the circuit pattern. (3) There are three ways to shorten the length of the circuit pattern, but method (1) cannot make it very thick due to cost and other reasons. Also in method (2), if the pattern width is made too wide, the substrate area becomes large, which causes an increase in cost. There are also limits to method (3). Conventionally, wiring resistance has been reduced by attaching a metal plate 7 to the circuit pattern 5 on the metal-based insulating substrate 1, as shown in FIG. A bonding pattern 4 of aluminum wire bonding is required to connect the elements 3, which makes it difficult to reduce the board area and make it difficult to downsize the package of the power semiconductor device.
【０００４】 そこで本考案の目的は、パターン回路の配線抵抗が小さく、しかも基板面積を 従来に比べ小さくでき、パッケージの小型化を図れる電力半導体装置を提供する ことにある。0004 Therefore, the purpose of this invention is to reduce the wiring resistance of the pattern circuit and to reduce the board area. To provide power semiconductor devices that are smaller than conventional devices and can be packaged more compactly. There is a particular thing.
【０００５】[0005]
前記目的を達成するために、本考案による電力半導体装置は、電力半導体素子 と、回路パターンと、該回路パターンの配線抵抗を小さくするように前記回路パ ターン上に配置される金属板とを備え、前記金属板に、前記電力半導体素子から 直接アルミワイヤーをボンディング接続するための表面処理を施してなることを 特徴とする。 In order to achieve the above object, a power semiconductor device according to the present invention includes a power semiconductor element. and a circuit pattern, and the circuit pattern is arranged so as to reduce the wiring resistance of the circuit pattern. a metal plate disposed on the turn, and a metal plate from the power semiconductor element to the metal plate. Surface treatment for direct bonding of aluminum wire. Features.
【０００６】[0006]
金属板に、電力半導体素子から直接アルミワイヤーをボンディング接続するた めの表面処理を施しているので、従来のように、電力半導体素子からアルミワイ ヤーを一旦アルミワイヤー用のボンディングパターンに接続する必要がなく、ボ ンディングパターンが不要となる。この結果、基板面積を小さくでき、電力半導 体装置のパッケージを小型化できる。 For bonding aluminum wires directly from power semiconductor devices to metal plates. As the surface treatment has been applied to There is no need to connect the wire to the bonding pattern for aluminum wire once, and the This eliminates the need for a landing pattern. As a result, the board area can be reduced and power semiconductor The package of the body device can be made smaller.
【０００７】[0007]
本考案の一実施例について、図１及び図２を参照して説明する。なお、図３に 示す従来例と同一機能部分には同一記号を付している。 An embodiment of the present invention will be described with reference to FIGS. 1 and 2. In addition, in Figure 3 The same symbols are attached to the same functional parts as in the conventional example shown.
【０００８】 図１及び図２はそれぞれ、本実施例による電力半導体装置の平面図及び断面図 である。[0008] 1 and 2 are a plan view and a cross-sectional view, respectively, of a power semiconductor device according to this embodiment. It is.
【０００９】 図１に示すように、本実施例による電力半導体装置における平板状の金属板９ は、Ａ部（網線部）の箇所にアルミワイヤーボンディングが行える様にニッケル メッキ等の表面処理をしている。[0009] As shown in FIG. 1, a flat metal plate 9 in the power semiconductor device according to this embodiment In this case, nickel is attached to the A part (mesh line part) so that aluminum wire bonding can be performed. Surface treatment such as plating is applied.
【００１０】 以下、前述の金属板９を使用した電力半導体装置について、図１及び図２を参 照して詳細に説明する。0010 Refer to FIGS. 1 and 2 below for a power semiconductor device using the metal plate 9 described above. A detailed explanation will be given below.
【００１１】 図１及び図２に示すように、電力半導体素子３を、該電力半導体素子３の放熱 効果を上げる為のヒートスプレッダー２にダイボンドしたものと、外部との接続 用端子８を金属ベース絶縁基板１にハンダ付けにて接着する。また、本考案によ る金属板９を、回路パターン６の配線抵抗を小さくするために、回路パターン６ 上にハンダ付けする。そして、電力半導体素子３と金属板９のＡ部とをアルミワ イヤー５によってボンディング接続し、さらに回路パターン６にて外部接続用の 端子８に接続している。[0011] As shown in FIGS. 1 and 2, the power semiconductor device 3 is connected to What is die-bonded to heat spreader 2 to increase the effect and connection with the outside The terminal 8 is bonded to the metal base insulating substrate 1 by soldering. Also, according to this invention, In order to reduce the wiring resistance of the circuit pattern 6, the metal plate 9 is connected to the circuit pattern 6. Solder on top. Then, the power semiconductor element 3 and the part A of the metal plate 9 are connected to each other using aluminum wire. Bonding connection is made using ear 5, and circuit pattern 6 is used for external connection. Connected to terminal 8.
【００１２】 また、図２中、１０はパッケージ、１１は封止樹脂である。0012 Moreover, in FIG. 2, 10 is a package and 11 is a sealing resin.
【００１３】 以上のように、金属板９のＡ部にはアルミワイヤ５を直接ワイヤーボンディン グできるので、従来のようにアルミワイヤーボンディング用パターンを設ける必 要がない為、基板面積を小さくすることが可能であり、電力半導体装置のパッケ ージの小型化を図ることができる。[0013] As described above, the aluminum wire 5 is directly wire-bonded to the part A of the metal plate 9. There is no need to prepare an aluminum wire bonding pattern like in the past. Since there is no need for power semiconductor device packages, it is possible to reduce the board area. The size of the page can be reduced.
【００１４】 なお、本実施例においては、金属板９にニッケルメッキを施してアルミワイヤ ーのボンディング接続をできるようにしたが、これに限らずアルミワイヤーを直 接ボンディング接続できるならば、他の表面処理でもよい。[0014] Note that in this embodiment, the metal plate 9 is nickel-plated and the aluminum wire is However, it is not limited to this, and it is possible to connect aluminum wire directly. Other surface treatments may be used as long as a direct bonding connection is possible.
【００１５】[0015]
以上説明したように、本考案による電力半導体装置は、電力半導体素子と、回 路パターンと、該回路パターンの配線抵抗を小さくするために前記回路パターン 上に配置される金属板とを備え、前記金属板に、前記電力半導体素子から直接ア ルミワイヤーをボンディング接続するための表面処理を施しているので、従来の ように電力半導体素子からアルミワイヤーを一旦アルミワイヤー用のボンディン グパターンに接続する必要が無く、ボンディングパターンが不要となり、この結 果、基板面積を小さくでき、電力半導体装置のパッケージを小型化できる。 As explained above, the power semiconductor device according to the present invention includes a power semiconductor element and a circuit. the circuit pattern, and the circuit pattern to reduce the wiring resistance of the circuit pattern. and a metal plate disposed on the metal plate, the metal plate being directly connected to the power semiconductor element. Surface treatment for bonding connection of Lumi wire has been applied, making it possible to In order to bond the aluminum wire from the power semiconductor device, There is no need to connect to a bonding pattern, eliminating the need for a bonding pattern and As a result, the substrate area can be reduced and the package of the power semiconductor device can be downsized.
【図１】本考案の一実施例による電力半導体装置の平面
図である。FIG. 1 is a plan view of a power semiconductor device according to an embodiment of the present invention.
【図２】本考案の一実施例による電力半導体装置の断面
図である。FIG. 2 is a cross-sectional view of a power semiconductor device according to an embodiment of the present invention.
【図３】従来例による電力半導体装置の平面図である。FIG. 3 is a plan view of a conventional power semiconductor device.
３ 電力半導体素子 ５ アルミワイヤー ６ 回路パターン ９ 金属板 Ａ 表面処理部 3 Power semiconductor device 5 Aluminum wire 6 Circuit pattern 9 Metal plate A Surface treatment section
Claims (1)
回路パターンの配線抵抗を小さくするために前記回路パ
ターン上に配置される金属板とを備え、前記金属板に、
前記電力半導体素子から直接アルミワイヤーをボンデン
ィング接続するための表面処理を施してなることを特徴
とする電力半導体装置。1. A power semiconductor device comprising a power semiconductor element, a circuit pattern, and a metal plate disposed on the circuit pattern to reduce wiring resistance of the circuit pattern, the metal plate including:
A power semiconductor device characterized in that the power semiconductor device is subjected to surface treatment for directly bonding an aluminum wire to the power semiconductor element.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP910791U JPH04107851U (en) | 1991-02-27 | 1991-02-27 | power semiconductor equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP910791U JPH04107851U (en) | 1991-02-27 | 1991-02-27 | power semiconductor equipment |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04107851U true JPH04107851U (en) | 1992-09-17 |
Family
ID=31899818
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP910791U Pending JPH04107851U (en) | 1991-02-27 | 1991-02-27 | power semiconductor equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04107851U (en) |
-
1991
- 1991-02-27 JP JP910791U patent/JPH04107851U/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4891687A (en) | Multi-layer molded plastic IC package | |
| US6002165A (en) | Multilayered lead frame for semiconductor packages | |
| JPH0448767A (en) | Resin-sealed semiconductor device | |
| JPH064595Y2 (en) | Hybrid IC | |
| JPH04164361A (en) | Resin-sealed semiconductor device | |
| GB2199988A (en) | Multi-layer molded plastic ic package | |
| JPS62104056A (en) | Mounting structure for semiconductor part | |
| JPH10284873A (en) | Semiconductor integrated circuit device and ic card, and lead frame used for manufacturing the device | |
| JPS628534A (en) | Mounting structure for semiconductor device | |
| JPH0645504A (en) | Semiconductor device | |
| JP3942495B2 (en) | Semiconductor device | |
| JPH04107851U (en) | power semiconductor equipment | |
| JPH0278265A (en) | Lead frame and compound semiconductor device provided therewith | |
| JP2587722Y2 (en) | Semiconductor device | |
| JP2871575B2 (en) | Lead frame, method of manufacturing the same, resin-sealed semiconductor device and method of manufacturing the same | |
| JP2737332B2 (en) | Integrated circuit device | |
| JPH0622997Y2 (en) | Insulator-sealed semiconductor device | |
| JPH0442942Y2 (en) | ||
| JP2629461B2 (en) | Resin-sealed semiconductor device | |
| JPH0451488Y2 (en) | ||
| JPS62169461A (en) | Semiconductor device | |
| JPS63250164A (en) | High power hybrid integrated circuit substrate and its integrated circuit | |
| JPH01206660A (en) | Lead frame and semiconductor device utilizing same | |
| JP2514430Y2 (en) | Hybrid IC | |
| JPH0741167Y2 (en) | Insulator-sealed circuit device |