JPH04106967A - 高密度相互接続回路及び製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 関連出願 この出願は、アイチェルバーガー（Ｃ，ν、Ｅｉｃｈｅ
ｌｂｅｒｇｅｒ）等の米国特許出願第９４７，４６１号
（１９８６年１２月２１日出願）「高密度相互接続を形
成する適応方法と適応形製版装置」　（対応日本特開昭
６３−１８６４２６号）と技術的に関連している。

技術分野 この発明は、高密度相互接続システムの分野、特に高密
度相互接続システム用のりソグラフィ（製版）の分野に
関する。

従来技術 高密度相互接続システムでは、複数個の集積回路を基板
に結合（ボンディング）し、集積回路と基板の上に誘電
層を重ね、誘電層にビアホール（またはスルーホール）
を形成し、ついで誘電層の上にパターン状金属化層を形
成し、その金属化層をビアホールに延在させて集積回路
の接続（コンタクト）パッドに接触させることにより集
積回路の相互接続を行っているか、各金属化パターンを
種々の集積回路チップの正確な位置に合わせて個別に調
製しなければならないか、あるいはアダプティブ・リソ
グラフィ・システム（適応形製版装置）により理想的な
金属化パターンを種々の集積回路チップの実際の位置に
従って調整しなければならない。前掲の関連出願では、
理想的な金属化パターンを集積回路チップおよびそのパ
ッドの実際の位置に従ってアダブト（適応）することに
よって、すなわち金属化パターンを接続パッドに適切に
接続するように修正することによって、この聞届を解決
している。このアダブチ−ジョン（適応化）は、金属層
のアダブチ−ジョンを行う各集積回路チップの許容位置
のまわりに「ピクチャフレーム」を設けることによって
、可能になる。

そのアダブチ−ジョンを容易にするために、理想的な金
属化の設計規則（デザインルール）の一つは、ピクチャ
フレームと交差する各金属通路が、交差するピクチャフ
レームの端縁に直角でなければならないことである。チ
ップ上の理想的な金属化パターンをチップに関して維持
するので、チップの理想的な位置に関するシフトおよび
／または回転に従って、ピクチャフレーム外の部分に関
して理想的な金属化パターンをシフトおよび／または回
転させなければならない。ピクチャフレームの外側端縁
を越えた理想的な金属化パターンは基板に関して維持さ
れる、すなわちアダブチ−ジョン過程の間不変である。

実際のチップ位置へのアダブチ−ジョンは、金属化パタ
ーンをピクチャフレーム区域内で修正して、ピクチャフ
レームの外側端縁での理想的な金属化パターンからチッ
プ上のシフト／回転された理想的な金属化パターンへ適
切に接続することによって、達成する。この結果、チッ
プがこれらの接続部の理想的な方向に直角に変位されて
いるか、それに関して回転されているピクチャフレーム
区域では、導体が折り曲がることになる。

本発明者は、理想的な金属化パターンにおける金属導体
の最初のルーティングを処理するために、タスク・チク
ノロジーン土（Ｔａｓｋ　Ｔｅｃｈｎｏｌｏｇｉｅｓ、
ＩｎＣ米国ニューヨーク州ロチェスタ所在）から販売さ
れている「オムニカードＪ　　（Ｏｍｎｉｃａｒｄｓ　
）　！−イブリッド回路レイアウト・プログラムをアダ
ブトするにあたって、すべてのワイヤかピクチャフレー
ムとその端縁に直角に交差しなければならないという条
件はソフトウェアにとってのルーティング問題を著しく
複雑にし、多くの場合に、すべてのノード（接合点）を
所望通りに接続するのか失敗に終ることを発見した。

集積回路技術では、接続パッドの中心の上にビアホール
をあけ、接点フレーム（導電ランの拡大部分）を上に重
なる金属のパターンにて設け、こうしてその上側金属を
画定するマスクとそれに接続すべき下側金属との間の潜
在的なミスアライメント（位置すれ）を補償することが
知られている。

ハイブリッド回路レイアウト・プログラムとの相性かさ
らによい別の適応形リソグラフィ技術か必要とされてい
る。

発明の目的 したかって、この発明の第１の目的は、／＼イブリット
回路レイアウト・プログラムのルーティング・システム
との相性がよいアダブチイブ・リソグラフィ技術（適応
形製版技術）を提供することにある。

この発明の別の目的は、特定の１組の集積回路チップの
実際の位置へのアダブチ〜ンヨン（適用化）を行う際に
、理想的な金属化パターンを修正する必要がない、適応
形リソグラフィ・システムを提供することにある。

この発明の他の目的は、すべてのアダブチ−ジョンを単
一めビア層にて達成する適応性リソグラフィ・システム
を提供することにある。

発明の要旨 上述したまた他の目的は以下の説明から明らかになる。

これらの目的を達成するこの発明の好適な実施態様にお
いては、理想的な金属化パターンに、集積回路チップ上
の関連した接続（コンタクト）バンドの理想的な部分と
アライメント関係にある接続（コンタクト）アイランド
を設ける。接続アイランドとチップパッドとを同じ寸法
とするのが好ましい。集積回路チップがその理想的な位
置から変位している場合でも、第１金属化層の各接続ア
イランドが、関連のチップ接続パッドと十分オーバーラ
ツプしてチップ接続アイランドをチップ接続パッド接続
するビアホールを収容するのを確実にするため、集積回
路チップを基板に十分な精度で結合（ボンディング）す
る。金属化層を基板上の接続パッドと理想的なアライメ
ント（整合）関係に配置するのが好ましい。しかし、集
積回路チップを配置する際にシステムに基づくエラーが
あった場合には、第１金属化層を基板接続パッドに関し
てオフセットして、すべての基板接続アイランドおよび
基板接続パッドそしてすべてのチップ接続アイランドお
よびチップ接続パッドを、必要なビアホールそれぞれを
受は入れるのに十分なだけオーバーラツプさせる。ビア
ホールをチップ接続パッド上に、パッドのその理想、的
な位置からの変位ｍにしたかって位置決めする。

チップ配置公差か十分に緩和されている場合には、接続
アイランドを十分に大きく作って、隣接するパッド間に
他の導体をルーティング（径路選択）するのか不可能に
なるようにする必要かある。

そのような状況下では、接続アイランドを、金属化パタ
ーンの導電ランとは別の層に配置することができ、また
好ましくは、高密度相互接続構造の接地面または電力（
パワー）面いずれかに含ませることができる。

発明を構成すると考えられる構成要素は特許請求の範囲
に記載した通りである。この発明の構成および実施方法
を、その他の目的および効果と共に、−層間らかにする
ために、以下に添付図面を参照しながら発明の詳細な説
明する。

具体的な構成 第１図に高密度相互接続回路１０の一部を、基板１２に
複数個の基板接続パッド１６を配置し、２つの集積回路
（ＩＣ）’２０を結合した構成として平面図に示す。集
積回路チップ２０にはそれぞれ複数個のチンブ接続パッ
ド２２かある。集積回路２０の代表的なパッド寸法およ
び間隔としては、チップ接続バンド２２を４ミル（１０
０ミクロン）ｉＶ、方とし、８ミル（２００ミクロン）
間隔の中心に配置する、すなわち４ミル平方の接続パッ
ドを４ミル間隔て隔離する。この図示した構造部分は、
９個のＩＣと４０個の基板接続パッドが存在する全体構
造の一部分である。

高密度相互接続構造によれば、集積回路チップを基板に
ボンディングした後、誘電層（図示せず）を基板１２、
チップ２０およびチップの接続パッド２２の上に重ねる
。第２図に、前記関連出願による、集積回路チップ２０
の接続パット２２への連絡部（ｖｉａ　）　３２および
基板接続パッド１６への接続用連絡部３６を有する個別
導電ラン（ｒｕｎ）３０からなる理想的な金属化パター
ンを示す。図面で水平に延びるワイヤ（配線）はある層
に属し、図面で垂直に延びるワイヤ（配線）はそれとは
異なる層に属し、両者は必要なところでは連絡パット３
１の位置で介在誘電層にあけたビアホール（ｖｉａ　ｈ
ｏｌｅ）またはスルーホールを通して接続されている。

第２〜４図において、異なる金属層へのビアホールを配
置した位置（すなわち垂直ランか水平ランに変り、また
その逆になるところ）の導電ランの連絡パッド３１は、
その寸法をチップ接続バンドと比べて誇張しである。連
絡部の拡大部分は通常約２．４ミル（０，０６ｍｍ）平
方であり、ビアホールが確実に下側金属層の完全に上に
かつ上側金属層の完全に下にくることを目的としている
。

導電ラン３０は代表的には幅１ミル（２５ミクロン）で
ある。

集積回路チップ２０それぞれのまわりにピクチャフレー
ム領域１８を確立し、前記関連出願によれば、ここに理
想的な金属化パターンのアダプティブ（適応形）修正を
施して、チップ配置の公差を補償する。

第２図に示した理想的な導体レイアウトでは、幅８ミル
（２００ミクロン）のピクチャフレームを用いる。これ
により、関連出願のシステムか、４ミルまでの配置誤差
を補償することか可能になる。ピクチャフレーム内の導
体のアダブテイションか導体間隔についての設計基準に
違反するのを防止するため、チップ配置の際の最大公差
をピクチャフレーム幅の半分とするのか好ましいからで
ある。第２図に示す理想的な配線のルーティング（径路
選択）には、「オムニカード」ルーティング・ソフトウ
ェアを用いてシステム全体についてルーティングを行う
ため２時間のＣＰＵ時間を要し、その中にはいくつかの
不成功なルーティング・パスが含まれ、すべてのルート
を完全に決定できるわけではなかった。

不成功なルーティング・パス毎に、高度に密集したルー
ティング面におけるルートを完成できないことになる区
域には、配線ルータ内で高い重要度を割当てる。このた
め、次のルーティング・パスでは、ルータは配線をこれ
らの高い値の区域からできるたけ離してルーティングし
ようとする。

その２回目のルーティング・パスは導体をルーティング
する際にゼロから出発する。２回目のルーティング・パ
スも不成功であった場合には、その２回路のパスでルー
ティングに失敗した密集区域にしたかって追加の値を割
当て、３回目のルーティング・パスを行う。最終的に、
この回路の完全に成功したルーティングを得る。しかし
、この手順は、不成功な、すなわちリップアップ（ｒｉ
ｐ　ｕｐ）パスなしの場合に要する時間より著しく長い
コンピュータ時間を要した。この長いルーティング時間
は、もしも配線がもっと複雑であったら、２層相互接続
、すなわち図面中の水平な層と垂直な層とを有する回路
のルーティングを行うことは不可能であることを、示唆
している。

第３図は第２図と同様の平面図で、図示した２つの集積
回路チップをそれらの理想的な位置からずらしである（
変位）。すなわち、上側チップを右下にず４し、下側チ
ップを左上にずらし反時計方向に回転しである。第３図
において、導電ラン３０はピクチャフレーム区域１８内
で３３で示すように修正してあり、集積回路チップの上
で集積回路チップと理想的アライメント関係に維持され
たシフト／回転した理想的パターンの導体を、ピクチャ
フレーム１８外に維持された理想的ノ々ターンの導体に
適切に接続するようにしである。前述したように、本発
明者は、理想的レイアウトの導体かフレーム端縁に直角
にピクチャフレームと交差するという必要条件が、オム
ニカード・ルーティング・ソフトウェアを用いてルーテ
ィングを行う場合に、理想的パターンの導体のルーティ
ング・プロセスを不必要に複雑にすることを発見した。

したかって、ピクチャフレームおよび導体がピクチャフ
レーム内でピクチャフレームの端縁と直角に延びるとい
う必要条件をなくすことができる。

代替のカスタマイゼーションまたはアダブチ−ジョン技
術が必要であった。

この発明による金属化パターンを有する同じ高密度相互
接続構造の同じ部分の平面図を第４図に１１０で総称し
て示す。この場合も、図面で見て水平なワイヤと垂直な
ワイヤは、ルーティングの妨害とならない短いレッグ部
分を除いては、一般に異なる層にある。第４図の構造に
おいて、基板１２上の理想的な位置に関する集積回路チ
ップの配置上の公差は、（１）理想的位置とその理想的
位置の確立された配置公差内にあるチップ接続パットの
すべてのすれた位置との両方でチップ接続パッドにオー
バーラツプするｔ価金属層にチ・ンブ接続アイランドを
設けること、また（２）チップ接続バンドをチップ接続
アイランドに接続するビアホールをチップ接続パッドの
実際の位置に従って移動することによって、補償される
。

第４図に示す導体ルーティングは「オムニカード」ハイ
ブリッド回路ルータを用いてシステム全体をルーティン
グするのに僅か１５分のＣＰＵ時間しかかからず、不成
功なルーティング・パスもなかった。

第２図と第４図のルーティングを比較すると、第４図の
ルーティングは曲がりくねりかずっと少なく、必要なＣ
ＰＵ時間もはるかに短いことかわかる。その結果、もし
も配線の複雑さか第４図のルーティング構造の場合より
幾分か増加したとしても、やはりルータかルーティング
を完了できると７−ｉｌｌｊされる。したかって、この
発明による適応形リンゲラフィシステムは、接続部のル
ーティング時のＣＰＵ時間を節約し、相対的に複雑でな
いルーティングを生成し、システムはもつと複雑な相互
接続パターンを成功裡にルーティングすることが可能で
ある。第４図において、第１．２または３図の参照符号
と同じ下２桁の数字を持つ参照符号は同じ機能を果たす
構造を指す。その機能が変わっていない構造はここでは
説明しない。これらの構造の機能については、第１．２
または３図に関連した説明を参照されたい。第４図の導
電ラン１３０のパターンは、第２図の導電ラン３０のパ
ターンとは異なる。下側集積回路チップ２０上のチップ
接続パッド２２とアライメント関係にある導電ラン１３
０の端部に、この発明にしたがってチップ接続アイラン
ド１３４が設けられている。

同様に、基板接続アイランド１３８か、基板１２上の接
続パッド１ｂとアライメント関係にある導電ランの端部
に設けられている。基板接続アイランド１３８は、著し
く大きい点を除いては、チップ接続アイランド１３４と
同様である。

基板接続バンド１６は、基板の上に配置された回路の一
部とするか、基数をさらに大きな外部回路にワイヤボン
ディングするための接続パッドの一部とするかその接続
パッドに接続するか、あるいは基板を外部回路に接続す
るためにエツジコネクタに挿入するつもりのエツジコネ
クタ接点またはその他適当な導電構造から構成するかそ
れに接続することができる。

前述したように、集積回路２０についての代表的なパッ
ド寸法および間隔は、１辺が４ミル（１００ミクロン）
の正方形チップ接続パッドを８ミル（２００ミクロン）
の中心間距離に配置する。

すなわち、４ミル平方の接続パッドを４ミル離して配置
する。導電性金属化層内の接続アイランド１３４も４ミ
ル（１００ミクロン）平方で、４ミル（１００ミクロン
）離して配置するのが好ましい。導電ラン１３０の幅は
、間隔についての設計基準に違反しない限りで、導電ラ
ンが２つの隣接するチップ接続アイランド１３４間のラ
ンとなるように選択するのか好ましい。導電ラン１３０
についての好ましい仕様の１例では、導電ランを幅１ミ
ル（２５ミクロン）とし、隣の導体から少なくとも１．
５ミル（３７，５ミクロン）離す。こノ仕様は、中心間
距離８ミルの４ミルのパッドのとき、２つの隣接するチ
ップ接続アイランド間を通過する単一導体について成り
立つものである。

チップ２０の理想的な位置からの変位は、チップ接続ア
イランド１３４とその下方に配置されたチップ接続パッ
ト１２２とを接続するビアホールの位置を制御すること
により吸収する。このことは第５〜９図を参照すると分
かりやすい。ビアホールは正方形とし、アイチェルバー
ガーらの米国特許出願節３１０，１４９号（１９８９年
２月１４日出願）「ポリマー材料にビアホールを形成す
るレーザビーム走査方法」に開示された方法で、レーザ
を震わせることにより形成するのが好ましい。チップ接
続パットの実際の位置は、光学装置により測定するのが
好ましく、この場合、基板上の基準マーク、例えば特定
の基板接続パッドまたは割出しマークを位置基準点とし
て用い、チップを基板に結合した後、それらの位置基準
点に関して各チップおよびその接続パッドの実際の位置
を測定する。チップ接続パッドの理想的な位置からの変
位（すれ）の測定は、第１誘電層を上から設層する前に
行うのが好ましく、高密度相互接続システムの第１金属
化層を形成する基準として第１誘電層にビアホールをあ
ける前に行う。この発明によれば、チップ接続パッドの
実際の位置を、前述した関連出願に記載された技術に従
ってチップを結合した後、測定するのが好ましい。チッ
プ接続パッドの理想的な位置に対する実際の位置を測定
する技術についての詳しい説明は、同関連出願を参照さ
れたい。チップパッドの実際の位置の測定を第１誘電層
の設層前に行うのが好ましいのは、高密度相互接続シス
テムにおいては、もしもチップの１つが公差からはずれ
ていたら、それを公差内の新しい位置に移動するか、あ
るいはそれを取り去り、そしてそれまたはそれと同様の
別のチップを公差内で再位置決めし、基板に結合するこ
とかてきるからである。チップすべてを必要な公差内に
位置させ終ったら、第１誘電層を設層し、適当な位置に
ビアホールをあけ、第１金属層を設層する。

第５図では、図面の左側にチップ接続パッド１２２を示
す。このチップ接続パット１２２は１辺の長さし　を有
する正方形である。図面の右側にチップ接続アイランド
１３４および導電ラン１３０を示す。チップ接続アイラ
ンド１３４は１辺の長さし、を有する正方形である。第
５〜９図において、Ｌ　　−Ｌ、である。第６〜９図そ
れぞれにおいて、チップ接続アイランド１３４はその関
連する接続パッドについての理想的な位置に配置されて
いる。後述するか、ここでは適用できない特別な状況下
を除いては、全体の理想的配線パターンを常に基板に対
する理想的に配置するのが好ましいからである。第６図
において、チップ接続アイランド１３４がチップ接続パ
ッド１２２の上に理想的な整合関係で配置されているも
のとして示しである。すなわち、チップ接続アイランド
およびチップ接続パッドを完全にアライン（位置合わせ
）した理想的な位置にチップを配置した時のアイランド
とパッドのアライメントを示す。第６図では、接続ビア
ホール１３２をチップ接続パッド１２２およびチップ接
続アイランド１３４両方の中心の理想的な位置に仮想線
で示す。接続ビアホール１３２は１辺が１ミルの正方形
とするのか好ましいが、円形その他所望の形状としても
よい。

ビアホール１３２は、チップ接続パッド１２２およびチ
ップ接続アイランド１３４いずれよりも著しく小さいこ
とかわかる。それぞれ４ミル（０゜１ｍｍ）平方のチッ
プ接続パッドおよびチップ接続アイランドに対して、ビ
アホールは１ミル（０゜０２５＋ａｍ）平方とするのが
好ましい。

第７図に、接続パッド１２２をその理想的な位置から、
図面で見て左に約１ミル、下方に約１ミルずらした状態
で示す。第７図のビアホール１３２は、接続アイランド
１３４の中心から左下方向にかつ接続パッド１２２の中
心から右上方向に変位され、本質的にチップ接続アイラ
ンド１３４とチップ接続パッド１２２とのオーバーラツ
プの中心にかつチップ接続パッド１２２とチップ接続ア
イランド１３４両方の中心の中間に配置されている。

第８図では、接続バッド１２２の左下方向への変位は、
ビアホール１３２が依然としてチップ接続パッド１２２
とチップ接続アイランド１３４とのオーバーランプ内に
配置されている最大限の範囲になっている。１辺が４ミ
ルであるチップ接続パッドおよびチップ接続アイランド
および１辺が１ミルであるビアホールについて、この最
大ミスアライメントは図面で見て水平方向に３ミル、垂
直方向に３ミルである。反対方向への同様のミスアライ
メント（位置すれ）を第９図に示す。したかって、この
構造は６ミルまでのアライメント差を吸収できる。解析
的に表現すると、この金属化パターンおよびチップ接続
パッドとチップ接続アイランドとの間に延在するビアホ
ールの適応形配置か吸収できるチップ配置の最大公差±
Ｔ　　はａＸ 次式で表される。

Ｔ　　　＝Ｌ　’／２＋Ｌ、　／２−ＷｖｈｆｆｌａＸ
　　　　　　ｐ　　　　　　　　　１ビアホール１３２
の位置は、実際のチ・ノブ接続パッド位置および理想的
な第１金属化層を配置する位置にしたかって決定する。

この金属化層の位置決め精度は、現在ピック−プレース
装置かチップを配置する精度よりはるかに精密である。

この発明は、従来の集積回路フレームコンタクト技術と
はいくつかの点で相違している。第一に、従来技術では
、下側の金属パターンおよび上側の金属パターン両方が
いずれのパターンにも局在変位のない理想的な金属パタ
ーンであるのに対して、この発明では、集積回路それぞ
れをその理想的な位置に対して変位することかでき、し
たかって、接続（コンタクト）を非理想的パターンに形
成する。第二に、従来技術では、コンタクトフレームを
設けて、理想的な第１金属パターンに関する理想的な第
２金属パターンの全体的アライメントの不正確さを補償
するのに対して、この発明では、第２金属パターンのア
ライメントか第ルベル金属の造作の寸法よりはるかに精
密であり、接続アイランドが種々の集積回路のその理想
的な位置からの個々の変位を補償する。第五に、従来技
術では、コンタクトフレームかその一部を形成する金属
パターンを位置決めできる精度にしたかってコンタクト
フレームの寸法を決める。それに対して、この発明では
、金属層を精密に位置決めし、チップ配置精度に関して
接続アイランドの寸法を決める。第四に、そしてもっと
も重要なこととして、チップ接続がその理想的な位置か
ら変位した方向および範囲にしたがって、チップ接続バ
ンドそれぞれの上にビアホールを個別に位置決めし、こ
うして上側の金属層が理想的な位置にある状態で、ビア
ホールがチップ接続パッドの完全に上側に、かつチップ
接続アイランドの完全に下側にくることを確実にする。

チップ接続バンドより小さいビアホールを用いる代わり
に、チップ接続パッドの寸法のビアホールを用いること
かできるかもしれない。この場合、チップ接続アイラン
ドはチップ接続パッドとそれらのオーバーラツプ範囲内
のどこでも接触してしまう。このような大きなビアホー
ルか好ましくない理由は、（１）その面積１６平方ミル
（０，０１１ＩＩ１１２）が１ミル平方（０，０００６
２５ｍ１１２）のビアホール面積の１６倍で、製造に１
６倍の長さかかかり、（２）ビアホールを穿孔するレー
ザが集積回路の構造に悪影響を与える恐れのある、チッ
プ接続パッドをはずれた位置にビアホールを穿孔する可
能性か生まれ、（３）チップ接続パッドとアラインしな
ければならないのであれば、ビアホール位置のアダプテ
ーンヨンの必要かなくならす、（４）このような大きい
ビアホールの位置を適合させないと、すなわちビアホー
ルをチップ接続パッドの理想的な位置とアラインさせる
と、理想的な位置にないチップ接続パッドについては、
ビアホールがチップ接続パッドをはずれて延在すること
になるからである。ビアホールをチップ接続パッドをは
ずれて延在させると、次のような理由から信頼性に関す
る懸念が生じる。ビアホールを穿孔するレーザ光がチッ
プ接続ペットの金属に当たると、レーザ光はぼは完全に
反射され、したかってチップの描込に影響しない。しか
し、そのレーザ光かチップの他の部分に当たると、レー
ザ光は吸収され、チップの構造に悪影響（不活性化を含
む）を及はす。さらに、ビアホールをチップ接続パッド
をはすれて延在させると、接続パッドをはずれた区域か
ビアホールを清浄にするのに用いるエッチ液にさらされ
、構造内に汚染物質を捕捉する可能性か生まれ、その結
果誘電体のひび割れを招く恐れかある。

第１金属層は理想的な形状を有するので、次の金属層や
これらの金属層を第１金属層に接続するビアホール・パ
ターンにはアダブチ−ジョンが不要である。これにより
、これらの高位の層の初期ルーティングおよびその製造
が簡単になる。このことは、本アタブテーション技術の
もうひとつの利点である。これに対し、関連出願の技術
では、集積回路チップにオーバーラツプする配線に適切
に接続するために、金属化層の各層およびビアホールの
各組を適合させなければならない。このため、標準パタ
ーンを使用できないので、ワイヤの　　　□最初のルー
ティングおよびその製造に余計な労力を必要とする。

図面から明らかなように、基板接続アイランドおよび基
板接続パッドはチップ接続ペットより著しく大きく、代
表的には小さい寸法の場合で約２５ミル（０，６２５ｍ
ｍ）である。その結果、基板接続アイランドを基板接続
パッドにそれぞれ３個のビアホールで接続するのか好ま
しいと考えられる。基板接続アイランドと基板接続パッ
ドは十分に大きいので、金属化パターンをその理想的な
位置からかなりの距離変位させても、両者のオーバーラ
ツプか保たれる。これにより本システムはＴ　　より大
きいチップ配置誤差を補償することａｘ ができる。たたし、これらの誤差に、図面の垂直および
水平寸法両方において集積回路の間の最大接続パッド間
誤差が２Ｔ　　より小さいという意Ｏ＋ａＸ 味でのシステム成分が含まれるとする。理想的な金属化
パターンを基板に関する理想的な位置に対してシフトし
所望の位置におく二とができる、すなわちビアホール１
３２が各チップ接続アイランドを関連するチップ接続パ
ッドに適切に接続する位置にビアホール１３２を穿孔す
ることを可能にする十分な１囲にわたって、チップ接続
アイランドそれぞれか関連するチップ接続パッドにオー
バーラツプする位置に、シフトすることかできるからで
ある。この基板に関する理想的な金属化パターンの変位
は、基板接続アイランド／基板接続パッドのビアホール
接続部で補償される。

最大配置公差Ｔ　　は記号なしの大きさであるＯ＋ａＸ ので、理想的な位置に関する配置は±３ミルであるか、
全体の配置精度６ミルが必要である。その結果、各集積
回路チップおよびその接続パッドのそれらの理想的位置
に関する位置を測定し、チップパッド間の正のＸ方向の
最大変位およびチップ接続パッド間の負のＸ方向の最大
変位を測定することによって、最大アライメント公差が
達成される。もしもこれらの変位の差か６ミル未満てあ
れば、両方向のうち片方への変位か３ミルより太きくて
も、理想的な金属化パターンをシフトすることによりチ
ップのＸ方向変位を補償することができる。同様に、チ
ップ接続パッドの最大圧Ｙ方向変位を測定し、チップ接
続パッドの最大負Ｙ方向変位を７ｉＰＪ定し、これら２
つの値の差が６ミルより小さければ、必要に応じて、理
想的な金属化パターンをＹ方向にシフトすることにより
理想的位置からのチップの変位を補償することができる
。たとえば、もしも正のＸ方向に最大距離変位されたチ
ップパッドを仔か１ミル変位すると、理想的な金属化パ
ターンを基板に対してシフトすることにより負のＸ方向
への最大チップ接点変位５ミルを吸収することかできる
。他方、もしも最大圧Ｘ方向変位が１ミルで、最大負Ｘ
方向変位が３ミルであると、負のＸ方向への１ミルの変
位によりチップ接続アイランドをチップ接続パッドの上
にほぼセンタリングすることになるが、理想的な金属化
パターンを基板に対してＸ方向に変位させることは不要
になる。同様の条件がＹ方向変位についても成り立つ。

もしもチップ接続パッドの理想的位置からの最大変位が
Ｔ　　を越えたら、前述したように１個ａｘ 以上のチップを除去し、配置し直すか、チップ接続アイ
ランドの寸法を４ミル平方から６ミル平方に増加し、そ
れによりＴ　　を４ミルに増加し、ａｘ こうして吸収可能な最大の全体的チップ・ミスアライメ
ントを合計８ミルまで増加することかできる。しかし、
このアイランド寸法の増加は導電ランが２つのチップ接
続アイランドの間を通過するのを妨げる。アイランド寸
法が増加すると、チップ接続アイランド同士の間隔か２
ミルたけになるか、設計規則では導電ランの通過に４ミ
ルの間隔が必要だからである。導電ランを接続アイラン
ドの間に延在させるためには、追加の金属化層が必要に
なる。

追加の金属化層が必要な場合には、チップ接続アイラン
ドを別の層に設けるのが好ましいと考えられる。これら
のチップ接続アイランドを下側のチップ接続パッドに、
適切に配置されたビアホールにより接続し、そして理想
的な金属化パターンをその上の順次の層に配置する。す
なわち、接続アイランドをチップ接続パットと理想的金
属化の導電ランとの間の中間層に配置する。所望に応し
て、別の接続アイランドを導電ラン自体と固し層に存在
させてもよく、これにより中間層の接続アイランドは中
間接続アイランドとなる。上述した高密度相互接続構造
が接地面または電源（パワー）面を含む場合には、第１
０図に示すように、これらの拡大した別個の接続アイラ
ンドをその接地面または電力面内に設けることかできる
。第１０図では、電力面１４０に複数個のチップ接続ア
イランド１４４か配置され、電力量自体と電力面の一部
でない個々の接続アイランドとの間に隙間１４２が残さ
れている。第１０図では、４つの電力面接続アイランド
１４４　か仮想線で示されている。

これらの仮想位置は、電力面をもたず、他の接続アイラ
ンド１４４か別個の層に設けられている構造における接
続アイランド１４４と関連して接続アイランドを配置す
るところである。所定の金属層について作成したビアホ
ールすべてを同じ深さとするために、基板接続アイラン
ド１４８をこの同じ層に設けるのが好ましい。すなわち
、基板接続アイランド１４８はアライメントの目的には
不要であるが、これらを除くには、基板接続アイランド
に次の高位の金属層から延在するビアホールが２つの誘
電層を通過することが必要である。しかし、基板接続ア
イランドが存在すれば、基板接続アイランドはビアホー
ルにより１つの誘電層を介して基板接続パッドに接続さ
れ、次の高位の金属層は基板接続アイランド１４８にビ
アホールにより単一誘電層を介して接続される。

この発明をその好適な実施態様について詳しく説明した
が、当業者であれば種々の変更や改変が可能である。し
たがって、このような変更例や改変例もこの発明の要旨
の範囲内に入るものとして特許請求の範囲に包含される
。

【図面の簡単な説明】

第１図は、この発明の相互接続を適用できる基板および
２つの集積回路チップとその接続パッドおよび基板接続
パッドを示す平面図、 第２図は関連出願に従った、第１図の構造の理想的配線
レイアウトの平面図、 第３図は関連出願に従って、集積回路チップの理想的な
位置からの変位に対して適合させた第２図の金属化パタ
ーンの平面図、 第４図はこの発明による、第１図の構造用の理想的金属
化の平面図、 第５図はチップ接続パッドおよび関連する高密度相互接
続導体およびその関連する接続アイランドを示す平面図
、 第６図は接続パッドと完全なアライメント関係にある接
続アイランドの平面図、 第７〜９図はチップパッドをその理想的な位置から変位
させることの作用を示す平面図、そして第１０図はチッ
プ配置精度のもっとも大きな公差についてのチップ接続
アイランドの別の配置例を示す平面図である。 主な符号の説明 １０．１１０：相互接続回路、１２：基板、１６：基板
接続パッド、 ２０：集積回路（チップ）、 ２２，１２２：チンプ接続パッド、 ３０、　１３０：導電ラン、 １３２、ビアホール、 １３４：チップ接続アイランド、 １３８、基板接続アイランド、 １４０：電力面、　　　１４２：隙間、１４４：チップ
接続アイランド、 １４８：基板接続アイランド。

Claims (21)

【特許請求の範囲】
1. １．（１）所定の位置の公差内に配置された複数個の接
   続パッドを有する集積回路、（２）上記集積回路および
   その接続パッドの上に配置された誘電層および（３）上
   記誘電層の上に配置され、誘電層にあけたビアホールを
   介して上記接続パッドの１つに接続された導体を含む形
   式の高密度相互接続回路において、 上記導体が少なくとも部分的に上記接続パッドに重なる
   接続アイランドを含み、この接続アイランドが上記導体
   の導電ラン部分より幅広の導体部分であり、 上記ビアホールが上記接続パッドおよび接続アイランド
   両者とアライメント関係にある高密度相互接続回路。
2. ２．上記ビアホールの幅が上記接続パッドおよび接続ア
   イランドの幅より小さい請求項１に記載の相互接続回路
   。
3. ３．上記ビアホールが上記接続パッドの中心から変位し
   ている請求項２に記載の相互接続回路。
4. ４．上記ビアホールが上記チップ接続パッドおよびチッ
   プ接続アイランドの中心間のほぼ中間に配置された請求
   項３に記載の相互接続回路。
5. ５．上記接続パッドが長方形であり、 上記接続アイランドが長方形で、その辺が上記接続パッ
   ドの辺とほぼ平行であり、 上記接続パッドの一方向の辺の長さがＬ＿ｐで、接続ア
   イランドの一方向の辺の長さがＬ＿ｉでビアホールの一
   方向の幅がＷ＿ｖ＿ｈであるとき、チップ接続パッドの
   中心のその理想的な位置からの一方向への最大許容変位
   ±Ｔ＿ｍ＿ａ＿ｘが、 Ｌ＿ｐ／２＋Ｌ＿ｉ／２＋Ｗ＿ｖ＿ｈ＝Ｔ＿ｍ＿ａ＿ｘ
   である請求項１に記載の相互接続回路。
6. ６．上記接続パッドおよび接続アイランドがほぼ正方形
   である請求項５に記載の相互接続回路。
7. ７．Ｌ＿ｐ＝Ｌ＿ｉである請求項５に記載の相互接続回
   路。
8. ８．上記チップ接続アイランドが上記導体の導電ラン部
   分の少なくとも一部とは異なる層内に配置されている請
   求項１に記載の相互接続回路。
9. ９．中間チップ接続アイランドが上記チップ接続パッド
   とチップ接続アイランドとの間に配置された金属層に配
   置された請求項１に記載の相互接続回路。
10. １０．上記回路が複数個の導体を含み、各導体が関連す
    る接続パッドに少なくとも部分的に重なる接続アイラン
    ドを含む請求項１に記載の相互接続回路。
11. １１．基板接続パッドが上記基板の上に配置され、 上記誘電層が基板接続パッドの上に配置され、第２導体
    が上記誘電層の上に配置され、誘電層の第２のビアホー
    ルを通して上記基板接続パッドに接続され、 上記第２導体が上記基板接続パッドに少なくとも部分的
    に重なる基板接続アイランドを含み、上記第２導体の基
    板接続アイランド部分が第２導体の相互接続ラン部分よ
    り幅広で、上記第２ビアホールが上記基板接続パッドお
    よび基板接続アイランドとアライメント関係にある請求
    項１に記載の相互接続回路。
12. １２．上記第２ビアホールの幅が上記基板接続パッドの
    幅より小さい請求項１１に記載の相互接続回路。
13. １３．上記第２ビアホールが上記基板接続パッドの中心
    から変位している請求項１２に記載の相互接続回路。
14. １４．複数個の第１導体を含み、各第１導体が関連する
    チップ接続パッドに少なくとも部分的に重なるチップ接
    続アイランドを含み、 複数個の第２導体を含み、各第２導体が関連する基板接
    続パッドに少なくとも部分的に重なる基板接続アイラン
    ドを含む請求項１１に記載の相互接続回路。
15. １５．基板およびそれぞれ複数個のチップ接続パッドを
    有する複数個の集積回路を用意し、上記集積回路それぞ
    れを基板に所定の位置から最大公差±Ｔ＿ｍ＿ａ＿ｘ以
    内でボンディングし、集積回路のチップ接続パッドそれ
    ぞれの実際の位置をその理想的な位置に対して測定し、 上記基板および集積回路の上に誘電層を設け、第１上側
    金属層に接続すべき各チップ接続パッドとアライメント
    関係でビアホールを形成し、この際関連するチップ接続
    パッドの中心に関する各ビアホールの位置は上記チップ
    接続パッドのその理想的位置に対する相対位置に依存さ
    せ、 パターン化金属層を上記誘電層の上に形成し、この際金
    属層は理想的な形状を有し、複数個のチップ接続アイラ
    ンドを含み、各チップ接続アイランドは、チップ接続パ
    ッドの理想的な位置において、関連したチップ接続パッ
    ドに重なり、上記チップ接続アイランドの寸法は、チッ
    プ接続パッドを配置するときに上記最大公差Ｔ＿ｍ＿ａ
    ＿ｘを越えない限りで、各チップ接続アイランドが関連
    したチップ接続パッドに重なり、かつ関連したチップ接
    続パッドの上に配置されたビアホール内に延在し、また
    関連したチップ接続パッドと接触することを保証する寸
    法とする工程を含む高密度相互接続回路の製造方法。
16. １６．上記形成工程が、上記金属層を上記基板と実質的
    に理想的なアライメント関係で配置する工程を含む請求
    項１５に記載の方法。
17. １７．上記形成工程が、上記ビアホールそれぞれをそれ
    と関連したチップ接続パッドの中心の理想的な位置と実
    際の位置とのほぼ中間に位置決めする工程を含む請求項
    １６に記載の方法。
18. １８．さらに、 第１金属層の上に第２誘電層を配置し、 第２誘電層にビアホールを、第２金属層に接続すべき下
    側の導電材料とアライメント関係で形成し、 第２金属層を上記第１金属層とほぼ理想的なアライメン
    ト関係で形成する 工程を含む請求項１６に記載の方法。
19. １９．上記金属層が上記基板の上に配置された基板接続
    パッドに重なる基板接続アイランドを含み、上記方法が
    、 上記理想的な金属層の上記基板に対する変位を測定し、
    この変位はチップ接続アイランドと関連するチップ接続
    パッドの間および基板接続アイランドと関連する基板接
    続パッドの間のオフセット誤差を限定し、これにより各
    チップ接続アイランドおよび各基板接続アイランドがそ
    の関連したチップ接続パッドおよび基板接続パッドに少
    なくともビアホールの寸法だけオーバーラップし、上記
    ビアホールを上記理想的な金属層の測定されたオフセッ
    トおよび関連したチップ接続パッドの実際の位置に従っ
    て作成し、 上記理想的金属層を基板との理想的アライメントに対す
    る上で測定した変位で形成する工程を含む請求項１５に
    記載の方法。
20. ２０．さらに、測定工程の後、公差外に配置された集積
    回路を公差内の位置に移動する工程を行う請求項１５に
    記載の方法。
21. ２１．上記移動工程が、 上記チップを除去し、 上記チップまたはそれに類似のチップを再位置決めし、 上記再位置決めチップを基板に新しい公差内の位置でボ
    ンディングすることを含む請求項２０に記載の方法。