JPH04103209A - Magnetic field coupling type diplexer - Google Patents

Magnetic field coupling type diplexer

Info

Publication number
JPH04103209A
JPH04103209A JP22041490A JP22041490A JPH04103209A JP H04103209 A JPH04103209 A JP H04103209A JP 22041490 A JP22041490 A JP 22041490A JP 22041490 A JP22041490 A JP 22041490A JP H04103209 A JPH04103209 A JP H04103209A
Authority
JP
Japan
Prior art keywords
coil
electrode patterns
capacitor electrode
capacitor
diplexer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22041490A
Other languages
Japanese (ja)
Inventor
Katsuhiko Hayashi
克彦 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP22041490A priority Critical patent/JPH04103209A/en
Publication of JPH04103209A publication Critical patent/JPH04103209A/en
Pending legal-status Critical Current

Links

Landscapes

  • Coils Or Transformers For Communication (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Filters And Equalizers (AREA)

Abstract

PURPOSE:To obtain an excellent characteristic regardless of small size by arranging a capacitor electrode pattern so as to be inserted between GND electrode patterns. CONSTITUTION:GND electrode patterns 2-4 respectively form capacitor ground side electrodes and are formed opposite to each of capacitor electrode patterns in a lamination direction. Moreover, the GND electrode patterns 2-4 sandwich each of the capacitor electrode patterns vertically for shielding. A prescribed part of the GND electrode patterns 2-4 is connected by a blind through hole and grounded. Thus, the small sized diplexer with an excellent characteristic is easily obtained.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は2磁界績合型ディブレクサに関し,更(=詳し
くいえば,携帯用無線機やコードレスホン等に使用され
,特(=多層基板;二実装して小型化を図った磁界結合
型デイプレクサに関する0〔従来の技術〕 第5図は,従来のデイプレクサの回路例であ墨ハ図中,
  Ll〜L3はコイル,  Ct〜Csはコンデンサ
[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a two-magnetic field combination type dibrelexer, which is used in portable radios, cordless phones, etc. 0 [Conventional technology] Regarding a magnetically coupled diplexer that has been implemented to reduce its size [Prior art] Figure 5 shows an example of a circuit of a conventional diplexer.
Ll to L3 are coils, and Ct to Cs are capacitors.

ANTはアンテナ側端子(共通端子)、Rxは受信側端
子(個別端子)、Txは送信側端子(個別端子)を示す
ANT indicates an antenna side terminal (common terminal), Rx indicates a receiving side terminal (individual terminal), and Tx indicates a transmitting side terminal (individual terminal).

従来,デイプレクサとしては.各種のものが使用されて
いたが,一般的なデイプレクサの回路としては,第5図
のようなものが知られていたQデイプレクサは,例えば
1つのアンテナを,送信部と受信部で共用する場合に用
いられ,複数のコイルL1〜L3と複数のコンデンサ0
1〜C3で構成されている。そして、コイルL1 とコ
ンデンサC1,及びコイルL2とコンデンサC2は,そ
れぞれ共振周波数の異なる並列共振回路(高周波フィル
タ)を構成している。
Conventionally, as a deplexer. Various types of duplexers were used, but the one shown in Figure 5 is a known general duplexer circuit.For example, the Q-diplexer is used when one antenna is shared between the transmitting part and the receiving part. It is used for multiple coils L1 to L3 and multiple capacitors 0.
It is composed of 1 to C3. The coil L1 and the capacitor C1, and the coil L2 and the capacitor C2 constitute parallel resonant circuits (high frequency filters) each having a different resonance frequency.

今,コイルLl とコンデンサClから成る並列共振回
路の共振周波数を/1,コイルL2とコンデンサC2か
ら成る並列共振回路の共振周波数を!,とした場合,f
l師f2となるように設定する。
Now, the resonant frequency of the parallel resonant circuit consisting of coil Ll and capacitor Cl is /1, and the resonant frequency of the parallel resonant circuit consisting of coil L2 and capacitor C2 is ! , then f
1 and f2.

このように設定すると,アンテナ端子ANTと送信側端
子Tx間では,周波数j1の信号を通過させると共に,
周波数72(j1←/2 )の信号を阻止し,アンテナ
端子ANTと受信側端子R.間では,周波数!2の信号
を通過させると共に2周波数j1の信号を阻止する。
With this setting, the signal of frequency j1 is passed between the antenna terminal ANT and the transmitting terminal Tx, and
The signal of frequency 72 (j1←/2) is blocked, and the antenna terminal ANT and the receiving terminal R. In between, frequency! 2 signals of frequency j1 are passed through, and signals of 2 frequencies j1 are blocked.

ところで、従来携帯用無線機やコードレスホン等;二用
いられていたデイプレクサとしては,誘電体フィルタを
利用したものが多い。このようなデイプレクサでは,送
信側と受信側のそれぞれの周波数に合せた誘電体共振器
を2個設けた構成となっている。
By the way, many of the diplexers conventionally used in portable radios, cordless phones, etc. utilize dielectric filters. Such a diplexer has a configuration in which two dielectric resonators are provided, one for each frequency on the transmitting side and the other on the receiving side.

ィプレクサを小型化すると共(二,シールド構造で。In addition to downsizing the replexer (2. with a shield structure).

良好な特性を有するデイプレクサが容易に得られるよう
1二することを目的とする。
The object of the present invention is to easily obtain a diplexer having good characteristics.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

上記のような従来のものにおいては次のような欠点があ
った。
The above-mentioned conventional devices had the following drawbacks.

(1)  誘電体共振器を用いてデイプレクサを構成し
た場合,小型化は困難である。
(1) When a diplexer is constructed using a dielectric resonator, it is difficult to downsize it.

すなわち、対象周波数の自由空間波長なλ0,誘電体材
料の比訪電率をε,とした場合,誘電体共振器の共振原
理から共振器の少なくとも1辺はλo / 4 v’i
rより小型化できない。
That is, if λ0 is the free space wavelength of the target frequency and ε is the specific electric current coefficient of the dielectric material, at least one side of the resonator is λo / 4 v'i from the resonance principle of a dielectric resonator.
It cannot be made smaller than r.

(2)  デイプレクサを構成する2つの共振間での相
互干渉を防止したり,他の回路間の相互干渉を防止する
ため,シールド構造としたり,あるいは共振器間の距離
を大きくすることも考えられるが。
(2) In order to prevent mutual interference between the two resonators that make up the duplexer and to prevent mutual interference between other circuits, it is also possible to use a shield structure or increase the distance between the resonators. but.

いずれにしてもデイプレクサの小型化は困難であり,か
つコストも高くなる。
In any case, it is difficult to miniaturize the deplexer and the cost increases.

本発明は,このような従来の欠点を解消し,デ〔課題を
解決するための手段〕 本発明は,上記の目的を達成するため,次のように構成
したものである。
The present invention eliminates these conventional drawbacks and solves the problems. In order to achieve the above object, the present invention is constructed as follows.

(1)多層基板の任意の内部層に,共通端子;;接続さ
れた2つのコンデンサ電極パターンを一体的;;設け。
(1) Two connected capacitor electrode patterns are integrally provided on any internal layer of the multilayer board.

該コンデンサ電極パターンの両側に,それぞれコイルパ
ターンを一体的に設けると共に。
Coil patterns are integrally provided on both sides of the capacitor electrode pattern.

上記内部層を挾む両側の層には,上記コンデンサ電極パ
ターンと,積層方向に対向させて,それぞれGND電極
パターンを設けることにより,共通端子側の2つの共振
回路を構成し。
Two resonant circuits on the common terminal side are constructed by providing GND electrode patterns on both sides of the layers sandwiching the internal layer, facing the capacitor electrode pattern in the stacking direction.

別の内部層には,それぞれ個別端子(=接続された2つ
のコンデンサ電極パターンを設け,該コンデンサ電極パ
ターンの両側に,それぞれコイルパターンを一体的(=
設けると共に,更監二別の層には。
Another internal layer is provided with two capacitor electrode patterns each connected to an individual terminal, and a coil pattern is provided integrally (=
In addition to establishing two separate layers of rehabilitation.

上記コンデンサ電極パターンと積層方向に対向させて、
GND電極パターンを設けること(二より。
Facing the above capacitor electrode pattern in the lamination direction,
Providing a GND electrode pattern (from 2).

個別端子側の2つの共振回路を構成し。Configure two resonant circuits on the individual terminal side.

上記共通端子側の共振回路を構成するコイルパターンを
1個別端子側の共振回路を構成するコイルパターンとを
磁界結合させると共に。
The coil pattern forming the resonant circuit on the common terminal side is magnetically coupled to the coil pattern forming the resonant circuit on the individual terminal side.

上記各コンデンサ電極パターンを、GND電極パターン
で挾むように配置したことを特徴とする磁界結合型デイ
プレクサ。
A magnetic field coupling type diplexer characterized in that each of the capacitor electrode patterns described above is arranged so as to be sandwiched between GND electrode patterns.

(2)上記個別端子側の2つの共振回路を形成した層を
、複数組設け、これら複数組の層に設けらレタ各コイル
パターンの内、それぞれ積層方向に対向したコイル間を
磁界結合させたことを特徴とする上記(1)記載の磁界
結合型デイプレクサ。
(2) A plurality of sets of layers forming two resonant circuits on the individual terminal side are provided, and among the respective coil patterns provided in the plural sets of layers, magnetic field coupling is established between the coils facing each other in the lamination direction. The magnetic field coupling type diplexer according to (1) above.

〔作用〕[Effect]

本発明は上記のように構成したので2次のような作用が
ある。
Since the present invention is configured as described above, it has the following secondary effects.

共通端子(例えば、アンテナ側端子)から入力した信号
(電波)は、先ず、共通端子側共振回路に入力する。
A signal (radio wave) input from the common terminal (for example, antenna side terminal) is first input to the common terminal side resonant circuit.

その後、この共振回路のコイルと1次段の共振回路であ
る1個別端子側共振回路のコイルとの磁界結合により2
個別端子へ信号が送られる。
Then, due to the magnetic coupling between the coil of this resonant circuit and the coil of the 1st individual terminal side resonant circuit, which is the primary stage resonant circuit, 2
Signals are sent to individual terminals.

また、上記とは逆に2個別端子から入力した信号は2個
別端子側共振回路から、共通端子側共振回路へ、磁界結
合により送られ、共通端子へ出力する0 更に、共通端子と各個別端子間にに個(Kは3以上の任
意の整数)の共振回路を設けた場合でも。
Also, contrary to the above, the signal input from the two individual terminals is sent from the two individual terminal side resonant circuit to the common terminal side resonant circuit by magnetic field coupling, and is output to the common terminal. Even if several (K is any integer greater than or equal to 3) resonant circuits are provided between them.

上記と同様にして、隣り合う共振回路間の磁界結合によ
り、信号が送られる。
Similar to the above, signals are sent by magnetic field coupling between adjacent resonant circuits.

このような磁界結合を利用したデイプレクサは。A diplexer uses this kind of magnetic field coupling.

多層基板の積層方向に形成された厚膜パターンによりて
構成できるから、小型で良好な特性のデイプレクサが得
られる。
Since it can be constructed from a thick film pattern formed in the stacking direction of a multilayer substrate, a small diplexer with good characteristics can be obtained.

〔実施例〕〔Example〕

以下1本発明の実施例を図面l:基づいて説明する0 第1図及び第2図は2本発明の第1実施例を示した図で
あり、第1図は、デイプレクサの回路例。
An embodiment of the present invention will be described below with reference to Drawing 1.0 Figures 1 and 2 are diagrams showing the first embodiment of the present invention, and Figure 1 is an example of a circuit of a diplexer.

第2図は、多層基板への実装例(A図は分解斜視図、B
図はX−Y線方向の断面図)である。
Figure 2 shows an example of mounting on a multilayer board (Figure A is an exploded perspective view, Figure B is an exploded perspective view,
The figure is a sectional view taken along the X-Y line.

図中e  Lll p  L12 w  LH*  L
22はコイル、C1l。
In the figure e Lll p L12 w LH* L
22 is a coil, C1l.

C12v  C21p  C22はコンデンサ、ANT
はアンテナ側端子(共通端子)、TIは送信側端子(個
別端子)、RXは受信側端子(個別端子)、  1−1
〜1−5は多層基板の各層(グリーンシート)。
C12v C21p C22 is a capacitor, ANT
is the antenna side terminal (common terminal), TI is the transmitting side terminal (individual terminal), RX is the receiving side terminal (individual terminal), 1-1
~1-5 are each layer (green sheet) of the multilayer board.

2.3.4はGND電極パターン、5,6,9゜10は
コイルパターン、7,8,11,12はコンデンサ電極
パターン、13は共通端子側接続部を示す。
2.3.4 is a GND electrode pattern, 5, 6, 9° 10 is a coil pattern, 7, 8, 11, 12 is a capacitor electrode pattern, and 13 is a common terminal side connection part.

この実施例は、第1図に示したデイプレクサの回路を、
多層基板(例えば、セラミック多層基板)ζ二実装して
、第2図のようなデイプレクサとしたものである。
In this embodiment, the diplexer circuit shown in FIG.
A multilayer substrate (for example, a ceramic multilayer substrate) is mounted to form a diplexer as shown in FIG.

デイプレクサの回路としては、アンテナ側端子(共通端
子)ANTと送信側端子(個別端子) TI間に、互い
に磁界結合させた2つの共振回路な設け、更:二、アン
テナ側端子ANTと受信側端子(個別端子) Rx間に
も、互いに磁界結合させた2つの共振回路を設けたもの
である。
The diplexer circuit includes two resonant circuits that are magnetically coupled to each other between the antenna side terminal (common terminal) ANT and the transmitting side terminal (individual terminal) TI. (Individual terminals) Two resonant circuits magnetically coupled to each other are also provided between Rx.

すなわち、アンテナ側端子ANTと送信側端子TI間(
−は、コイルLit及びコンデンサC1lがら成る共振
回路と、コイルL12及びコンデンサC12とから成る
共振回路を設け、コイルLllとL12間を磁界結合(
M)させると共に、アンテナ側端子ANTと受信側端子
R1間には、コイルL21及びコンデンサC21から成
る共振回路と、コイルL22及びコンデンサC22から
成る共振回路とを設け、コイルL21とL22とを磁界
結合させる。
That is, between the antenna side terminal ANT and the transmission side terminal TI (
- is provided with a resonant circuit consisting of a coil Lit and a capacitor C1l, and a resonant circuit consisting of a coil L12 and a capacitor C12, and magnetic field coupling (
M), and a resonant circuit consisting of a coil L21 and a capacitor C21 and a resonant circuit consisting of a coil L22 and a capacitor C22 are provided between the antenna side terminal ANT and the receiving side terminal R1, and the coils L21 and L22 are magnetically coupled. let

この場合、アンテナ側端子ANTと送信側端子TI間に
設けた共振回路の共振周波数と、アンテナ側端子ANT
と受信側端子R1間に設けた共振回路の共振周波数とは
、異なる周波数に設定する。
In this case, the resonant frequency of the resonant circuit provided between the antenna side terminal ANT and the transmission side terminal TI and the antenna side terminal ANT
The resonant frequency of the resonant circuit provided between the receiver terminal R1 and the receiver terminal R1 is set to a different frequency.

また、磁界結合させた各共振回路の接続点は接地して使
用する。
In addition, the connection point of each magnetically coupled resonant circuit is grounded.

第1図に示したデイプレクサの回路を、多層基板に実装
すると、第2図のようになる。第2図の例では、多層基
板を5層とし、各層に、コイルパターン、及びコンデン
サ電極パターン等を厚膜のパターンとして形成(印刷に
より形成)して、所定部分を結線したものである。
When the diplexer circuit shown in FIG. 1 is mounted on a multilayer board, it becomes as shown in FIG. 2. In the example shown in FIG. 2, the multilayer board has five layers, and a coil pattern, a capacitor electrode pattern, etc. are formed as thick film patterns on each layer (formed by printing), and predetermined portions are connected.

多層基板を構成する第1の層(表面層)1−1上(=は
、GND電極パターン(接地電極パターン)2及びこの
GND電極パターン2と一体形成されたグランド端子G
ND、アンテナ側端子ANT。
On the first layer (surface layer) 1-1 constituting the multilayer substrate (= represents a GND electrode pattern (ground electrode pattern) 2 and a ground terminal G formed integrally with this GND electrode pattern 2)
ND, antenna side terminal ANT.

送信側端子Tx、受信側端子Rxを形成する。A transmitting side terminal Tx and a receiving side terminal Rx are formed.

第2の層1−2上には、2つのコンデンサ電極パターン
7.8と、コイルパターン5.6を一体的に形成すると
共に、2つのコンデンサ電極パターンの接続部に、共通
端子側接続部13を設ける。
Two capacitor electrode patterns 7.8 and a coil pattern 5.6 are integrally formed on the second layer 1-2, and a common terminal side connection portion 13 is provided at the connection portion of the two capacitor electrode patterns. will be established.

コンデンサ電極パターン7は、第1図に示したコンデン
サC1lのアンテナ側端子ANTに接続された電極(非
接地電極)に対応し、コイルパターン5は、コイルL1
1に対応する。また、コンデンサ電極パターン8は、コ
ンデンサC21のアンテナ側端子ANTに接続された電
極(非接地電極)に対応し、コイルパターン6は、コイ
ルL21に対応スる。
Capacitor electrode pattern 7 corresponds to the electrode (non-grounded electrode) connected to antenna side terminal ANT of capacitor C1l shown in FIG. 1, and coil pattern 5 corresponds to coil L1.
Corresponds to 1. Further, the capacitor electrode pattern 8 corresponds to the electrode (non-grounded electrode) connected to the antenna side terminal ANT of the capacitor C21, and the coil pattern 6 corresponds to the coil L21.

また、共通端子側接続部13は、第1の層1−1上に形
成したアンテナ側端子ANTに接続する。
Further, the common terminal side connecting portion 13 is connected to the antenna side terminal ANT formed on the first layer 1-1.

第3の層1−3上には、GND電極パターン(接地電極
パターン)3を形成し、第4の層1−4上には、コンデ
ンサ電極パターン11.及びこのコンデンサ電極パター
ン11と一体形成されたコイルパターン9を形成すると
共に、コンデンサ電極パターン12.及びこのコンデン
サ電極パターン12と一体形成されたコイルパターン1
0とを形成する。
A GND electrode pattern (ground electrode pattern) 3 is formed on the third layer 1-3, and a capacitor electrode pattern 11. A coil pattern 9 is formed integrally with this capacitor electrode pattern 11, and a capacitor electrode pattern 12. and a coil pattern 1 integrally formed with this capacitor electrode pattern 12
0.

コンデンサ電極パターン11は、第1図のコンデンサC
I2の送信側端子T、に接続された電極に対応シ、コイ
ルパターン9は、コイルL12に対応する。また、コン
デンサ電極パターン12は、コンデンサCwの受信側端
子RXに接続された電極に対応し、コイルパターン10
は、コイルL22に対応する。
The capacitor electrode pattern 11 is the capacitor C in FIG.
The coil pattern 9 corresponds to the electrode connected to the transmitting terminal T of I2, and the coil pattern 9 corresponds to the coil L12. Further, the capacitor electrode pattern 12 corresponds to the electrode connected to the receiving terminal RX of the capacitor Cw, and the coil pattern 10
corresponds to coil L22.

更に、第5の層1−5上には、GND電極パターン4を
形成する。
Furthermore, a GND electrode pattern 4 is formed on the fifth layer 1-5.

上記各コイルパターンを形成する際、高周波帯でのL素
子の引き回しがあまり大きくできないので、1タ一ン程
度に設定するのが好ましい。
When forming each of the above-mentioned coil patterns, it is preferable to set the length of the L element to about one turn since it is not possible to make the wiring of the L element very large in the high frequency band.

上記GND電極パターン2,3.4は、それぞれ、コン
デンサの接地側電極を構成するものであり、各コンデン
サ電極パターンと積層方向に対向させて形成する。また
とのGND電極パターンにより、各コンデンサ電極パタ
ーンを上下からサンドイッチ状に挾んでシールドする。
The GND electrode patterns 2, 3.4 each constitute a ground side electrode of a capacitor, and are formed to face each capacitor electrode pattern in the stacking direction. Each capacitor electrode pattern is sandwiched and shielded from above and below by the GND electrode pattern.

これらのGND電極パターン2,3.4は、所定部分を
ブラインドスルーホール(内部が導体で満たされたスル
ーホール)によって接続し、接地する。
Predetermined portions of these GND electrode patterns 2, 3.4 are connected by blind through holes (through holes whose interiors are filled with a conductor) and are grounded.

コイルパターン5(コイルLllに相当)とコイルパタ
ーン9(コイルLL21:相当) 、 及ヒコイルパタ
ーン6にイルL21に相当)とコイルパターン10(コ
イルL、に相当)は、それぞれ、多層基板の積層方向に
対向させて形成し、互い(二愚界結合させる。
Coil pattern 5 (corresponding to coil Lll), coil pattern 9 (corresponding to coil LL21), coil pattern 6 (corresponding to coil L21), and coil pattern 10 (corresponding to coil L) are laminated layers of multilayer substrates, respectively. They are formed facing each other and connected to each other (two worlds).

この場合、コイルLitとL12間、及びコイルL22
とIn2間のみを磁界結合させればよく、他のコイル間
での磁気的干渉は防ぐ必要がある。このため。
In this case, between coil Lit and L12, and between coil L22
It is sufficient to perform magnetic coupling only between and In2, and it is necessary to prevent magnetic interference between other coils. For this reason.

コイルパターン5,6間、及びコイルパターン9゜10
間には、それぞれコンデンサ電極パターンが形成してあ
り、これにより上記不要な磁気的干渉を防止している。
Between coil patterns 5 and 6, and between coil patterns 9°10
A capacitor electrode pattern is formed between each of them, thereby preventing the above-mentioned unnecessary magnetic interference.

第3図及び第4図は2本発明の第2実施例を示した図で
あり、第3図は、デイプレクサの回路例。
3 and 4 are diagrams showing a second embodiment of the present invention, and FIG. 3 shows an example of a diplexer circuit.

第4図は、多層基板への実装例を示した図である。FIG. 4 is a diagram showing an example of mounting on a multilayer board.

図中、第1図、第2図と同符号は同一のものを示すOま
たp  Lll P′LsWL、  Lll NLルは
コイル、 CIl〜CIK 、 czi〜Cルはコンデ
ンサ、1−1〜1−には多層基板の各層(グリーンシー
ト)を示す。
In the figure, the same reference numerals as in FIGS. 1 and 2 indicate the same elements. shows each layer (green sheet) of the multilayer board.

この実施例は、第3図に示したデイプレクサの回路を、
多層基板(=実装して第4図のようなデイプレクサとし
たものである。
In this embodiment, the diplexer circuit shown in FIG.
A multilayer board (= mounted to form a diplexer as shown in Figure 4).

デイプレクサの回路としては、アンテナ側端子(共通端
子)ANTと送信側端子(個別端子) Tx間、及びア
ンテナ側端子ANTと受信側端子Rx間に、それぞれに
個(Kは3以上の任意の整数)のLC共振回路を設ける
The diplexer circuit is connected between the antenna side terminal (common terminal) ANT and the transmitting side terminal (individual terminal) Tx, and between the antenna side terminal ANT and the receiving side terminal Rx (K is any integer of 3 or more). ) LC resonant circuit is provided.

そして、アンテナ側端子ANTと送信側端子T8間に設
けられたに個の各共振器の隣り合うコイル間を磁界結合
させると共に、アンテナ側端子ANTと受信側端子R,
間に設けられたに個の各共振器の隣り合うコイル間を磁
界結合させる0また。各共振回路間は2図示のように接
地しておく0 上記第3図の回路を多層基板ζ二実装すると、第4図の
ようになる。
Then, the adjacent coils of the resonators provided between the antenna side terminal ANT and the transmitting side terminal T8 are magnetically coupled to each other, and the antenna side terminal ANT and the receiving side terminal R,
0 or more magnetic field coupling between adjacent coils of each resonator provided between the two. The two resonant circuits are grounded as shown in the figure. When the circuit shown in Fig. 3 is mounted on two multilayer boards, the result is shown in Fig. 4.

第4図の例では、多層基板はに層で構成され、第1の層
1−1から第5の層1−5までは上記第1実施例(第2
図参照)のものと同じである。
In the example shown in FIG.
(see figure).

そして、第4の層1−4と第5の層1−5に設けたコン
デンサとコイルとから成る個別端子側の共振回路を1組
とし、この組と同一構成の層を、複数組積層方向に設け
て所定部分を結線する。
Then, a resonant circuit on the individual terminal side consisting of a capacitor and a coil provided in the fourth layer 1-4 and the fifth layer 1-5 is set as one set, and multiple sets of layers having the same configuration as this set are formed in the stacking direction. and connect the specified parts.

すなわち9個別端子側共振回路(#K)は、第1−(n
−1)層上に、一方のコンデンサ電極パターン1l−K
(C1区:=相当)と、このコンデンサ電極パターン1
1−にと一体的に形成されたコイルパターン9−K(L
l、に相当)を設けると共に。
In other words, the 9 individual terminal side resonant circuit (#K) is the 1st-(n
-1) On the layer, one capacitor electrode pattern 1l-K
(C1 section: = equivalent) and this capacitor electrode pattern 1
Coil pattern 9-K (L
(equivalent to l).

他方のコンデンサ電極パターン12−K(C,、ζ二相
当)と、このコンデンサ電極パターン12−にと一体的
に形成されたコイルパターン1O−K(Lルに相当)と
を設ける。
The other capacitor electrode pattern 12-K (corresponding to C, ζ2) and a coil pattern 1O-K (corresponding to L) integrally formed with this capacitor electrode pattern 12- are provided.

また、第1−n層には、GND電極パターン4−Kを設
け、このGND電極パターンを、上記のコンデンサ電極
パターン11−に、12−にと積層方向に対向させて配
置すると共;二、所定部分を結線する。
Further, the 1-n layer is provided with a GND electrode pattern 4-K, and this GND electrode pattern is arranged to face the capacitor electrode patterns 11- and 12- in the stacking direction; Connect the specified parts.

以上実施例について説明したが2本発明は次のようにし
ても実施可能である。
Although the embodiments have been described above, the present invention can also be implemented in the following manner.

(1)適用する多層基板の層数は任意でよく、デイプレ
クサを多層基板に内置してもよい(内部層のみで構成)
(1) The number of layers of the applied multilayer board may be arbitrary, and the diplexer may be placed inside the multilayer board (consisting of only internal layers)
.

また最上層のみを、多層基板の表面層としてもよい0 (2)個別端子側共振回路の数は任意の数でよい0(3
)  コイルのターン数は1ターンにかぎらず。
Also, only the top layer may be the surface layer of the multilayer board (2) The number of individual terminal side resonant circuits may be any number (0 (3)
) The number of turns in the coil is not limited to one turn.

設計に応じて増すことも可能である。更に、それ(=応
じてコンデンサ部も多層化することも可能である。但し
、コンデンサ部はGND層が共振部の最外部に位置する
ようにした方がよい。
It is also possible to increase the number depending on the design. Furthermore, it is also possible to make the capacitor section multi-layered depending on the situation.However, it is preferable that the GND layer of the capacitor section be located at the outermost part of the resonant section.

〔発明の効果〕〔Effect of the invention〕

以上説明したように2本発明によれば次のような効果が
ある。
As explained above, the two inventions have the following effects.

(1)従来のような誘電体フィルタを用いないため、小
型のデイプレクサが得られる。
(1) Since a conventional dielectric filter is not used, a compact diplexer can be obtained.

(2)多層基板:=形成したコイルパターンは、はぼ1
タ一ン程度であるが、1段目と2段目の共振回路のコイ
ルパターンが、近接配置できるため。
(2) Multilayer board: = The formed coil pattern is 1
This is because the coil patterns of the first and second stage resonant circuits can be placed close to each other, although it is about the same size as a single tangent.

操入損失が少なくて済む0 (3)多層基板を構成する各層の厚み、及びコンデンサ
電極パターンの面積等を調整すれば、共振周波数等の調
整が容易にでき、良好な特性のデイプレクサが得られる
(3) By adjusting the thickness of each layer constituting the multilayer board and the area of the capacitor electrode pattern, the resonant frequency etc. can be easily adjusted and a duplexer with good characteristics can be obtained. .

(4)共振回路の数を増加させて2通過帯域特性の改善
をすることも容易にできる。
(4) It is also possible to easily improve the two-pass band characteristics by increasing the number of resonant circuits.

この場合、多層基板の積層方向へ共振回路を追加するだ
けなので、小型で特性の良好なデイプレクサが得られる
In this case, since a resonant circuit is simply added in the stacking direction of the multilayer substrate, a small diplexer with good characteristics can be obtained.

(5)デイプレクサを構成する場合、GND電極パター
ンにより、全体をサンドイッチ状に挾み込んだ状態にで
きる0 したがって、完全なシールド構造のデイプレクサができ
、ストレーキャパシタ等の影響も防止でき。
(5) When constructing a diplexer, the GND electrode pattern allows the entire diplexer to be placed in a sandwich-like state. Therefore, a diplexer with a complete shield structure can be created, and the influence of stray capacitors etc. can be prevented.

設計や製作も容易となる。Design and manufacture are also facilitated.

【図面の簡単な説明】[Brief explanation of drawings]

第1図、第2図は2本発明の第1実施例を示した図であ
り。 第1図は、デイプレクサの回路例。 第2図は、多層基板への実装例を示した図である0 第3図、第4図は2本発明の第2冥施例な示した図であ
り。 第3図は、デイプレクサの回路例。 第4図は、多層基板への実装例を示した図である0 また、第5図は、従来のデイプレクサの回路例を示した
図である。 Luxl′L1区、L21〜L、K・・・コイル。 静C1l〜cttt C2t〜C2監…コンデンサ。 1−1〜1−K・・・多層基板の各層 (グリーンシート)。 2.3,4.4−1〜4−K・・・GND電極パターン
。 5.6,9,10.9−1〜9−K。 10−1〜10−K・・・コイルパターン。 7.8.11−1〜11−4゜ 12−1〜12−K・・・コンデンサ電極パターン。 特許出願人  ティーデイ−ケイ株式会社代理人弁理士
 今村辰夫(外1名) β:入−Y力向er面図 り眉基板への夾峻グク 第2図 ララフ9しクプの回通シイ列 第1図 テ)アレフサθ他の回路例 第3図 M基板への大姉Δ町 第4図
FIGS. 1 and 2 are diagrams showing a first embodiment of the present invention. Figure 1 shows an example of a diplexer circuit. FIG. 2 is a diagram showing an example of mounting on a multilayer board. FIGS. 3 and 4 are diagrams showing a second embodiment of the present invention. Figure 3 is an example of a diplexer circuit. FIG. 4 is a diagram showing an example of mounting on a multilayer board.0 Further, FIG. 5 is a diagram showing an example of a circuit of a conventional diplexer. Luxl'L1 section, L21~L, K...coil. Static C1l~cttt C2t~C2 supervisor...Capacitor. 1-1 to 1-K...Each layer (green sheet) of a multilayer board. 2.3, 4.4-1 to 4-K...GND electrode pattern. 5.6, 9, 10.9-1 to 9-K. 10-1 to 10-K...Coil pattern. 7.8.11-1~11-4°12-1~12-K...Capacitor electrode pattern. Patent Applicant: TDC Co., Ltd. Representative Patent Attorney: Tatsuo Imamura (1 other person) β: Input - Y force direction er surface diagram Convergence to the eyebrow board Figure 2 Rough 9 and cup circulation row 1 Figure te) Alephtha θ Other circuit examples Figure 3 Oane Δ town to M board Figure 4

Claims (2)

【特許請求の範囲】[Claims] (1)多層基板の任意の内部層(1−2)に,共通端子
(ANT)に接続された2つのコンデンサ電極パターン
(7,8)を一体的に設け,該コンデンサ電極パターン
(7,8)の両側に,それぞれ,コイルパターン(5,
6)を一体的に設けると共に, 上記内部層(1−2)を挾む両側の層(1−1,1−3
)には, 上記コンデンサ電極パターン(7,8)と積層方向に対
向させて,それぞれGND電極パターン(2,3)を設
けることにより,共通端子(ANT)側の2つの共振回
路を構成し, 別の内部層(1−4)には, それぞれ個別端子(T_x,R_x)に接続された,2
つのコンデンサ電極パターン(11,12)を設該コン
デンサ電極パターンの両側に,それぞれ,コイルパター
ン(9,10)を一体的に設けると共に,更に別の層(
1−5)には, 上記コンデンサ電極パターン(11,12)と積層方向
に対向させて,GND電極パターン(4)を設けること
により,個別端子(T_x,R_x)側の2つの共振回
路を構成し, 上記共通端子側の共振回路を構成するコイルパターン(
5,6)と,個別端子側の共振回路を構成するコイルパ
ターン(9,10)とを磁界結合させると共に, 上記各コンデンサ電極パターンを,GND電極パターン
で挾むように配置したことを特徴とする磁界結合型ディ
プレクサ。
(1) Two capacitor electrode patterns (7, 8) connected to a common terminal (ANT) are integrally provided on any internal layer (1-2) of the multilayer board, and the capacitor electrode patterns (7, 8) are connected to a common terminal (ANT). ) on both sides of the coil pattern (5,
6) is integrally provided, and the layers (1-1, 1-3) on both sides sandwiching the above-mentioned inner layer (1-2).
), two resonant circuits on the common terminal (ANT) side are constructed by providing GND electrode patterns (2, 3) facing the capacitor electrode patterns (7, 8) in the stacking direction, respectively. Another internal layer (1-4) has two
Coil patterns (9, 10) are integrally provided on both sides of the capacitor electrode patterns (11, 12), and another layer (
1-5), two resonant circuits on the individual terminal (T_x, R_x) side are configured by providing a GND electrode pattern (4) facing the capacitor electrode pattern (11, 12) in the stacking direction. The coil pattern (
5, 6) and a coil pattern (9, 10) constituting a resonant circuit on the individual terminal side, and each of the capacitor electrode patterns described above is arranged so as to be sandwiched between GND electrode patterns. Combined diplexer.
(2)上記個別端子(T_x,R_x)側の2つの共振
回路を形成した層を,複数組(1−4,1−5〜1−(
n−1),1−n)設け, これら複数組の層に設けられた各コイルパターン(9−
1〜9−k,10−1〜10−k)の内,それぞれ積層
方向に対向したコイル間を,磁界結合させたことを特徴
とする上記請求項(1)記載の磁界結合型ディプレクサ
(2) Multiple sets (1-4, 1-5 to 1-(
n-1), 1-n), and each coil pattern (9-n) provided in these multiple sets of layers.
1 to 9-k and 10-1 to 10-k), the coils facing each other in the stacking direction are magnetically coupled to each other.
JP22041490A 1990-08-22 1990-08-22 Magnetic field coupling type diplexer Pending JPH04103209A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22041490A JPH04103209A (en) 1990-08-22 1990-08-22 Magnetic field coupling type diplexer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22041490A JPH04103209A (en) 1990-08-22 1990-08-22 Magnetic field coupling type diplexer

Publications (1)

Publication Number Publication Date
JPH04103209A true JPH04103209A (en) 1992-04-06

Family

ID=16750742

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22041490A Pending JPH04103209A (en) 1990-08-22 1990-08-22 Magnetic field coupling type diplexer

Country Status (1)

Country Link
JP (1) JPH04103209A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5999065A (en) * 1995-08-24 1999-12-07 Murata Manufacturing Co., Ltd. Composite high-frequency component
US6097268A (en) * 1996-08-21 2000-08-01 Murata Manufacturing Co., Ltd. Multilayer duplexer with no shielding electrodes
EP1304707A3 (en) * 2001-10-19 2003-05-14 Broadcom Corporation Multiple layer inductor and method of making the same
JP2006101149A (en) * 2004-09-29 2006-04-13 Ngk Spark Plug Co Ltd Laminated branching filter
US7276992B2 (en) 2004-04-27 2007-10-02 Fujitsu Media Devices Limited Antenna duplexer and electronic device
JP2016521931A (en) * 2013-05-28 2016-07-25 ニューランズ・インコーポレーテッドNewlans,Inc. Signal handling apparatus for improving the linearity of radio frequency circuits

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5999065A (en) * 1995-08-24 1999-12-07 Murata Manufacturing Co., Ltd. Composite high-frequency component
US6097268A (en) * 1996-08-21 2000-08-01 Murata Manufacturing Co., Ltd. Multilayer duplexer with no shielding electrodes
EP1304707A3 (en) * 2001-10-19 2003-05-14 Broadcom Corporation Multiple layer inductor and method of making the same
US7276992B2 (en) 2004-04-27 2007-10-02 Fujitsu Media Devices Limited Antenna duplexer and electronic device
JP2006101149A (en) * 2004-09-29 2006-04-13 Ngk Spark Plug Co Ltd Laminated branching filter
JP2016521931A (en) * 2013-05-28 2016-07-25 ニューランズ・インコーポレーテッドNewlans,Inc. Signal handling apparatus for improving the linearity of radio frequency circuits

Similar Documents

Publication Publication Date Title
US5734304A (en) Coaxial dielectric filter having adjacent resonators disposed in opposite directions
EP0552761B1 (en) Dielectric filter and manufacturing method thereof
EP1265311B1 (en) Laminated filter, integrated device, and communication apparatus
US6759926B2 (en) LC filter circuit, monolithic LC composite component, multiplexer, and radio communication device
JPH03262313A (en) Band pass filter
JP2000516060A (en) Stacked two-band filter
US7262675B2 (en) Laminated filter with improved stop band attenuation
JP3289643B2 (en) Directional coupler
US7091800B2 (en) Noise filter
JP3126155B2 (en) High frequency filter
US6806794B2 (en) Noise filter
US20060022766A1 (en) High frequency circuit module having non-reciprocal circuit element
JPH04103209A (en) Magnetic field coupling type diplexer
JPH03272213A (en) High frequency branching filter
JP2793397B2 (en) High frequency filter
JP6315347B2 (en) Directional coupler and module using the same
JPH06302471A (en) Bandpass filter
JP4069457B2 (en) Multilayer directional coupler
JP4069431B2 (en) Multilayer directional coupler
JPH0741202Y2 (en) Dielectric polar filter
JP2002271109A (en) Laminated duplexer element
JP2023042196A (en) Multilayer electronic component
JP2023042191A (en) Laminated electronic component
JP2605882Y2 (en) Filter device including dielectric resonator
JP2024059389A (en) Lamination type electronic component