JPH0396042U - - Google Patents
Info
- Publication number
- JPH0396042U JPH0396042U JP366190U JP366190U JPH0396042U JP H0396042 U JPH0396042 U JP H0396042U JP 366190 U JP366190 U JP 366190U JP 366190 U JP366190 U JP 366190U JP H0396042 U JPH0396042 U JP H0396042U
- Authority
- JP
- Japan
- Prior art keywords
- mode
- test
- circuit
- pin
- internal circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002457 bidirectional effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
第１図は本考案の実施例を示す図、第２図は従
来の集積回路を説明するための図である。 図において１はテストピン、２は内部回路、３
は入力バツフア、４はプルアツプ抵抗、５は制御
ピン、６は双方向バツフアである。なお、図中同
一符号は同一また相当部分を示す。
来の集積回路を説明するための図である。 図において１はテストピン、２は内部回路、３
は入力バツフア、４はプルアツプ抵抗、５は制御
ピン、６は双方向バツフアである。なお、図中同
一符号は同一また相当部分を示す。
Claims (1)
- 所望の回路を構成できる集積回路において、テ
ストモードと通常モードとを切換えるための制御
ピンと、前記制御ピンがテストモード時には入力
モードとなりテストピンから入力された信号を内
部回路に伝達し、通常モード時には出力モードと
なり内部回路の出力信号を前記内部回路へ伝達す
る双方向バツフアを持つテストピンとを備えたこ
とを特徴とする集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP366190U JPH0396042U (ja) | 1990-01-19 | 1990-01-19 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP366190U JPH0396042U (ja) | 1990-01-19 | 1990-01-19 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0396042U true JPH0396042U (ja) | 1991-10-01 |
Family
ID=31507470
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP366190U Pending JPH0396042U (ja) | 1990-01-19 | 1990-01-19 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0396042U (ja) |
-
1990
- 1990-01-19 JP JP366190U patent/JPH0396042U/ja active Pending