JPH0395822A - Semiconductor electron emitting element and its manufacture - Google Patents

Semiconductor electron emitting element and its manufacture

Info

Publication number
JPH0395822A
JPH0395822A JP1233931A JP23393189A JPH0395822A JP H0395822 A JPH0395822 A JP H0395822A JP 1233931 A JP1233931 A JP 1233931A JP 23393189 A JP23393189 A JP 23393189A JP H0395822 A JPH0395822 A JP H0395822A
Authority
JP
Japan
Prior art keywords
semiconductor
electron
emitting device
electrode
schottky
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1233931A
Other languages
Japanese (ja)
Other versions
JP2765982B2 (en
Inventor
Takeo Tsukamoto
健夫 塚本
Nobuo Watanabe
信男 渡辺
Toshihiko Takeda
俊彦 武田
Masahiko Okunuki
昌彦 奥貫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP23393189A priority Critical patent/JP2765982B2/en
Priority to DE69033677T priority patent/DE69033677T2/en
Priority to EP90117008A priority patent/EP0416558B1/en
Priority to EP96100187A priority patent/EP0713237B1/en
Priority to DE69027960T priority patent/DE69027960T2/en
Publication of JPH0395822A publication Critical patent/JPH0395822A/en
Priority to US08/557,678 priority patent/US5554859A/en
Application granted granted Critical
Publication of JP2765982B2 publication Critical patent/JP2765982B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE:To have an extremely thin n-type semiconductor which is uniform, highly concentrated and with low defects by forming a Schottky junction in parallel to the surface of a semiconductor, providing an extracting electrode and using a material stable in the atmosphere with a small work function as a Schottky electrode. CONSTITUTION:An electrically insulating layer provided with at least one opening is provided on a surface of a semiconductor base 1 in parallel to a Schottky junction, and further at least one extracting electrode 7 is provided for decreasing a work function of the Schottky electrode 5 at the edge of the opening on the electrically insulating layer at an edge of the opening. Thus as a result of a strong electric field in the vicinity of the Schottky electrode, apparent reduction in the work function is obtained as well as formation of space charge can be prevented. In addition in the periphery of a part having low breakdown voltage, an n-type region 3 for isolating the part having low breakdown voltage on the surface of the semiconductor base is provided. Thus a leak due to a high electric field at the edge of the Schottky electrode can be prevented.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は電子放出素子およびその製造方法に係り、特に
電子なだれ増幅(以下アバランシエ増幅ということがあ
る)を起こさせ、ホット化した電子(ホットエレクトロ
ン)を外部に放出させる電子放出素子およびその製造方
法に関する。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to an electron-emitting device and a method for manufacturing the same, and particularly relates to an electron-emitting device and a method for manufacturing the same. The present invention relates to an electron-emitting device that emits electrons (electrons) to the outside, and a method for manufacturing the same.

[従来の技術] 従来、電子放出素子のうち、アバランシエ増幅を用いた
ものは、米国特許第4259678号乃至米国特許第4
303930号に記載されているように、P型半導体層
とn型半導体層とを接合してダイオード構造とし、この
ダイオードの両端に逆バイアス電圧をかけてアバランシ
エ増幅を起して電子をホット化し、セシウム等を付着さ
せて表面の仕事関数を低下させたn型半導体層表面より
電子が放出されるように構成されたものが知られている
[Prior Art] Conventionally, among electron-emitting devices, those using avalanche amplification are disclosed in U.S. Pat. No. 4,259,678 to U.S. Pat.
As described in No. 303930, a p-type semiconductor layer and an n-type semiconductor layer are joined to form a diode structure, and a reverse bias voltage is applied to both ends of this diode to cause avalanche amplification and hot the electrons. A device is known in which electrons are emitted from the surface of an n-type semiconductor layer to which cesium or the like is attached to lower the work function of the surface.

[発明が解決しようとする課題及び作用]上記従来例で
は、電子放出部の仕事関数を低下させるために電子放出
部表面にセシウム乃至セシウム酸化物を形成させている
が、上記セシウム材料は化学的に極めて活性なため、 (1)超高真空(〜10−’torr以上)で使用しな
ければ安定な動作をしない、 (2)寿命が真空度によって変化する、(3)効率が真
空度によって変化をする等の課題が常にともなうので、
セシウム乃至セシウム酸化物以外の材料をも使用しうる
構造の電子放出素子の出現が望まれていた。
[Problems and effects to be solved by the invention] In the above conventional example, cesium or cesium oxide is formed on the surface of the electron emitting part in order to lower the work function of the electron emitting part. Because it is extremely active in Since there are always challenges such as change,
It has been desired to develop an electron-emitting device having a structure in which materials other than cesium or cesium oxide can be used.

また、上記従来例では、pn界面で生成されたホットエ
レクトロンはn型半導体層を通過するときに敗乱により
エネルギーを失う。それを避けるためにはn型半導体層
を極めて薄< (200人以下に)作成する必要がある
。しかるに、極めて薄いn型半導体層を均一、高濃度、
かつ低欠陥で作成するには半導体製造プロセス上の課題
が多数存在するため、実際上かかる素子を安定に作製す
ることは困難であった。
Furthermore, in the conventional example described above, hot electrons generated at the pn interface lose energy due to collapse when passing through the n-type semiconductor layer. In order to avoid this, it is necessary to make the n-type semiconductor layer extremely thin (less than 200 layers). However, it is difficult to make an extremely thin n-type semiconductor layer uniform, highly concentrated,
In addition, since there are many problems in the semiconductor manufacturing process in order to produce such a device with low defects, it has been difficult to stably produce such a device in practice.

[課題を解決するための千段] 本発明の第1の要旨は、不純物濃度が電子なだれ降伏を
生じさせるような濃度範囲であるp型半導体層を表面の
少なくとも一部分に有する半導体基体と、 前記p型半導体層に接合されたショットキー電極と、 前記ショットキー電極と前記p型半導体層とに逆バイア
ス電圧を印加して、前記ショットキー電極から電子を放
出させるための手段と、前記放出された電子を外部に引
き出すための引4き出し電極と、 を有する電子放出素子において、 前記P型半導体層とショットキー電極との間のショット
キー接合を半導体基体表面に平行に形成し、 少なくとも1つの開口部を具えた電気絶縁層をショット
キー接合部と平行に前記半導体基体表面上に設け、 該開口部のエッジ部において前記電気絶縁層上に、前記
ショットキー電極の仕事関数を低下させるための少なく
とも一つの引出し電極を設け、前記ショットキー接合部
内の一部分に、他の部分よりも局部的に降伏電圧が低く
なるような濃度範囲及び層構成の部分(以下低降伏電圧
を有する部分という)を設け、 前記低降伏電圧を有する部分の周囲に、前記低降伏電圧
を有する部分を前記半導体基体表面上に隔離するための
n型領域を設け、 前記ショットキー電極を、降伏時において該ショットキ
ー接合の空乏層内で生成される電子を通過させるのに充
分な薄さとしたことを特徴どする半導体電子放出素子に
存在する。
[A Thousand Steps to Solve the Problems] A first aspect of the present invention is to provide a semiconductor substrate having a p-type semiconductor layer on at least a portion of its surface, the impurity concentration of which is in a concentration range that causes electron avalanche breakdown; a Schottky electrode joined to a p-type semiconductor layer; means for applying a reverse bias voltage to the Schottky electrode and the p-type semiconductor layer to emit electrons from the Schottky electrode; a Schottky junction between the P-type semiconductor layer and the Schottky electrode is formed parallel to the semiconductor substrate surface, and at least one an electrically insulating layer having two openings on the surface of the semiconductor substrate parallel to the Schottky junction, and an electrically insulating layer provided on the electrically insulating layer at an edge of the opening for reducing the work function of the Schottky electrode. At least one extraction electrode is provided in a part of the Schottky junction, and a part with a concentration range and layer structure such that the breakdown voltage is locally lower than in other parts (hereinafter referred to as a part having a low breakdown voltage). an n-type region for isolating the portion having the low breakdown voltage on the surface of the semiconductor substrate is provided around the portion having the low breakdown voltage, and the Schottky electrode is connected to the Schottky electrode at the time of breakdown. It exists in a semiconductor electron-emitting device characterized by being thin enough to allow electrons generated within the depletion layer of the junction to pass through.

本発明では、不純物濃度が電子なだれ降伏を生じさせる
ような濃度範囲であるp型半導体層を表面の少なくとも
一部分に有する半導体基体を有している。.この半導体
基体としてはシリコン基板、ガリウムヒ素基板その他の
基板を使用すればよい。
The present invention includes a semiconductor substrate having a p-type semiconductor layer having an impurity concentration in a range that causes electron avalanche breakdown on at least a portion of its surface. .. As this semiconductor substrate, a silicon substrate, a gallium arsenide substrate, or another substrate may be used.

本発明では、p型半導体層とショットキー電極との間の
ショットキー接合を半導体基体表面に平行に形成する。
In the present invention, a Schottky junction between a p-type semiconductor layer and a Schottky electrode is formed parallel to the surface of a semiconductor substrate.

ショットキー接合を半導体基体の表面に平行に形成する
ことで空乏層及び電界が半導体面に平行に形成されるた
め電子は電界に対して垂直な方向すなわち半導体内部か
ら外部へ向かうようなベクトルにそろえられる。このた
め電子のエネルギー分布の拡がりが小さくなるため、放
出された電子のエネルギー分布の拡がりも小さくなり、
収束等に有利な電子ビームが得られる。
By forming a Schottky junction parallel to the surface of the semiconductor substrate, the depletion layer and electric field are formed parallel to the semiconductor surface, so the electrons are aligned in a direction perpendicular to the electric field, that is, in a vector that goes from inside the semiconductor to the outside. It will be done. For this reason, the spread of the energy distribution of electrons becomes smaller, so the spread of the energy distribution of emitted electrons also becomes smaller.
An electron beam that is advantageous for convergence etc. can be obtained.

なお、ショットキー電極の材料としては、導電性を有し
仕事関数の小さい材料を用いることが好ましく、このた
めに導電性材料と仕事関数の小さい材料の多層構或にし
てもよい(請求項9)。
As the material for the Schottky electrode, it is preferable to use a material that is electrically conductive and has a small work function, and for this purpose, it may have a multilayer structure of a conductive material and a material that has a small work function (Claim 9). ).

例えば一層だけで構成するときは、LaBa,BaB6
 ,CaBa ,SrBa ,CeBa .YB6,Y
B4等のホウ化物等を用いればよい(請求項10)。
For example, when composed of only one layer, LaBa, BaB6
, CaBa , SrBa , CeBa . YB6,Y
A boride such as B4 may be used (Claim 10).

ショットキー電極の厚さは、降伏時において該ショット
キー接合の空乏層内で生成される電子を通過させるのに
充分な薄さであればよい。0.1μm以下が好ましい(
請求項5)。
The thickness of the Schottky electrode may be thin enough to allow electrons generated within the depletion layer of the Schottky junction to pass through during breakdown. 0.1 μm or less is preferable (
Claim 5).

なお、低降伏電圧を有する部分はp型半導体層に局部的
に高濃度ドーピングを行なって形成すればよい(請求項
2)。
Note that the portion having a low breakdown voltage may be formed by locally doping the p-type semiconductor layer with a high concentration (claim 2).

P型半導体層に局部的に高濃度ドーピングを施した領域
を設けることにより動作時に該高濃度ドーピング領域で
空乏層が極めて薄く形成され局部的に降伏電圧を下げる
とともに高電界下で電子をホット化するのに必要なエネ
ルギーを与えることができる。
By providing a locally heavily doped region in the P-type semiconductor layer, an extremely thin depletion layer is formed in the heavily doped region during operation, locally lowering the breakdown voltage and making electrons hot under a high electric field. It can give you the energy you need to do it.

また、該高濃度ドープp型領域の幅を5μm以下とする
ことが好ましい(請求項4).これにより電流の集中に
よる素子の熱破壊を防止することができる。
Further, it is preferable that the width of the heavily doped p-type region is 5 μm or less (claim 4). This can prevent thermal destruction of the element due to current concentration.

本発明では、少なくとも1つの開口部を具えた電気絶縁
層をショットキー接合部と平行に前記半導体基体表面上
設け、さらに、該開口部のエッジ部において前記電気絶
縁層上の開口部のエッジ部に、前記ショットキー電極の
仕事関数を低下させるための少なくとも一つの引出し電
極を設ける。
In the present invention, an electrically insulating layer having at least one opening is provided on the surface of the semiconductor substrate in parallel with the Schottky junction, and further, an edge of the opening on the electrically insulating layer is provided at an edge of the opening. is provided with at least one extraction electrode for lowering the work function of the Schottky electrode.

これにより、引き出し電極を介して生成されるショット
キー電極面近くの強電界の結果として、仕事関数が見か
け上減少(ショットキー効果)が得られるとともに空間
電荷の形成を防止することが出来る。
Thereby, as a result of the strong electric field near the Schottky electrode surface generated via the extraction electrode, the work function is apparently reduced (Schottky effect) and the formation of space charges can be prevented.

なお、絶縁層は、1層構造でもよいが2層構造としても
よい。例えば、酸化シリコンとチッ化シリコンの2層と
すればよい(請求項12).なお、開口部の形伏は円形
としてもよいし、また、表示用として使用する場合には
正方形もしくは長方形開口部とすることも適当である。
Note that the insulating layer may have a one-layer structure, or may have a two-layer structure. For example, it may be made of two layers of silicon oxide and silicon nitride (claim 12). Note that the shape of the opening may be circular, or, when used for display purposes, it is appropriate to use a square or rectangular opening.

円形として用いるときは、引き出し電極は円環伏とすれ
ばよい。
When used in a circular shape, the extraction electrode may be circular.

引き出し電極の材料としては例えば金を用いればよい(
請求項11)。なお、引き出しN.極は一層構造でもよ
く、また、多層構造でもよい(請求項7)。
For example, gold may be used as the material for the extraction electrode (
Claim 11). In addition, drawer N. The pole may have a single layer structure or a multilayer structure (claim 7).

また引き出し電極を2またはそれ以上の副電極に分割し
てレンズ機能や偏向機能をもたせることも可能である。
It is also possible to divide the extraction electrode into two or more sub-electrodes to provide a lens function or a deflection function.

なお、開口部の直径と絶縁層の厚みの比は2:1以下と
することが好ましい(請求項6)。
Note that the ratio of the diameter of the opening to the thickness of the insulating layer is preferably 2:1 or less (Claim 6).

このようにすることでショットキー電極の近傍に高電界
を形成し、電子の有効な引き出しとショットキー効果に
よる仕事関数の低下が行なえる。
By doing so, a high electric field is formed in the vicinity of the Schottky electrode, and it is possible to effectively extract electrons and lower the work function due to the Schottky effect.

本発明では、低降伏電圧を有する部分の周囲に、前記低
降伏電圧を有する部分を前記半導体基体表面上に隔離す
るためのn型領域を設ける。
In the present invention, an n-type region is provided around the portion having a low breakdown voltage to isolate the portion having the low breakdown voltage on the surface of the semiconductor substrate.

rTHE BELL SYSTEM TEC}INIc
AL JOURNAL,1968年2月のp195〜p
208にあるようにショットキー電極の周囲にn型領域
を形成することで、ショットキー電極のエッジ部の高電
界によるリークを防ぐことが出来る。
rTHE BELL SYSTEM TEC}INIc
AL JOURNAL, February 1968 p195-p
By forming an n-type region around the Schottky electrode as shown in 208, leakage due to the high electric field at the edge of the Schottky electrode can be prevented.

またショットキー電極に大気中で安定かつ、導電性の低
仕事関数材料を用いたことで空乏層を半導体側のみに形
成することが可能となり、電子の速度ベクトルを均一に
半導体面に垂直方向にそろえることが可能となり、放出
電子のエネルギー分布の幅を狭くすることが可能とる。
In addition, by using a low work function material that is stable in the atmosphere and conductive for the Schottky electrode, it is possible to form a depletion layer only on the semiconductor side, and the velocity vector of electrons is uniformly aligned perpendicular to the semiconductor surface. This makes it possible to narrow the width of the energy distribution of emitted electrons.

またショットキー電極を電子ビーム蒸着等で形成出来る
ため極めて薄く形成することで電子がショットキー電極
内を通過する際の散乱を低く押さえるとともに大気中で
の取り扱いが極めて容易となる。
Further, since the Schottky electrode can be formed by electron beam evaporation or the like, by forming it extremely thin, scattering of electrons when passing through the Schottky electrode can be suppressed to a low level, and handling in the atmosphere is extremely easy.

本発明の第2の要旨は、高濃度p型半導体基体に低濃度
p型半導体層を成長させた半導体基体の表面を絶縁層で
被覆し、n型領域となるべき部分をエッチングにより開
口しドナーイオンを注入し、次に絶縁層を介してアクセ
プタイオンを注入し高濃度p型領域を形成し、次いで絶
縁層を残したままアニールしこの絶縁層上にコンタクト
電極を形成し、さらに引き出し電極形成のための絶縁層
を形成し、さらに引き出し電極層を絶縁層上に形成し、
該引き出し電極に開口部を設けた後、エッチングにて引
き出し電極形成のための該絶縁層をパターニングし、半
導体層表面を露出させた後、形成された開口部をマスク
として最後にショットキー電極を形成することを特徴と
する電子放出素子の製造方法に存在する。
The second gist of the present invention is to cover the surface of a semiconductor substrate in which a low concentration p-type semiconductor layer is grown on a high concentration p-type semiconductor substrate with an insulating layer, and to open a portion that will become an n-type region by etching to provide a donor layer. Ions are implanted, then acceptor ions are implanted through the insulating layer to form a highly concentrated p-type region, and then annealing is performed with the insulating layer left in place to form a contact electrode on this insulating layer, and then an extraction electrode is formed. forming an insulating layer for the purpose, further forming an extraction electrode layer on the insulating layer,
After forming an opening in the extraction electrode, the insulating layer for forming the extraction electrode is patterned by etching to expose the surface of the semiconductor layer, and finally a Schottky electrode is formed using the formed opening as a mask. There exists a method for manufacturing an electron-emitting device characterized by forming the electron-emitting device.

第2要旨によれば、イオン注入法を用いることで電子放
出部である高濃度ρ型領域を微小化し、理想的点状電子
源が得られること、最初に形成した絶縁膜を最後まで残
すことでコンタクト!極がセルファラインで位置決め出
来ること、また開口部を形成した後で開口部をマスクと
1/てショットキー電極を最後に形成することでショッ
トキー電極のセルフ7ライン形成を可能とするだけでな
く、ショットキー電極のプロセス工程中に生じる酸化、
エッチング等の物理、化学的変化を避けることが出来る
。また、絶縁層及び引き出し電極を多層構成とすること
で、?3I雑なリフトオフ形伏(逆テーバー)を作製し
、チャージアップを避けて電子を有効に引き出すような
形伏とすることが可能となった。
According to the second summary, by using the ion implantation method, the highly concentrated ρ-type region that is the electron emission region can be miniaturized to obtain an ideal point electron source, and that the insulating film formed at the beginning can be left until the end. Contact us! Not only is it possible to position the pole with a self-line, and by forming the Schottky electrode last by using the opening as a mask after forming the opening, it is also possible to form 7 lines of Schottky electrode. , the oxidation that occurs during the Schottky electrode process step,
Physical and chemical changes such as etching can be avoided. In addition, by making the insulating layer and extraction electrodes have a multilayer structure, By fabricating a 3I rough lift-off shape (inverted Taber), it became possible to create a shape that effectively draws out electrons while avoiding charge-up.

[実施例] 以下、本発明の実施例について図面を用いて詳細に説明
する。
[Example] Hereinafter, an example of the present invention will be described in detail using the drawings.

第1図(A).(B)は、本発明の半導体電子放出素子
の第一実施例の概略的構戒図であり、第1図(A)は平
面図、第1図(B)はA−A部の断面図である. 本実施例の場合、8X10′1′原子/ c m ’の
キャリアを持つZnをドーブしたp型ガリウムヒ素基板
1に5X10”原子/ c m 3のキャリア持つBe
ドープp型エビ層(p型半導体層)3をMBE成長(モ
レキュラービームエビタキシー)で形成した基板を原材
料として用いてた。
Figure 1 (A). (B) is a schematic diagram of the first embodiment of the semiconductor electron-emitting device of the present invention, FIG. 1(A) is a plan view, and FIG. 1(B) is a cross-sectional view taken along the line A-A. It is. In the case of this example, a p-type gallium arsenide substrate 1 doped with Zn having carriers of 8X10'1'atoms/cm' is doped with Be having carriers of 5X10'' atoms/cm3.
A substrate on which a doped p-type shrimp layer (p-type semiconductor layer) 3 was formed by MBE growth (molecular beam epitaxy) was used as a raw material.

次に第2図に示されるようにチッ化シリコン膜13aを
CVD法で2000人付着した後、n型領域を形成する
ためにチッ化シリコン膜13aを適当にパターニングを
行なって取り除きStイオンをフォーカスドイオンビー
ム装置を用いて160keVと80keVの2つの異な
る電圧で、SLイオン濃度が表面からゆるやかに減少す
るように(傾斜接合が得られるように)注入し、同時に
、Beイオンを80keVでチッ化シリコン膜13aを
通して注入した.このように注入することでn型領域3
を深さ5000人まで形成し、同時に高濃度ρ型領域4
が深さ2000人、径2μφで得た。
Next, as shown in FIG. 2, 2,000 silicon nitride films 13a are deposited by the CVD method, and then the silicon nitride films 13a are appropriately patterned and removed to form an n-type region and St ions are focused. The SL ion concentration was implanted at two different voltages of 160 keV and 80 keV using a doped ion beam device so that the concentration of SL ions gradually decreased from the surface (to obtain a graded junction), and at the same time, Be ions were implanted at 80 keV for nitriding. It was implanted through the silicon film 13a. By implanting in this way, the n-type region 3
is formed to a depth of 5000, and at the same time a high concentration ρ type region 4 is formed.
Obtained at a depth of 2,000 people and a diameter of 2 μΦ.

以上述べたように本マスクレス注入を用いることで多段
打ち込゛み、及び異種イオン打ち込みが同時に可能なだ
けでなくビームを0.1μm程度に絞ることが可能なた
め、高濃度p型領域だけでなく全体の素子構造をサブミ
クロン領域で作製し微細なスポット状電子源を作製する
ことが出来る。
As mentioned above, by using this maskless implantation, it is not only possible to perform multi-stage implantation and implantation of different types of ions simultaneously, but also to narrow down the beam to about 0.1 μm, so it is possible to implant only high-concentration p-type regions. Instead, the entire device structure can be fabricated in the submicron region, and a fine spot-shaped electron source can be fabricated.

次いでチッ化シリコン膜13を残したまま、第3図に示
されるようにイオン打込部を適当にアニール後、Aiを
コンタクト電8il2として、上記チッ化シリコン膜1
3上に蒸着した。この方法によるとn型領域形成部にセ
ルファラインでコンタクト電極12と接続することが出
来る。
Next, while leaving the silicon nitride film 13, the ion-implanted portion is appropriately annealed as shown in FIG.
3. According to this method, the n-type region forming portion can be connected to the contact electrode 12 by a self-line.

さらに第4図に示されるように高濃度p型領域近傍上の
Aiだけを適当なマスクを用いてリン酸で取り除いて、
シリコン酸化物13bを1μm1チッ化シリコン11を
2000入を堆積し、さらに続いて引き出し電8i7ヒ
して金を2000人蒸着した。次にレジストを用いて電
子源の上部に開口部を形成し最初にヨウ化カリとヨウ素
の混合エツチャントでコンタクト電極7の金を溶解した
のち、CF4ブズマエツチグによりチツ化シリコン膜1
1をパターニングし、次に弗化水素と弗化アンモニウム
のウエットエッチングにて、シリコン酸化物13bを取
り除いた。この時チツ化シリコンとシリコン酸化物のウ
エットエッチングによるエッチレートが大きく異なるこ
とを利用して引き出し電極の下部に良好なテーパー形伏
が得られた。
Furthermore, as shown in FIG. 4, only the Ai near the high concentration p-type region is removed with phosphoric acid using an appropriate mask.
2000 pieces of silicon oxide 13b and 1 μm silicon nitride 11 were deposited, and then 2000 pieces of gold were vapor-deposited by applying an electric current 8i7. Next, an opening is formed in the upper part of the electron source using a resist, and after first dissolving the gold of the contact electrode 7 with a mixed etchant of potassium iodide and iodine, the silicon nitride film 1 is formed using a CF4 busma etchant.
1 was patterned, and then the silicon oxide 13b was removed by wet etching using hydrogen fluoride and ammonium fluoride. At this time, a good taper shape was obtained at the bottom of the extraction electrode by taking advantage of the fact that the etch rates of silicon oxide and silicon oxide are greatly different due to wet etching.

さらに再びCF4のプラズマエッチングにて高濃度p型
領域4近傍上のチツ化シリコン膜13aを取り除いた後
、BaBaを電子ビーム蒸着にて堆積した。BaB.は
前述までに形成された開口部をマスクとしてコンタクト
電極12に接続されるように堆積し良好なショットキー
接合を形成した。最後にレジストとともに不要な部分の
Baa.を取り除いて第1図(B)に示されるショット
キー型の電子源を作製した。
Furthermore, after the silicon nitride film 13a near the high concentration p-type region 4 was removed again by CF4 plasma etching, BaBa was deposited by electron beam evaporation. BaB. was deposited so as to be connected to the contact electrode 12 using the opening formed above as a mask to form a good Schottky junction. Finally, Baa of the unnecessary part along with the resist. A Schottky type electron source shown in FIG. 1(B) was fabricated by removing .

以上の方法により製造した電子放出素子の構造・を第1
図(A),(b)に基づいて説明する。
The structure of the electron-emitting device manufactured by the above method is shown in the first example.
This will be explained based on FIGS. (A) and (b).

木実施例による電子放出素子は、高濃度p型領域4とシ
ョットキー電極5が半導体基体面上で接することにより
ショットキー接合を形成し、前記ショットキー電極の両
端に逆方向バイアスをかけることによりアバランシェ増
幅を起こして電子一正孔対を生成させ、これにより生じ
た電子が半導体面上より放出される。本実施例では酸化
シリコン13上にチッ化シリコン11を形成し、さらに
引き出し電極7を金にて形成した。
In the electron-emitting device according to the wood embodiment, a Schottky junction is formed by contacting the highly doped p-type region 4 and the Schottky electrode 5 on the semiconductor substrate surface, and by applying a reverse bias to both ends of the Schottky electrode. Avalanche amplification occurs to generate electron-hole pairs, and the generated electrons are emitted from the semiconductor surface. In this example, silicon nitride 11 was formed on silicon oxide 13, and lead electrode 7 was formed of gold.

また本実施例では開口部内のショットキー接合14の部
分にショットキー接合の残りの部分より低降伏電圧を生
じるようにしている。本実施例ではショットキー接合1
4の空乏層6が接合部14で薄く形成されることで降伏
電圧を低く生じさせている。このような降伏電圧の局部
的減少は、本実施例の場合、接合部14に高濃度ドーブ
p型領域4を設けることで得られる。またショットキー
接合のエッジ部によりリークを防ぐ目的でショットキー
電極の周囲にn型領域3を設けてガードリングを形成し
、不必要な電流リークを回避している。
Further, in this embodiment, a lower breakdown voltage is generated in the portion of the Schottky junction 14 within the opening than in the remaining portion of the Schottky junction. In this example, Schottky junction 1
The depletion layer 6 of No. 4 is formed thinly at the junction 14, thereby producing a low breakdown voltage. In this embodiment, such a local reduction in breakdown voltage is achieved by providing the heavily doped p-type region 4 in the junction 14. Further, in order to prevent leakage at the edge portion of the Schottky junction, an n-type region 3 is provided around the Schottky electrode to form a guard ring, thereby avoiding unnecessary current leakage.

さらに本実施例ではコンタクト電極12を持ち、n型領
域3とコンタクト電極12が接続されている。このよう
にコンタクト電極12をあらかじめ作製し最後にショッ
トキー電極5をコンタクト電極12に接続するように形
成することで、ショットキー接合をあらかじめ形成する
場合と比較して、ショットキー特性のプロセスを流すこ
とによる変化やショットキー電極の化学的変化を防ぐこ
とが出来る。
Further, in this embodiment, a contact electrode 12 is provided, and the n-type region 3 and the contact electrode 12 are connected. By forming the contact electrode 12 in advance and finally connecting the Schottky electrode 5 to the contact electrode 12 in this way, a process with Schottky characteristics can be carried out, compared to the case where a Schottky junction is formed in advance. This can prevent chemical changes in the Schottky electrode and chemical changes in the Schottky electrode.

本実施例ではショットキー電極5は仕事関数が3.4e
VのBaB.を用いている。BaB.とp型一GaAs
とのショットキーバリアハイトは実験によるとφap”
0.  6 6 (V)であり、明確なショットキー接
合を形成した。BaB6は十分な専電性を示し、電子ビ
ーム蒸着にて化学量論的組成比のまま膜として100人
の厚さに形成した。
In this embodiment, the Schottky electrode 5 has a work function of 3.4e.
V's BaB. is used. BaB. and p-type GaAs
According to experiments, the Schottky barrier height with φap”
0. 6 6 (V), forming a clear Schottky junction. BaB6 exhibits sufficient electrical properties, and was formed as a film with a thickness of 100 nm by electron beam evaporation while maintaining the stoichiometric composition.

また裏面のオーミックコンタクト8が形成しやすいよう
にp型基Fj.1には高濃度基板を用いることが望まし
い。第1図(A)(B)図示実施例における各不純物濃
度はn型領域33は1×1018原子/ c m 3、
p型領域4は7×10原子/cm’.p型半導体層2は
5 X 1 0 ”原子/am3,p型基板1は8X1
0”原子/cm’とした。上記の濃度にすることでショ
ットキー接合14の空乏層は降伏時に800人、降伏電
圧5V最大電界1xlO’V/cmが得られる。一般に
アバランシエ降伏により電子が得るエネルギーは電界が
高いほど大きく、高濃度p型領域は最も大きな電界が得
られるような濃度すなわちトンネル降伏が降伏を支配す
るようにならない程度のドープ量にすることで大きなエ
ネルギーを電子に与えることが出来る。
In addition, p-type groups Fj. 1, it is desirable to use a high concentration substrate. Each impurity concentration in the illustrated embodiment in FIGS. 1(A) and (B) is 1×10 18 atoms/cm 3 for the n-type region 33,
The p-type region 4 has a density of 7×10 atoms/cm'. The p-type semiconductor layer 2 has 5×10” atoms/am3, and the p-type substrate 1 has 8×1
By setting the above concentration, the depletion layer of the Schottky junction 14 has 800 atoms at breakdown, and a breakdown voltage of 5V and a maximum electric field of 1xlO'V/cm can be obtained.Generally, electrons are obtained by avalanche breakdown. The higher the electric field, the greater the energy, and the highly doped p-type region can be doped to a concentration that provides the largest electric field, that is, a doping amount that does not allow tunnel breakdown to dominate breakdown, giving large amounts of energy to electrons. I can do it.

本実施例では半導体基体としてヒ化ガリウムを例として
書いているが、本素子は、半導体基体としてガリウムヒ
素に限定ざれるものではなく、シリコン、シリコンカー
バイド、ガリウムリン等の半導体でもよく、特にショッ
トキー接合を形成し、ショットキーバリアが大きく、バ
ンドギャップが大きい材料の方が望ましい。
In this embodiment, gallium arsenide is used as an example of a semiconductor substrate, but the semiconductor substrate of this device is not limited to gallium arsenide, but may also be a semiconductor such as silicon, silicon carbide, gallium phosphide, etc. Materials that form key junctions, have large Schottky barriers, and have large band gaps are more desirable.

以下第1図(A),(B)に示す電子放出素子の製造方
法を第2図、第3図及び第4図に基づいて説明する。
A method for manufacturing the electron-emitting device shown in FIGS. 1A and 1B will be described below with reference to FIGS. 2, 3, and 4.

[他の実施例コ 第5図は本発明の他の実施例を示すもので、この場合第
1図(B)示される素子のn型形成領域に相当するガー
ドリングを最初に形成したのち、さらにp型領域を形成
したものである。この2重の半導体層を形成することで
第1図(B)で示される空乏層6の形成状況が異なり、
いわゆる電荷蓄積効果によるスイッチング時の回復時間
を短かくすることが出来た。この素子の製造方法は前述
の素子の製造方法においてn型領域3の形成につづきp
型領域を40keVのBeイオンをイオン注入によりピ
ーク4度を1019原子/ c m ’以上に注入する
ことで得られる。マスクレスイオン注入を用いるとさら
にマスク形戊などの工程を簡略化出来る。
[Another Embodiment] FIG. 5 shows another embodiment of the present invention, in which a guard ring corresponding to the n-type formation region of the device shown in FIG. 1(B) is first formed, and then Furthermore, a p-type region is formed. By forming this double semiconductor layer, the formation situation of the depletion layer 6 shown in FIG. 1(B) is different,
It was possible to shorten the recovery time during switching due to the so-called charge accumulation effect. The manufacturing method for this device is such that following the formation of the n-type region 3 in the above-described device manufacturing method, p
This can be obtained by implanting Be ions of 40 keV into the mold region with a peak of 4° or more of 1019 atoms/cm'. If maskless ion implantation is used, steps such as mask shaping can be further simplified.

[発明の効果コ 以上詳細に説明したように本発明によりショットキー型
の電子源を作製するにあたり、ショットキー接合を半導
体面に平行に形成することで放出電子のエネルギー分布
の広がりを狭くすることが出来る。さらに引き出し電極
を設けることにより表面の仕事関数を低下させかつ空間
電荷を取り除いたことによる電子の放出効率が改善ざれ
る。また、ショットキー電極を仕事関数の小さく大気中
安定な材料を用いたことで効率の改善及び大気中取り拠
いの容易さを実現出来る。次に、ショットキー接合にお
いてn型領域のガードリングを設けることにより電極周
囲で生じるリークを防いで効率の改善を行ない、さらに
微小な高濃度p領域を設けて電琉を集中し、かつ微小に
することで発熱による素子の破壊を防ぐ効果がある。
[Effects of the Invention] As explained in detail above, in manufacturing a Schottky electron source according to the present invention, the spread of the energy distribution of emitted electrons is narrowed by forming a Schottky junction parallel to the semiconductor surface. I can do it. Further, by providing an extraction electrode, the work function of the surface is lowered and the space charge is removed, thereby improving the electron emission efficiency. Furthermore, by using a material that has a small work function and is stable in the atmosphere for the Schottky electrode, it is possible to improve efficiency and make it easier to operate in the atmosphere. Next, by providing a guard ring in the n-type region in the Schottky junction, we prevent leakage that occurs around the electrode and improve efficiency, and we also provide a small high-concentration p-region to concentrate the electrons and reduce the This has the effect of preventing element destruction due to heat generation.

また、半導体電子放出素子の作製において、従来からの
半導体形成技術及び薄膜形成技術を利用することが出来
るため、確立した技術を用いて安価に高精度に本発明素
子を作成できるなどの利点が存在する。
In addition, since conventional semiconductor formation technology and thin film formation technology can be used in the production of semiconductor electron-emitting devices, there are advantages such as the ability to fabricate the device of the present invention at low cost and with high precision using established technology. do.

本発明の半導体電子放出素子は、ディスプレイ、EB描
画装置、真空管に好適に用いられ、また電子線プリンタ
ー、メモリー等にも適用が可能である。
The semiconductor electron-emitting device of the present invention is suitably used in displays, EB drawing devices, vacuum tubes, and can also be applied to electron beam printers, memories, and the like.

【図面の簡単な説明】[Brief explanation of drawings]

第1図(A).(B)は本発明の第1実施例の概略的構
戒図である。 第2図〜4図は本発明素子の製造方法の各工程における
第1図(B)の断面図。 第5図は本発明半導体電子放出素子の他の実施例を示し
ている。 1・・・半導体基体、2・・・p型領域、3・・・n型
領域、4・・・高濃度p型領域、5・・・ショットキー
電極、6・・・空乏層、7・・・引き出し電極、8・・
・オーミック電極、9,10++ 電源、11,1.3
a,b゛゜゛絶縁膜、12・・・コンタクト電極、14
・・・ショットキー接合。 第1図(A) 第1図(B) 第 2 図 第 4 図
Figure 1 (A). (B) is a schematic diagram of the first embodiment of the present invention. 2 to 4 are cross-sectional views of FIG. 1(B) at each step of the method for manufacturing the device of the present invention. FIG. 5 shows another embodiment of the semiconductor electron-emitting device of the present invention. DESCRIPTION OF SYMBOLS 1... Semiconductor base, 2... P-type region, 3... N-type region, 4... High concentration p-type region, 5... Schottky electrode, 6... Depletion layer, 7... ...Extraction electrode, 8...
・Ohmic electrode, 9, 10++ Power supply, 11, 1.3
a, b゛゜゛Insulating film, 12... Contact electrode, 14
...Schottky junction. Figure 1 (A) Figure 1 (B) Figure 2 Figure 4

Claims (17)

【特許請求の範囲】[Claims] (1)不純物濃度が電子なだれ降伏を生じさせるような
濃度範囲であるp型半導体層を表面の少なくとも一部分
に有する半導体基体と、 前記p型半導体層に接合されたショットキー電極と、 前記ショットキー電極と前記p型半導体層とに逆バイア
ス電圧を印加して、前記ショットキー電極から電子を放
出させるための手段と、 前記放出された電子を外部に引き出すための引き出し電
極と、 を有する電子放出素子において、 前記p型半導体層とショットキー電極との間のショット
キー接合を半導体基体表面に平行に形成し、 少なくとも1つの開口部を具えた電気絶縁層をショット
キー接合部と平行に前記半導体基体表面上に設け、 該開口部のエッジ部において前記電気絶縁層上に、前記
ショットキー電極の仕事関数を低下させるための少なく
とも一つの引出し電極を設け、前記ショットキー接合部
内の一部分に、他の部分よりも局部的に降伏電圧が低く
なるような濃度範囲及び層構成の部分(以下低降伏電圧
を有する部分という)を設け、 前記低降伏電圧を有する部分の周囲に、前記低降伏電圧
を有する部分を前記半導体基体表面上に隔離するための
n型領域を設け、 前記ショットキー電極を、降伏時において該ショットキ
ー接合の空乏層内で生成される電子を通過させるのに充
分な薄さとしたことを特徴とする半導体電子放出素子。
(1) a semiconductor substrate having a p-type semiconductor layer on at least a portion of its surface having an impurity concentration in a concentration range that causes electron avalanche breakdown; a Schottky electrode bonded to the p-type semiconductor layer; and the Schottky electrode. An electron emission device comprising: means for applying a reverse bias voltage to an electrode and the p-type semiconductor layer to cause electrons to be emitted from the Schottky electrode; and an extraction electrode for extracting the emitted electrons to the outside. In the device, a Schottky junction between the p-type semiconductor layer and a Schottky electrode is formed parallel to the surface of the semiconductor substrate, and an electrically insulating layer having at least one opening is formed parallel to the Schottky junction between the semiconductor substrate and the Schottky electrode. Provided on the surface of the substrate, at least one extraction electrode for lowering the work function of the Schottky electrode is provided on the electrical insulating layer at the edge of the opening, and at least one extraction electrode is provided on the electrically insulating layer at the edge of the opening, and at least one extraction electrode is provided in a portion within the Schottky junction. A region with a concentration range and layer structure such that the breakdown voltage is locally lower than that of the region (hereinafter referred to as a region having a low breakdown voltage) is provided, and the low breakdown voltage is applied around the region having the low breakdown voltage. an n-type region is provided on the surface of the semiconductor substrate, the Schottky electrode being thin enough to allow electrons generated within the depletion layer of the Schottky junction to pass through during breakdown; A semiconductor electron-emitting device characterized by:
(2)前記低降伏電圧を有する部分は、前記p型半導体
層に、局部的に高濃度ドーピングを施して形成した高濃
度p領域であることを特徴とする請求項1記載の半導体
電子放出素子。
(2) The semiconductor electron-emitting device according to claim 1, wherein the portion having a low breakdown voltage is a high concentration p region formed by locally doping the p-type semiconductor layer with a high concentration. .
(3)前記高濃度ドープp領域を該ショットキー接合に
接するようにしたことを特徴とする請求項2記載の半導
体電子放出素子。
(3) The semiconductor electron-emitting device according to claim 2, wherein the heavily doped p region is in contact with the Schottky junction.
(4)前記高濃度ドープp領域の幅が5μ以下であるこ
とを特徴とする請求項2または請求項3記載の半導体電
子放出素子。
(4) The semiconductor electron-emitting device according to claim 2 or 3, wherein the width of the heavily doped p region is 5 μm or less.
(5)該ショットキー電極の厚みを0.1μm以下とし
たことを特徴とする請求項1乃至請求項4のいづれかに
記載の半導体電子放出素子。
(5) The semiconductor electron-emitting device according to any one of claims 1 to 4, wherein the Schottky electrode has a thickness of 0.1 μm or less.
(6)該開口部は少なくとも一層以上の絶縁体層で形成
され開口部の直径と絶縁層の厚みの比は2:1以下であ
ることを特徴とする請求項1乃至請求項5記載の半導体
電子放出素子。
(6) The semiconductor according to any one of claims 1 to 5, wherein the opening is formed of at least one insulating layer, and the ratio of the diameter of the opening to the thickness of the insulating layer is 2:1 or less. Electron-emitting device.
(7)該引き出し電極を少なくとも一層以上の電極で形
成されていることを特徴とする請求項1乃至請求項6記
載の半導体電子放出素子。
(7) The semiconductor electron-emitting device according to any one of claims 1 to 6, wherein the extraction electrode is formed of at least one layer of electrodes.
(8)該開口部の形伏を円形とし、引き出し電極の形伏
を円環伏とすることを特徴とする請求項1乃至請求項7
記載の半導体電子放出素子。
(8) Claims 1 to 7 characterized in that the shape of the opening is circular, and the shape of the extraction electrode is circular.
The semiconductor electron-emitting device described above.
(9)該ショットキー電極に導電性を有し仕事関数の小
さい材料を少なくとも一層用いたことを特徴とする請求
項1乃至請求項8記載の電子放出素子。
(9) The electron-emitting device according to any one of claims 1 to 8, characterized in that the Schottky electrode contains at least one layer of a material having conductivity and a small work function.
(10)該仕事関数の小さい材料は、LaB_6、Ba
B_6、CaB_6、SrB_6、YB_5、CeB_
6、YB_4等のホウ化物であることを特徴とする請求
項1乃至請求項9記載の半導体電子放出素子。
(10) The materials with small work functions are LaB_6, Ba
B_6, CaB_6, SrB_6, YB_5, CeB_
10. The semiconductor electron-emitting device according to claim 1, wherein the semiconductor electron-emitting device is a boride such as YB_4 or YB_4.
(11)該引き出し電極を金により形成したことを特徴
とする請求項1乃至請求項10記載の半導体電子放出素
子。
(11) The semiconductor electron-emitting device according to any one of claims 1 to 10, wherein the extraction electrode is made of gold.
(12)該引き出し電極下の絶縁層に酸化シリコンとチ
ッ化シリコンの2層により形成したことを特徴とする請
求項1項乃至請求項11記載の半導体電子放出素子。
(12) The semiconductor electron-emitting device according to any one of claims 1 to 11, wherein the insulating layer under the extraction electrode is formed of two layers of silicon oxide and silicon nitride.
(13)該半導体をヒ化ガリウムにより形成したことを
特徴とする請求項1乃至請求項12記載の半導体電子放
出素子。
(13) A semiconductor electron-emitting device according to any one of claims 1 to 12, wherein the semiconductor is made of gallium arsenide.
(14)高濃度p型半導体基体に低濃度p型半導体層を
成長させた半導体基体の表面を絶縁層で被覆し、n型領
域となるべき部分をエッチングにより開口しドナーイオ
ンを注入し、次に絶縁層を介してアクセプタイオンを注
入し高濃度p型領域を形成し、次いで絶縁層を残したま
まアニールしこの絶縁層上にコンタクト電極を形成し、
さらに引き出し電極形成のための絶縁層を形成し、さら
に引き出し電極層を絶縁層上に形成し、該引き出し電極
に開口部を設けた後、エッチングにて引き出し電極形成
のための該絶縁層をパターニングし、半導体層表面を露
出させた後、形成された開口部をマスクとして最後にシ
ョットキー電極を形成することを特徴とする電子放出素
子の製造方法。
(14) A low concentration p-type semiconductor layer is grown on a high concentration p-type semiconductor substrate. The surface of the semiconductor substrate is covered with an insulating layer, the portion that will become the n-type region is opened by etching, donor ions are implanted, and then donor ions are implanted. Acceptor ions are implanted through the insulating layer to form a highly concentrated p-type region, and then annealing is performed with the insulating layer left to form a contact electrode on this insulating layer.
Furthermore, after forming an insulating layer for forming an extraction electrode, further forming an extraction electrode layer on the insulating layer, and providing an opening in the extraction electrode, the insulating layer for forming an extraction electrode is patterned by etching. and, after exposing the surface of the semiconductor layer, a Schottky electrode is finally formed using the formed opening as a mask.
(15)イオン注入法によりドナーイオンおよびアクセ
プタイオンを注入するようにしたことを特徴とする請求
項14項記載の電子放出素子の製造方法。
(15) The method for manufacturing an electron-emitting device according to claim 14, wherein the donor ions and acceptor ions are implanted by an ion implantation method.
(16)上記イオン注入を、少なくとも一部にマスクレ
スイオン注入法を用いて行なうことを特徴とする請求項
15項記載の電子放出素子の製造方法。
(16) The method for manufacturing an electron-emitting device according to claim 15, wherein the ion implantation is performed at least partially using a maskless ion implantation method.
(17)ドナーイオンの注入において形成されるn型領
域と該n型領域に接する低濃度p型領域で形成されるp
−n接合の降伏電圧が最大になるように少なくとも一回
以上の打ち込みを行うことを特徴とする請求項16項記
載の電子放出素子の製造方法。
(17) A p-type region formed by an n-type region formed during donor ion implantation and a low-concentration p-type region in contact with the n-type region
17. The method of manufacturing an electron-emitting device according to claim 16, wherein the implantation is performed at least once so that the breakdown voltage of the -n junction is maximized.
JP23393189A 1989-09-04 1989-09-07 Semiconductor electron-emitting device and method of manufacturing the same Expired - Fee Related JP2765982B2 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP23393189A JP2765982B2 (en) 1989-09-07 1989-09-07 Semiconductor electron-emitting device and method of manufacturing the same
DE69033677T DE69033677T2 (en) 1989-09-04 1990-09-04 Electron emission element and manufacturing method thereof
EP90117008A EP0416558B1 (en) 1989-09-04 1990-09-04 Electron emission element and method of manufacturing the same
EP96100187A EP0713237B1 (en) 1989-09-04 1990-09-04 Electron emission element and method of manufacturing the same
DE69027960T DE69027960T2 (en) 1989-09-04 1990-09-04 Electron emitting element and method of manufacturing the same
US08/557,678 US5554859A (en) 1989-09-04 1995-11-13 Electron emission element with schottky junction

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23393189A JP2765982B2 (en) 1989-09-07 1989-09-07 Semiconductor electron-emitting device and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JPH0395822A true JPH0395822A (en) 1991-04-22
JP2765982B2 JP2765982B2 (en) 1998-06-18

Family

ID=16962853

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23393189A Expired - Fee Related JP2765982B2 (en) 1989-09-04 1989-09-07 Semiconductor electron-emitting device and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2765982B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100306347B1 (en) * 1992-12-08 2001-12-15 요트.게.아. 롤페즈 Cathode ray tube with semiconductor cathode

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01220328A (en) * 1988-02-27 1989-09-04 Canon Inc Semiconductor electron emission element

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01220328A (en) * 1988-02-27 1989-09-04 Canon Inc Semiconductor electron emission element

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100306347B1 (en) * 1992-12-08 2001-12-15 요트.게.아. 롤페즈 Cathode ray tube with semiconductor cathode

Also Published As

Publication number Publication date
JP2765982B2 (en) 1998-06-18

Similar Documents

Publication Publication Date Title
JP2788243B2 (en) Semiconductor electron-emitting device and semiconductor electron-emitting device
US4801994A (en) Semiconductor electron-current generating device having improved cathode efficiency
JPH0744182B2 (en) Heterojunction bipolar transistor
US5554859A (en) Electron emission element with schottky junction
US4516146A (en) Electron sources and equipment having electron sources
JPS636877A (en) Manufacture of heterojunction type bipolar transistor
JP4607266B2 (en) Power semiconductor device using semi-insulating polysilicon (SIPOS) and manufacturing method thereof
JP2765982B2 (en) Semiconductor electron-emitting device and method of manufacturing the same
JPS63148624A (en) Manufacture of p+nn+ diode in semiconductor substrate composed of 3-5 group material and manufacture of bipolar transistor containing the diode
JP2726116B2 (en) Semiconductor electron-emitting device and method of manufacturing the same
US5365089A (en) Double heterojunction bipolar transistor and the method of manufacture therefor
JP2774155B2 (en) Electron-emitting device
JP2733112B2 (en) Electron-emitting device
JP3005023B2 (en) Semiconductor electron-emitting device and driving method thereof
JP2007128926A (en) Semiconductor device for rectification and method of manufacturing same
JP2780819B2 (en) Semiconductor electron-emitting device
JP2820450B2 (en) Semiconductor electron-emitting device
JPS61280665A (en) Hetero-junction bipolar transistor and manufacture thereof
JP2675867B2 (en) Semiconductor light emitting device
JPS62160760A (en) Manufacture of semiconductor device
JP2683552B2 (en) Manufacturing method of bipolar transistor
JPH0395824A (en) Semiconductor electron emitting element
JP2765998B2 (en) Method for manufacturing electron-emitting device
KR0135175B1 (en) Fabrication method of semiconductor device
JPS6320871A (en) Semiconductor device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees