JPH039562A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH039562A JPH039562A JP1145622A JP14562289A JPH039562A JP H039562 A JPH039562 A JP H039562A JP 1145622 A JP1145622 A JP 1145622A JP 14562289 A JP14562289 A JP 14562289A JP H039562 A JPH039562 A JP H039562A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- recrystallized
- photoelectric conversion
- mosfet
- conversion element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 238000006243 chemical reaction Methods 0.000 claims abstract description 28
- 230000015572 biosynthetic process Effects 0.000 abstract description 9
- 239000000758 substrate Substances 0.000 abstract description 9
- 238000000034 method Methods 0.000 abstract description 7
- 229910021421 monocrystalline silicon Inorganic materials 0.000 abstract description 4
- 230000010748 Photoabsorption Effects 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 18
- 108091006146 Channels Proteins 0.000 description 13
- 239000012535 impurity Substances 0.000 description 11
- 235000012239 silicon dioxide Nutrition 0.000 description 9
- 239000000377 silicon dioxide Substances 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 8
- 230000031700 light absorption Effects 0.000 description 7
- 238000001020 plasma etching Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000001953 recrystallisation Methods 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 3
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Landscapes
- Recrystallisation Techniques (AREA)
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は半導体装置に関し、特に、サイドチャネル形成
のないＭＯＳＦＥＴ素子と高感度の光電変換素子を絶縁
層上に備゛えた半導体装置に関する。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a semiconductor device, and particularly to a semiconductor device including a MOSFET element without side channel formation and a highly sensitive photoelectric conversion element on an insulating layer.
（従来の技術）
絶縁層上に光電変換素子及びＭＯＳＦＥＴ素子が形成さ
れた半導体装置としては、ＬＥＤ（発光ダイオード）と
組み合わせて用いられる光結合型半導体リレーのスイッ
チング装置受光部を構成するものが良く知られている。(Prior Art) A semiconductor device in which a photoelectric conversion element and a MOSFET element are formed on an insulating layer is preferably one that constitutes a light receiving part of a switching device of an optically coupled semiconductor relay used in combination with an LED (light emitting diode). Are known.
第３図はこの種のスイッチング装置受光部の一部分を示
す断面図である。この受光部に於いては、単結晶シリコ
ン基板１上に、絶縁層２を介して再結晶化層３及び再結
晶化層４が等しい膜厚を有して形成されている。FIG. 3 is a sectional view showing a portion of the light receiving section of this type of switching device. In this light receiving section, a recrystallized layer 3 and a recrystallized layer 4 are formed on a single-crystal silicon substrate 1 with an insulating layer 2 interposed therebetween to have the same film thickness.
再結晶化層３にはｐ型頭域３ｂとｎ型令頁域３ａから成
るｐｎ接合が形成されており、この素子が光電変換素子
部を構成している。−力、再結晶化層４にはＭＯＳＦＥ
Ｔｉ子が形成されている。このＭＯ５ＦＥＴ素子はｐ型
のチャネル領域４ｂ、ｎ型のソース領域４ａ、ｎ型のド
レイン領域４ｃ。A pn junction consisting of a p-type head region 3b and an n-type head region 3a is formed in the recrystallized layer 3, and this element constitutes a photoelectric conversion element section. - MOSFET for recrystallization layer 4
Ti particles are formed. This MO5FET element has a p-type channel region 4b, an n-type source region 4a, and an n-type drain region 4c.
ゲート絶縁膜８及びゲート電極９を備えており。It includes a gate insulating film 8 and a gate electrode 9.
後述するようにスイ・ンチング用ＭＯＳＦＥＴ素子（不
図示）のゲート電極に蓄積された電荷を放電する機能を
有している。これらの再結晶化Ｎ３゜４上にはコンタク
トホール１２が開孔された酸化膜１０．１１が形成され
ており、その上にはＡｌ−３ｉ配線１３が形成されてい
る。絶縁層２上には。As will be described later, it has a function of discharging the charges accumulated in the gate electrode of a switching MOSFET element (not shown). An oxide film 10.11 in which a contact hole 12 is formed is formed on these recrystallized N3.4, and an Al-3i wiring 13 is formed on the oxide film 10.11. On the insulating layer 2.
第１図に示す光電変換素子及びＭＯＳＦＥＴ素子の他に
Ａｌ−３ｔ配線１３によって直列に接続された複数個の
光電変換素子が形成されている。このように構成された
光電変換素子に対してＬＥＤ等からの光が照射されると
、各々の光電変換素子のｐｎ接合に発生した光起電力が
直列的に加算され スイッチング用ＭＯＳＦＥＴ素子（
不図示）のゲート電極に印加される。こうして、スイッ
チング用Ｍ ＯＳ Ｆ Ｅ Ｔ素子はオン状態になる。In addition to the photoelectric conversion element and MOSFET element shown in FIG. 1, a plurality of photoelectric conversion elements connected in series by Al-3t wiring 13 are formed. When a photoelectric conversion element configured in this way is irradiated with light from an LED or the like, the photoelectromotive force generated at the pn junction of each photoelectric conversion element is added in series, and the switching MOSFET element (
(not shown). In this way, the switching MOS FET element is turned on.
光照射が停止されると、スイッチング用ＭＯ５ＦＥＴ素
子のゲート電極に蓄積されていた電荷は放電用ＭＯＳ
Ｆ ＥＴ素子を介して速やかに放電されるために、スイ
ンチング用ＭＯＳＦＥＴ素子は短時間のうちにオフ状態
に変化する。When the light irradiation is stopped, the charge accumulated in the gate electrode of the switching MO5FET element is transferred to the discharge MOS.
Since the FET element is quickly discharged, the switching MOSFET element changes to the OFF state in a short time.
この半導体装置の製造方法について第４図を参照して説
明する。まず第４図（ａ）に示すように、シリコン基板
ｌの上に絶縁層２を形成した後、再結晶化すべき非単結
晶シリコン膜として多結晶シリコン膜（膜厚８０００人
）１４ａをＣＶＤ法によって堆積する。次に、エネルギ
ービームの照射によってこの多結晶シリコン膜１４ａを
溶融再結晶化するために、多結晶シリコン膜１４ａ上に
エネルギービームの反射を防止する二酸化シリコン膜を
形成した後、エネルギービームとしてレーザビームを照
射する。これによって多結晶シリコン膜１４ａが再結晶
化Ｎ１４ｂとして単結晶化した後。A method of manufacturing this semiconductor device will be explained with reference to FIG. First, as shown in FIG. 4(a), after forming an insulating layer 2 on a silicon substrate 1, a polycrystalline silicon film (8000 mm thick) 14a is deposited by CVD as a non-single crystal silicon film to be recrystallized. deposited by Next, in order to melt and recrystallize the polycrystalline silicon film 14a by irradiating the energy beam, a silicon dioxide film is formed on the polycrystalline silicon film 14a to prevent reflection of the energy beam, and then a laser beam is applied as the energy beam. irradiate. After this, the polycrystalline silicon film 14a is monocrystallized as recrystallized N14b.
最上層の二酸化シリコン膜を除去する。次に、再結晶化
層１４ｂ上に新たに二酸化シリコン膜Ｉ５を形成した後
、レジストパターンを形成し、ＲＴＥ（反応性イオンエ
ツチング）等の方法により２Ｍ０３ＦＥＴ素子の活性領
域及び光電変換素子部領域を除いた領域の二酸化シリコ
ン膜１５をエツチングする（第４図（ｂ））。この二酸
化シリコン膜１５及び再結晶化層１４ｂの上全面にＰＳ
Ｇ膜を常圧ＣＶＤ法によって堆積した後、ＰＳＧＳ金膜
を表面からＲＩＥによって一様にエツチングすることに
よって、二酸化シリコン膜の端部側面にサイドウオール
１６を形成する（第４図（Ｃ））。この後、二酸化シリ
コン膜１５及びサイドウオール１６をエツチングマスク
として再結晶化層１４ｂをＲＩＥによってエツチングす
ることによって、第４図（ｄ）に示すように、端部側面
がテーバ状に傾斜した再結晶化層３及び４を形成する。Remove the top silicon dioxide film. Next, after forming a new silicon dioxide film I5 on the recrystallized layer 14b, a resist pattern is formed, and the active region and photoelectric conversion element region of the 2M03FET element are etched by a method such as RTE (reactive ion etching). The silicon dioxide film 15 in the removed area is etched (FIG. 4(b)). PS is applied to the entire upper surface of this silicon dioxide film 15 and recrystallized layer 14b.
After depositing the G film by atmospheric pressure CVD, the PSGS gold film is uniformly etched from the surface by RIE to form sidewalls 16 on the side surfaces of the ends of the silicon dioxide film (FIG. 4(C)). . Thereafter, by etching the recrystallized layer 14b by RIE using the silicon dioxide film 15 and the sidewall 16 as an etching mask, the recrystallized layer 14b is recrystallized so that the end side surface is tapered as shown in FIG. 4(d). forming layers 3 and 4.
次に、サイドウオール１６を除去することによって、再
結晶化層３．４のテーバ状に傾斜した端部側面に加えて
再結晶化層３，４の端部上面を露出させる。この後、第
４図（ｅ）に示すように、不純物のイオン注入を行うこ
とによって、再結晶化層３゛、４のテーバ状に傾斜した
端部側面及び端部上面に不純物拡散層が形成される。こ
の周辺部領域に形成された不純物拡散層によってＭＯＳ
トランジスタのサイドチャネルの形成が防止される。サ
イドチャネルとは、放電用ＭＯ３）ランジスタが形成さ
れる再結晶化４の側面部を、ゲートの開閉動作とは無関
係に流れるリーク電流のチャネルを意味する。Next, by removing the sidewall 16, the top surfaces of the ends of the recrystallized layers 3 and 4 are exposed in addition to the tapered end side surfaces of the recrystallized layer 3.4. Thereafter, as shown in FIG. 4(e), by implanting impurity ions, impurity diffusion layers are formed on the tapered end side surfaces and end top surfaces of the recrystallized layers 3' and 4. be done. The impurity diffusion layer formed in this peripheral region allows the MOS
Formation of transistor side channels is prevented. The side channel refers to a leakage current channel that flows through the side surface of the recrystallization 4 where the discharge MO3) transistor is formed, regardless of the opening/closing operation of the gate.
次に、二酸化シリコン膜１５を除去した後、光電変換素
子パターンを有するレジストを形成し。Next, after removing the silicon dioxide film 15, a resist having a photoelectric conversion element pattern is formed.
ＲＩＨによって再結晶化層３をバターニングする（第４
図（ｆ））、この後２通常のプロセスにより再結晶化層
３には光電変換素子を形成し、再結晶化層４にはＭＯＳ
ＦＥＴ素子を形成する。次に、ＣＶＤ法によって二酸化
シリコン膜１１を形成した後、コンタクトホール１２．
Ａｌ−３ｔ配線１３を形成し、第３図に示す構造の半導
体装置が作製される。The recrystallized layer 3 is patterned by RIH (fourth
After that, a photoelectric conversion element is formed in the recrystallized layer 3 by a normal process, and a MOS is formed in the recrystallized layer 4.
Form an FET element. Next, after forming a silicon dioxide film 11 by the CVD method, a contact hole 12.
Al-3t wiring 13 is formed, and a semiconductor device having the structure shown in FIG. 3 is manufactured.
（発明が解決しようとする課題）
しかしながら、上述の従来技術に於いては、膜厚の等し
い再結晶化層３．４に光電変換素子及びＭＯＳＦＥＴ素
子が形成されるために次のような問題があった。すなわ
ち、光電変換素子の光吸収率を大きくするために、再結
晶化層３．４の膜厚を厚くすれば、ＭＯＳＦＥＴ素子の
活性領域をバターニングするＲＩＥに際して、再結晶化
層３゜４の端部側面形状が劣化してしまった。これは。(Problems to be Solved by the Invention) However, in the above-mentioned conventional technology, the following problems occur because the photoelectric conversion element and the MOSFET element are formed in the recrystallized layer 3.4 having the same film thickness. there were. That is, if the thickness of the recrystallized layer 3.4 is increased in order to increase the light absorption rate of the photoelectric conversion element, the thickness of the recrystallized layer 3.4 can be increased during RIE for patterning the active region of the MOSFET element. The shape of the end side surface has deteriorated. this is.
エツチングされる層の厚さが厚くなる程、テーバを付け
るような高度のエツチングが困難になるからである。再
結晶化層４の端部形状の劣化は２Ｍ０３ＦＥＴ素子のサ
イドチャネル防止のために行う不純物イオン注入を不充
分なものとしたため。This is because the thicker the layer to be etched, the more difficult it becomes to perform high-level etching such as adding a tapered layer. The deterioration of the end shape of the recrystallized layer 4 was caused by insufficient impurity ion implantation performed to prevent side channels of the 2M03FET element.
充分にサイドチャネルの形成を防止することができず、
ＭＯＳＦＥＴ素子の動作異常を招いた。It is not possible to sufficiently prevent the formation of side channels,
This caused abnormal operation of the MOSFET element.
一方、上記問題を回避するために、再結晶化層３．４の
膜厚を薄くすれば、光電変換素子の光吸収率が小さくな
り、感度が低下した。第５図に。On the other hand, if the film thickness of the recrystallized layer 3.4 was made thinner in order to avoid the above-mentioned problem, the light absorption rate of the photoelectric conversion element was reduced, and the sensitivity was lowered. In Figure 5.
再結晶化層膜厚と光吸収率の関係を示す。照射光波長に
よらず、再結晶化層膜厚が薄くなると光吸収率は低下す
る。The relationship between recrystallized layer thickness and light absorption rate is shown. Regardless of the wavelength of the irradiated light, the light absorption rate decreases as the thickness of the recrystallized layer decreases.
本発明は、上記の課題を解決するものであり。The present invention solves the above problems.
その目的とするところは、光吸収率が高い光電変換素子
とサイドチャネル形成のないＭＯＳＦＥＴ素子を絶縁層
上に備えた半導体装置を提供することにある。The purpose is to provide a semiconductor device including a photoelectric conversion element with high light absorption rate and a MOSFET element without side channel formation on an insulating layer.
（課題を解決するための手段）
本発明は半導体装置であって、絶縁層上に膜厚の異なる
複数の再結晶化層を有しており、該再結晶化層の少くと
も１つに形成されたＭＯＳＦＥＴ素子と該ＭＯＳＦＥＴ
素子が形成されている該再結晶化層よりも膜厚の厚い該
再結晶化層に形成された光電変換素子を備えており、そ
のことにより上記目的が達成される。(Means for Solving the Problems) The present invention is a semiconductor device having a plurality of recrystallized layers having different thicknesses on an insulating layer, and a semiconductor device formed on at least one of the recrystallized layers. MOSFET element and the MOSFET
The photoelectric conversion device is provided with a photoelectric conversion device formed in the recrystallized layer that is thicker than the recrystallized layer in which the device is formed, thereby achieving the above object.
（実施例） 本発明を実施例について以下に説明する。(Example) The invention will now be described with reference to examples.
第１図は本発明の半導体装置の実施例を説明するための
断面図である。FIG. 1 is a sectional view for explaining an embodiment of a semiconductor device of the present invention.
単結晶シリコン基板１上に、絶縁Ｎ２を介して。On a single crystal silicon substrate 1, via an insulator N2.
膜厚１５０００人の再結晶化Ｎ３及び膜厚５０００人の
再結晶化層４が形成されている。再結晶化層３はｐ型頭
域３ｂとｎ型領域３ａからなるｐｎ接合を有しており、
光電変換素子部を構成している。一方、膜厚が再結晶化
Ｎ３より薄い再結晶化層４にはＭＯＳＦＥＴ素子が形成
されている。このＭＯ５ＦＥＴ素子は、ｐ型のチャネル
領域４ｂ。A recrystallized layer N3 having a thickness of 15,000 layers and a recrystallized layer 4 having a thickness of 5000 layers are formed. The recrystallized layer 3 has a pn junction consisting of a p-type head region 3b and an n-type region 3a,
It constitutes a photoelectric conversion element section. On the other hand, a MOSFET element is formed in the recrystallized layer 4, which is thinner than the recrystallized layer N3. This MO5FET element has a p-type channel region 4b.
ｎ型のソース領域４ａ、ｎ型のドレイン領域４ｃ。An n-type source region 4a and an n-type drain region 4c.
ゲート絶縁膜８及びゲート電極９を備えており。It includes a gate insulating film 8 and a gate electrode 9.
光照射時にスイッチング用ＭＯＳ Ｆ ＥＴ素子（不図
示）のゲート電極に蓄積された電荷を、光照射停止時に
放電する機能を有している。It has a function of discharging the charge accumulated in the gate electrode of a switching MOS FET element (not shown) during light irradiation when light irradiation is stopped.
再結晶化層３．４上には、コンタクトホール１２が開孔
された酸化膜１０．１１が形成されており、その上には
Ａｌ−３ｉ配線１３が形成されている。An oxide film 10.11 in which a contact hole 12 is formed is formed on the recrystallized layer 3.4, and an Al-3i wiring 13 is formed on the oxide film 10.11.
本実施例装置の作製方法は次のとおりである。The method for manufacturing the device of this example is as follows.
まず、従来技術と同様にして絶縁Ｎ２上に溶融再結晶化
法によって膜［１５０００人の再結晶化層１４ｂを形成
した後、放電用ＭＯＳＦＥＴ素子を形成する領域の再結
晶化層１４ｂを膜厚５０００人に薄膜化した。この後は
従来の技術に記載した方法を用いて２本実施例装置を作
製した。First, a recrystallized layer 14b of 15,000 layers is formed on the insulating N2 by the melt recrystallization method in the same manner as in the prior art. The film was thinned to 5,000 people. Thereafter, two embodiment devices were manufactured using the method described in the prior art section.
このように放電用ＭＯＳＦＥＴ素子形成領域の再結晶化
層４を薄くしたことによって２作製時に於いて放電用Ｍ
ＯＳＦＥＴ素子領域の再結晶化層４の端部側面を制御性
良くテーバ状に傾斜させるエツチングを行うことが可能
となった。このためサイドチャネルの形成を防止する不
純物イオン注入を、ＭＯＳＦＥＴ素子の端部側面及び端
部上面に対して適切に行うことができた。こうして形成
された放電用ＭＯＳＦＥＴ素子は、動作時にサイドチャ
ネルを形成せず良好な機能を発揮した。By making the recrystallized layer 4 in the discharge MOSFET element formation region thinner in this way, the discharge MOSFET element formation area can be made thinner.
It has become possible to perform etching to tilt the end side surface of the recrystallized layer 4 in the OSFET element region into a tapered shape with good controllability. Therefore, impurity ion implantation to prevent the formation of side channels could be appropriately performed on the side surfaces and the top surface of the end of the MOSFET element. The discharge MOSFET device thus formed exhibited good functionality without forming a side channel during operation.
また、光電変換素子が形成される再結晶化層の膜厚を厚
（したことによって、光電変換素子の光吸収率が大きく
なり、その感度が著しく向上した。Furthermore, by increasing the thickness of the recrystallized layer on which the photoelectric conversion element is formed, the light absorption rate of the photoelectric conversion element increased, and its sensitivity was significantly improved.
第２図は本発明の他の実施例の断面図である。FIG. 2 is a sectional view of another embodiment of the invention.
本実施例では、前記実施例の高感度光電変換素子及びサ
イドチャネル形成のない放電用ＭＯＳＦＥＴ素子がいず
れもスイッチング用の縦型パワーＭＯＳＦＥＴ素子の上
部に形成されている。第２図に示すように、ｎ＋シリコ
ン基板２６の裏面には縦型パワーＭＯＳＦＥＴ素子のド
レイン電極２７が形成されており、また基板２６の表面
側には。In this example, the high-sensitivity photoelectric conversion element of the previous example and the discharge MOSFET element without side channel formation are both formed above the vertical power MOSFET element for switching. As shown in FIG. 2, a drain electrode 27 of a vertical power MOSFET element is formed on the back side of the n+ silicon substrate 26, and on the front side of the substrate 26.
ｎ−エピタキシャル層２５．２型不純物拡散層２４、ｎ
型不純物拡散層２３．パワーＭＯＳＦＥＴ素子のゲート
絶縁膜２２及びゲート電極２１が形成されている。この
縦型パワーＭＯＳＦＥＴ素子の上部には、絶縁層を介し
て、複数個の充電変換素子及び放電用ＭＯＳＦＥＴが設
けられている。n-epitaxial layer 25.2 type impurity diffusion layer 24, n
type impurity diffusion layer 23. A gate insulating film 22 and a gate electrode 21 of the power MOSFET element are formed. A plurality of charge conversion elements and discharge MOSFETs are provided above the vertical power MOSFET element with an insulating layer interposed therebetween.
パワーＭＯＳＦＥＴ素子のゲート電極２１は配線（不図
示）を介して、ｐ型頭域３ｂ及びｎ型領域３ａを有する
複数個の光電変換素子と直列に接続されており、光照射
によってパワーＭＯＳＦＥＴ素子のスイッチングが行な
われる。スイッチングのオン状態に於いては、ドレイン
電極２７からｎ型不純物拡散７１２３に電流が流れる。The gate electrode 21 of the power MOSFET element is connected in series with a plurality of photoelectric conversion elements having a p-type head region 3b and an n-type region 3a via wiring (not shown), and the power MOSFET element is Switching takes place. In the switching ON state, a current flows from the drain electrode 27 to the n-type impurity diffusion 7123.
また、放電用ＭＯＳＦＥＴ素子のドレイン４ａはパワー
ＭＯＳＦＥＴ素子のゲート電極と接続されており。Further, the drain 4a of the discharge MOSFET element is connected to the gate electrode of the power MOSFET element.
光照射が停止したとき、パワーＭＯＳＦＥＴ素子のゲー
ト電極２１に蓄積されている電荷を、放電用ＭＯＳＦＥ
Ｔ素子のチャネル４ｂ、ソース４ｃ及びｎ型不純物拡散
層２３を介して基板２６へ速やかに放出する。このよう
な構成によって、 ＬＥＤ等と組み合わせて用いる光
結合型半導体リレーのスイッチング装置を小型化するこ
とが可能となった。When light irradiation stops, the charge accumulated in the gate electrode 21 of the power MOSFET element is transferred to the discharge MOSFET.
It is rapidly emitted to the substrate 26 via the channel 4b, source 4c, and n-type impurity diffusion layer 23 of the T element. With such a configuration, it has become possible to downsize the switching device of the optically coupled semiconductor relay used in combination with an LED or the like.
（発明の効果）
このように本発明によれば、ＭＯ５ＦＥＴ素子を形成す
る再結晶化層の膜厚を光電変換素子を形成する再結晶化
層の膜厚よりも薄くするという構成によって、光電変換
素子を高感度化すること及びＭＯＳＦＥＴ素子をサイド
チャネルのない良好な状態で動作させることの両方が可
能となる。さらに、上記構成を他の素子上に設けること
によって、装置の小型化が可能となる。(Effects of the Invention) According to the present invention, the thickness of the recrystallized layer forming the MO5FET element is made thinner than the thickness of the recrystallized layer forming the photoelectric conversion element. It is possible to both increase the sensitivity of the device and to operate the MOSFET device in a good condition without side channels. Furthermore, by providing the above configuration on other elements, it is possible to downsize the device.
４ ゛の なｉ゛日
第１図は本発明の詳細な説明するための断面図、第２図
は本発明の他の実施例を説明するための断面図、第３図
は従来例を説明するための断面図、第４図はその工程断
面図、第５図は再結晶化層膜厚と光吸収率の関係を表わ
すグラフである。Figure 1 is a sectional view for explaining the present invention in detail, Figure 2 is a sectional view for explaining another embodiment of the invention, and Figure 3 is for explaining a conventional example. FIG. 4 is a cross-sectional view of the process, and FIG. 5 is a graph showing the relationship between the thickness of the recrystallized layer and the light absorption rate.
１・・・シリコン基板、２・・・絶縁層、３．４・・・
再結晶化層、３ａ・・・ｎ型領域、３ｂ・・・ｐ壁領域
、４ａ・・・ソース領域、４ｂ・・・チャネル領域、４
ｃ・・・ドレイン領域、８・・・ゲート絶縁膜、９・・
・ゲート電極。1... Silicon substrate, 2... Insulating layer, 3.4...
recrystallized layer, 3a...n type region, 3b...p wall region, 4a...source region, 4b...channel region, 4
c...Drain region, 8...Gate insulating film, 9...
・Gate electrode.
１０．１１・・・酸化膜、１２・・・コンタクトポール
。10.11...Oxide film, 12...Contact pole.
１３・・・配線、２１・・・パワーＭＯＳＦＥＴ素子の
ゲート電極、２２・・・パワーＭＯＳＦＥＴ素子のゲー
ト絶縁膜、２３・・・ｎ型不純物拡散層、・２４・・・
ｐ型型不純物拡散層、２５・・・ｎ−エピタキシャル層
。13... Wiring, 21... Gate electrode of power MOSFET element, 22... Gate insulating film of power MOSFET element, 23... N-type impurity diffusion layer, 24...
p-type impurity diffusion layer, 25...n-epitaxial layer.
２６・・・ｎ″″″シリコン基板７・・・パワーＭＯＳ
ＦＥＴ素子のドレイン電極。26...n''''''Silicon substrate 7...Power MOS
Drain electrode of FET element.
以上that's all
Claims (1)
おり、 該再結晶化層の少くとも１つに形成されたＭＯＳＦＥＴ
素子と、 該ＭＯＳＦＥＴ素子が形成されている該再結晶化層より
も膜厚の厚い該再結晶化層に形成された光電変換素子と
、 を備えた半導体装置。[Claims] 1. A MOSFET having a plurality of recrystallized layers having different thicknesses on an insulating layer, and formed in at least one of the recrystallized layers.
A semiconductor device comprising: an element; and a photoelectric conversion element formed in the recrystallized layer that is thicker than the recrystallized layer in which the MOSFET element is formed.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1145622A JPH039562A (en) | 1989-06-07 | 1989-06-07 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1145622A JPH039562A (en) | 1989-06-07 | 1989-06-07 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH039562A true JPH039562A (en) | 1991-01-17 |
Family
ID=15389273
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1145622A Pending JPH039562A (en) | 1989-06-07 | 1989-06-07 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH039562A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1994022173A1 (en) * | 1993-03-23 | 1994-09-29 | Tdk Corporation | Solid state imaging device and process for production thereof |
| US5982460A (en) * | 1996-06-25 | 1999-11-09 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical display |
| US6115088A (en) * | 1996-09-04 | 2000-09-05 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP2007173832A (en) * | 2005-12-21 | 2007-07-05 | Samsung Sdi Co Ltd | Photodiode, organic electroluminescent display device, and electronic device |
| JP2011243912A (en) * | 2010-05-21 | 2011-12-01 | Semiconductor Energy Lab Co Ltd | Semiconductor thin film substrate, and manufacturing method of semiconductor device using the same |
-
1989
- 1989-06-07 JP JP1145622A patent/JPH039562A/en active Pending
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1994022173A1 (en) * | 1993-03-23 | 1994-09-29 | Tdk Corporation | Solid state imaging device and process for production thereof |
| US5574293A (en) * | 1993-03-23 | 1996-11-12 | Tdk Corp. | Solid state imaging device using disilane |
| US5591988A (en) * | 1993-03-23 | 1997-01-07 | Tdk Corporation | Solid state imaging device with low trap density |
| US5982460A (en) * | 1996-06-25 | 1999-11-09 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical display |
| US7206053B2 (en) | 1996-06-25 | 2007-04-17 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device |
| US6246453B1 (en) | 1996-06-25 | 2001-06-12 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device |
| US6914260B2 (en) | 1996-06-25 | 2005-07-05 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device |
| US7046313B2 (en) | 1996-09-04 | 2006-05-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including a source line formed on interlayer insulating film having flattened surface |
| US7023502B2 (en) | 1996-09-04 | 2006-04-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having light-shielded thin film transistor |
| US6115088A (en) * | 1996-09-04 | 2000-09-05 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US7646022B2 (en) | 1996-09-04 | 2010-01-12 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US7863618B2 (en) | 1996-09-04 | 2011-01-04 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US8536577B2 (en) | 1996-09-04 | 2013-09-17 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US8586985B2 (en) | 1996-09-04 | 2013-11-19 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP2007173832A (en) * | 2005-12-21 | 2007-07-05 | Samsung Sdi Co Ltd | Photodiode, organic electroluminescent display device, and electronic device |
| JP2011243912A (en) * | 2010-05-21 | 2011-12-01 | Semiconductor Energy Lab Co Ltd | Semiconductor thin film substrate, and manufacturing method of semiconductor device using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4231149A (en) | Narrow band-gap semiconductor CCD imaging device and method of fabrication | |
| JP3527247B2 (en) | Manufacturing process of MOS gate device with reduced number of masks | |
| EP1255302B1 (en) | Method for fabricating forward and reverse blocking devices | |
| US20110241149A1 (en) | Geiger-mode avalanche photodiode with high signal-to-noise ratio, and corresponding manufacturing process | |
| ITMI970242A1 (en) | SHORT-CHANNEL IGBT TRANSISTOR WITH PERFECTED CONDUCTIVE VOLTAGE LOSS AND PERFECTED SWITCHING POWER LOSS | |
| JPH10284591A (en) | Semiconductor device and its manufacture | |
| JP2984478B2 (en) | Conductivity modulation type semiconductor device and method of manufacturing the same | |
| JP2566202B2 (en) | Semiconductor element and its manufacturing method | |
| US5106765A (en) | Process for making a bimos | |
| US6281548B1 (en) | Power semiconductor device using semi-insulating polycrystalline silicon | |
| JPH01274471A (en) | Thyristor | |
| JPH039562A (en) | Semiconductor device | |
| US4377904A (en) | Method of fabricating a narrow band-gap semiconductor CCD imaging device | |
| TWI707386B (en) | A semiconductor device and a method of manufacturing a semiconductor device | |
| JP2002151702A (en) | Semiconductor device, manufacturing method thereof, and electronic apparatus | |
| JP6873336B1 (en) | Semiconductor image sensor | |
| TW202209442A (en) | Silicon carbide MOSFET device and manufacturing method thereof | |
| JPH01175775A (en) | Photo-driven mos semiconductor device | |
| JP3447533B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3921764B2 (en) | Manufacturing method of semiconductor device | |
| JPH04249372A (en) | Mos type field effect transistor and fabrication thereof | |
| JPH0282534A (en) | Vertical mos-fet and manufacture thereof | |
| KR100263479B1 (en) | Method of fabricating solid state image sensor | |
| JPH0517713B2 (en) | ||
| JP3654175B2 (en) | SEMICONDUCTOR DEVICE, ITS MANUFACTURING METHOD, AND ELECTRONIC DEVICE |