JPH0391971A - Phototransistor array - Google Patents
Phototransistor arrayInfo
- Publication number
- JPH0391971A JPH0391971A JP1229046A JP22904689A JPH0391971A JP H0391971 A JPH0391971 A JP H0391971A JP 1229046 A JP1229046 A JP 1229046A JP 22904689 A JP22904689 A JP 22904689A JP H0391971 A JPH0391971 A JP H0391971A
- Authority
- JP
- Japan
- Prior art keywords
- bases
- emitters
- semiconductor substrate
- dispersion
- phototransistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 239000004065 semiconductor Substances 0.000 abstract description 17
- 239000012535 impurity Substances 0.000 abstract description 6
- 238000009792 diffusion process Methods 0.000 abstract description 2
- 238000000034 method Methods 0.000 abstract description 2
- 239000006185 dispersion Substances 0.000 abstract 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 4
- 238000010276 construction Methods 0.000 description 2
- 229910001220 stainless steel Inorganic materials 0.000 description 2
- 239000010935 stainless steel Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003623 enhancer Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Landscapes
- Optical Transform (AREA)
- Light Receiving Elements (AREA)
Abstract
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、光電式ロータリーエンコーダ用の７才トトラ
ンジスタアレイの構造の改良に関するものである。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to an improvement in the structure of a 7-year old transistor array for a photoelectric rotary encoder.
（従来の技術）
掲８図は！電式ロータリーエンコーダ用に使用される従
来のフォトトランジスタアレイの千面図であり、第４図
はそのＢ−Ｂ’断面図である。第４図に示されるシリコ
ン酸化膜６は、図面簡略化′のため、第３図では省略し
てある。これらの図に示されるように、例えばＮ型の半
導体基板１の表８
面には４個のＰ型半導体層のベース２が左右上下対称に
田字状に形成され、それらと半導体基板１との間にはＰ
Ｎ接合が形成される。これらのべ一ス２の外側の隅付近
の一部にＮ型半導体層のエミッタ１０Ｂが形威され、そ
れぞれのベース２と工ξツタ１０８との間にもＰＮ接合
が形威されている。半導体基板１の表面は、全面にわた
りＰＮ接合面を覆って、シリコン酸化膜６が設けられて
いる。それぞれのペース２の表面の一部及びエミッタ１
０４の表面の一部には、シリコン酸化膜６を貫いて、そ
れぞれベース電！Ｉｊ＆１１及びエミッタ電極１０４が
設けられている。これらの電極は、例えばＡｔを蒸着し
て形成される。工ξツタ電極１０４の一部から延長され
た金属配線８は、ベース２０周縁のＰＮ接合の上部のシ
リコン酸化膜６上に形戒されている。豊た、半導体基板
１の表面のペース２の外側に沿ってＮ＋型半導体層のチ
ャネルストッパー５が形或され、その上部のシリコン酸
化膜６上には金属配線７が設けられている。(Prior art) Figure 8 is below! It is a 1000-sided view of a conventional phototransistor array used for an electric rotary encoder, and FIG. 4 is a BB' cross-sectional view thereof. The silicon oxide film 6 shown in FIG. 4 is omitted in FIG. 3 to simplify the drawing. As shown in these figures, for example, on the front surface of an N-type semiconductor substrate 1, four bases 2 of P-type semiconductor layers are formed symmetrically in the horizontal and vertical directions, and the bases 2 and the semiconductor substrate 1 are connected to each other. Between P
An N-junction is formed. An emitter 10B of an N-type semiconductor layer is formed in a part near the outer corner of these bases 2, and a PN junction is also formed between each base 2 and the ivy 108. A silicon oxide film 6 is provided on the entire surface of the semiconductor substrate 1, covering the PN junction surface. Part of the surface of each pace 2 and emitter 1
A part of the surface of the base electrode 04 penetrates through the silicon oxide film 6 and has a base electric current! Ij&11 and an emitter electrode 104 are provided. These electrodes are formed by depositing At, for example. A metal wiring 8 extending from a part of the vine electrode 104 is formed on the silicon oxide film 6 above the PN junction at the periphery of the base 20. A channel stopper 5 of an N+ type semiconductor layer is formed along the outer side of the pad 2 on the surface of the semiconductor substrate 1, and a metal wiring 7 is provided on the silicon oxide film 6 above the channel stopper 5.
Ｎ型の半導体基板１は共通のコレクタとなり、その裏面
には共通のコレクタ電極９が設けられている。従って、
１個のチップに４個のフヤトトランジスタが構成されて
いることになる。それぞれのフォトトランジスタは、受
光面であるベース２とコレクタであるＮ型の半導体基板
１（以下コレクタともいう）との間のＰＮ接合により形
成されるフォトダイオードによる光電流を、これらとエ
ミッタ１０Ｂとによって構成されるＮＰＮ ｝ランジス
タによって増幅する素子と等価である。通常コレクタ１
に正、エミッタ１０３に負の電圧を印加した状態で、フ
ォトトランジスタに光が入射すると、逆バイアス状態に
あるベース２とコレクタ１とのＰＮ接合によるフォトダ
イオードに光電流が生じ、これがＮＰＮトランジスタの
ベース電流となり、ｈｐｇ ＠に増幅された出力が得ら
れる。The N-type semiconductor substrate 1 serves as a common collector, and a common collector electrode 9 is provided on the back surface thereof. Therefore,
This means that one chip has four FYAT transistors. Each phototransistor transfers a photocurrent generated by a photodiode formed by a PN junction between a base 2, which is a light receiving surface, and an N-type semiconductor substrate 1 (hereinafter also referred to as collector), which is a light receiving surface, to an emitter 10B. It is equivalent to an element amplifying using a transistor NPN }. Normal collector 1
When light enters the phototransistor with a positive voltage applied to the emitter 103 and a negative voltage applied to the emitter 103, a photocurrent is generated in the photodiode due to the PN junction between the base 2 and the collector 1, which are in a reverse biased state, and this is the result of the NPN transistor. This becomes the base current, and an output amplified to hpg@ is obtained.
第５図は光竃式ロータリーエンフーダの一例の分解斜視
図である。通常、赤外発光ダイオード２０からの光は、
回転するステンレス製のディスク２ｌのスリットを経由
して、ステンレス製のマスク２２のスリットを通過して
受光素子２３に入射する。FIG. 5 is an exploded perspective view of an example of a light shaft type rotary enhancer. Usually, the light from the infrared light emitting diode 20 is
The light passes through the slit of the rotating stainless steel disk 2l, passes through the slit of the stainless steel mask 22, and enters the light receiving element 23.
マスク２２のスリットは、ディスク２１のスリット数に
対応したピッチで配置されている。筐た、マスク２２の
スリットは、機械的に９ ０’ の位相差を持たせたＡ
及びＢの二列のスリットになっている。ディスク２ｌ及
びマスク２２のスリットを通過した光は、受光素子２８
で検出され増幅されて出力される。この受光素子として
前述の７ォトトランジスタアレイが使用される。The slits of the mask 22 are arranged at a pitch corresponding to the number of slits of the disk 21. The slits in the mask 22 are mechanically arranged to have a phase difference of 90'.
There are two rows of slits, B and B. The light that has passed through the disk 2l and the slit of the mask 22 is transmitted to the light receiving element 28.
is detected, amplified, and output. The aforementioned seven phototransistor array is used as this light receiving element.
（発明が解決しようとする課題）
フォトトランジスタアレイを受光素子として使用する場
合、アレイ内の各フォトトランジスタのｈＦＥがばらつ
くと、出力されるそれぞれの信号の大きさもばらつき、
抵抗のトリミング等による調整の範囲を越え使用不能と
なることもある。従来の構造では半導体基板１の隅の部
分に、工ξツタ１０４が配置されて訃り、工くツタ１０
４及びベース２の拡散工程中の諸要素にばらつきが生じ
ると、ｌチップ内の４個のフォトトランジスタのｈＦＥ
のばらつきが大きくなり、上述の理由により充電式ロー
タリーエンコーダには使用できず、７ォトトランジスタ
アレイの生産の歩留が低下する。(Problems to be Solved by the Invention) When using a phototransistor array as a light receiving element, if the hFE of each phototransistor in the array varies, the magnitude of each output signal will also vary.
There are cases where the adjustment range is exceeded by trimming the resistor, etc., and the device becomes unusable. In the conventional structure, the construction ivy 104 is placed at the corner of the semiconductor substrate 1, and the construction ivy 10 is placed in the corner of the semiconductor substrate 1.
4 and base 2 during the diffusion process, the hFE of the four phototransistors in the l chip
As a result, for the reasons mentioned above, it cannot be used in a rechargeable rotary encoder, and the production yield of a 7-phototransistor array decreases.
（課題を解決するための手段）
不発明は前述の問題を除くため、従来はチップの１８Ｉ
！Ｋあった各フォトトランジスタのエミッタを全てチッ
プの中心付近に配置させた。(Means for solving the problem) In order to eliminate the above-mentioned problem, conventionally, non-invention
! The emitters of each phototransistor were placed near the center of the chip.
（作用）
本発明によれば、ｌチップ内に上下左右略対称に形成さ
れた４個の７ｒト｝ランジスタの工ξツタ金、チップ中
心付近に配置してあるから、拡散工程のばらつきに起因
する各フォトトランジスタのｈＦＥのばらつきが大幅に
減少される。(Function) According to the present invention, since the four 7R transistors formed approximately symmetrically in the top, bottom, left, and right in the L chip are arranged near the center of the chip, the The variation in hFE of each phototransistor is significantly reduced.
（実施例）
第１図は本発明の一実施例の平面図であり、第２−はそ
のＡ−Ａ’断面図である。第８図及び第４図と１判一部
分は同一の符号で表わされる。第８図及び第４図の従来
例と異なる所は、工ぐツタ８の位置である。本発明にお
いては、各工くツタ８ぱ、半導体基板ｌの中心付近に配
置されるように、各ベース２の内側中心付近の隅に配置
される。第１図は、第８図の場合と同様に、ｗＪ２図に
示されるシリコン酸化膜６を省略してある。工くフタ電
極４ぱシリコン酸化膜６を買いてエミフタ８と接続され
、金属配線８Ｖｃよって、半導体基板ｌの隅の工ぐツタ
電極パッド１０に接続される。(Example) Fig. 1 is a plan view of one embodiment of the present invention, and Fig. 2- is a sectional view taken along the line AA'. 8 and 4 and one-size portions are represented by the same reference numerals. The difference from the conventional example shown in FIGS. 8 and 4 is the position of the vine 8. In the present invention, each ivy 8 is arranged at a corner near the inner center of each base 2 so as to be arranged near the center of the semiconductor substrate l. In FIG. 1, as in the case of FIG. 8, the silicon oxide film 6 shown in FIG. wJ2 is omitted. The lid electrode 4 to be manufactured is connected to the emitter lid 8 using a silicon oxide film 6, and is connected to the vine electrode pad 10 to be manufactured at the corner of the semiconductor substrate l by a metal wiring 8Vc.
このような７ ｔ｝トランジスタアレイは、例えば、以
下のようにして製造される。４個のフォトトランジスタ
の共通のコレクタとなるＮ型の半導体基板１は、フレク
タの直列抵抗，を減少させるため、Ｐを不純物として１
０ ” ｃｍ−８程度の濃度で含む約３０μｍの厚さの
エビタキシャル層を、ｓｂを不純物として１０１８〜１
０ １９ｃｍ−″８８度の濃度で含む基板上に或長させ
たウエーハを用いる。この表面にＢを不純物として、上
下左右対称に略正方形のベース２，２．２．２を形威し
、次にＰを不純物として、工ξツタ３，３・・・をそれ
ぞれベース２，２・・・の内側の隅の一部に形成し、１
た、ベース２，２・・・からある距離を隔てて、これら
を包囲するようにチャネルストッパー５を形或する。こ
の表面にシリコン酸化膜６を形成し、各フォトトランジ
スタのベース２．２・・・の表面の一部及びエミッタ３
，８・・・の表面の一部の上のシリコン酸化膜６を除去
し、それぞれ除去した部分に、それぞれベース２，２・
・・及びエミッタ３．８・・・に接続するようにＡＡを
蒸着して、ベース電私ｌｌ，１１・・・ 及び工ぐツタ
覧ｉ４．４・・・を形或する。Ｎ型の半導体基敬１の裏
面には全面にわたりＡｕを蒸着して共通のコレクタ電極
９を形戒する。Such a 7t} transistor array is manufactured, for example, as follows. The N-type semiconductor substrate 1, which serves as a common collector for the four phototransistors, is doped with P as an impurity to reduce the series resistance of the reflector.
An approximately 30 μm thick epitaxial layer containing sb as an impurity at a concentration of 1018 to 1 cm
A wafer of a certain length is used on a substrate containing a concentration of 0.19cm-''88 degrees. On this surface, approximately square bases 2, 2.2.2 are formed vertically and horizontally symmetrically with B as an impurity, and then ξ ivy 3, 3... are formed on a part of the inner corner of the bases 2, 2..., respectively, using P as an impurity, and 1
In addition, a channel stopper 5 is formed at a certain distance from the bases 2, 2, . . . so as to surround them. A silicon oxide film 6 is formed on this surface, and a part of the surface of the base 2, 2... and the emitter 3 of each phototransistor is formed.
The silicon oxide film 6 on a part of the surface of the bases 2, 2, .
. . . and emitters 3.8, . . . and emitters 3.8, . Au is deposited over the entire back surface of the N-type semiconductor substrate 1 to form a common collector electrode 9.
（発明の効果）
不発明によれば、各エミッタが近接して配置されるため
、拡販工程のばらつきによるフォトトランシスタアレイ
のチップ内のｈ托のばらつきが大幅ＶＣ減少し、歩留り
が向上する。(Effects of the Invention) According to the present invention, since the emitters are arranged close to each other, the variation in h within the chip of the phototransistor array due to the variation in the sales promotion process is significantly reduced, and the yield is improved.
４．図一の加率な説明
集１図は本発明の一実施倒の平面図、第２図はそのＡ−
Ａ’略断面図、第８図は従来の一例の千面一、掲４図は
そのＢ−Ｂ’略断面図、集５図は光電式ロータリーエン
コーダの分解斜視図である。4. Explanation of Fig. 1 Fig. 1 is a plan view of one embodiment of the present invention, and Fig. 2 is its A-
FIG. 8 is a schematic cross-sectional view taken along the line B-B' of the conventional example, and FIG. 5 is an exploded perspective view of a photoelectric rotary encoder.
ｌ・・・半導体基板、２・・・ペース、３・・・エミッ
タ、４・・・工くツタ電極、５・・・チャネルストッパ
ー ６・・・シリコン酸化膜、７．８・・・金属配線、
９・・・コレクタ電極、
ｌ
０・・・エミッタ電極パッド、
ｌ
１・・・ベ
ース電極
墨
！
図l...Semiconductor substrate, 2...Paste, 3...Emitter, 4...Top electrode, 5...Channel stopper 6...Silicon oxide film, 7.8...Metal wiring ,
9...Collector electrode, l0...Emitter electrode pad, l1...Base electrode black! figure
Claims (1)
ォトトランジスタのエミッタを基板の中心付近に配置し
たことを特徴とするフォトトランジスタアレイ。1. A phototransistor array characterized in that the emitters of a plurality of phototransistors arranged vertically and horizontally symmetrically on one substrate are arranged near the center of the substrate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1229046A JPH0391971A (en) | 1989-09-04 | 1989-09-04 | Phototransistor array |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1229046A JPH0391971A (en) | 1989-09-04 | 1989-09-04 | Phototransistor array |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0391971A true JPH0391971A (en) | 1991-04-17 |
Family
ID=16885898
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1229046A Pending JPH0391971A (en) | 1989-09-04 | 1989-09-04 | Phototransistor array |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0391971A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014020932A (en) * | 2012-07-18 | 2014-02-03 | Mitsutoyo Corp | Photodetector for photoelectric encoder and photoelectric encoder |
| JP2018072099A (en) * | 2016-10-27 | 2018-05-10 | 日本精工株式会社 | Method for manufacturing optical sensor |
-
1989
- 1989-09-04 JP JP1229046A patent/JPH0391971A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014020932A (en) * | 2012-07-18 | 2014-02-03 | Mitsutoyo Corp | Photodetector for photoelectric encoder and photoelectric encoder |
| JP2018072099A (en) * | 2016-10-27 | 2018-05-10 | 日本精工株式会社 | Method for manufacturing optical sensor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4649409A (en) | Photoelectric transducer element | |
| JPH0799782B2 (en) | Semiconductor photodetector | |
| JPH0391971A (en) | Phototransistor array | |
| US4903103A (en) | Semiconductor photodiode device | |
| JP2802459B2 (en) | Photo Triac | |
| JP2568074B2 (en) | Optical sensor integrated circuit | |
| JP2501556B2 (en) | Optical sensor and manufacturing method thereof | |
| JP2545953B2 (en) | Semiconductor device | |
| JPH02151080A (en) | Photo transistor | |
| JPS62143483A (en) | Light-receiving element | |
| JPS63226975A (en) | Photosensitive device | |
| JPS622575A (en) | Semiconductor photo detector | |
| JPH02196463A (en) | Photodetector with built-in circuit | |
| JPS6244430B2 (en) | ||
| JPH0543308B2 (en) | ||
| JPH0481871B2 (en) | ||
| JP2603346B2 (en) | Semiconductor device and photoelectric conversion device | |
| JPS5934145Y2 (en) | semiconductor equipment | |
| JPH0321083A (en) | Photodiode | |
| JPH05235394A (en) | Phototransistor | |
| JPH03262168A (en) | Photodetector | |
| JPH043473A (en) | Photoelectric conversion device | |
| JPS6274350U (en) | ||
| JPH04240780A (en) | Optical semiconductor device | |
| JPH0438148B2 (en) |