JPH0387041A - 間欠的機能障害性回路からデータを採取する方法及び装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は、回路の間欠的機能障害を表わすデータを採取
する方法及び装置に関するものであって、更に詳細には
、集積回路の間欠的機能障害を表わすデータを採取する
方法及び装置に関するものである。

従来技術 大規模集積回路（ＶＬＳＩ）のデバッグは、設計上重要
な事項である。集積回路の内部ノードをプローブ即ち探
査することは、このプロセスにおいて増々必須のことと
なっている。

装置の幾何学的形状が１ミクロン以下に減少し且つ集積
度及びチップの複雑性が増加すると、ＶＬＳＩ回路デバ
ッグの問題は一層困難なものとなる。シミュレーション
及び設計検証ソフトウェアは、これらの問題の多くを緩
和している。しかしながら、多くの設計は、最初に長時
間且つ高価なデバッグ操作を行なうことなしに、完全に
機能性を有し且つ完全に明細に適った部品を発生させる
ものではない。

ある程度のレベルの集積度（ＬＳＩ、ＶＬＳＩ。

ＵＬＳＩ）を持ったチップのデバッグ操作は、常に、困
難な作業である。最近開発された電子ビーム探査装置及
び技術は、デバッグ及びその他の目的のために集積回路
の内部ノードをプローブ即ち探査する場合の問題を解消
する上で多大な寄与をなしている。

Ｅビーム探査は、スキャニング電子顕微鏡（ＳＥＭ）に
おける電圧コントラストの原理を使用している。従来の
ＳＥＭ画像は、回路試料へ信号を印加させて、回路試料
上に微細に合焦させた一次電子ビームをラスタースキャ
ニングさせることによって発生される。従って、二次電
子が発生され且つ検知されて、回路試料の画像を形成す
るために使用される信号が得られ、その場合に、強度変
化は回路試料内の導体上の表面電位を表わしている。例
えば、正電圧はその画像中において暗い区域として表わ
れ、それは二次電子がより少ないことに対応しており、
一方ゼロ又は負電圧は、明るい区域として表われ且つ二
次電子の数がより多いことに対応している。この点に関
しては、例えば、Ｅ、　　Ｍｅｎｚｅｐ　　＆　　Ｅ、
　　　Ｋｕｂａ、１７　ｅｋ共著「集積回路の電子ビー
ムテストの基礎（Ｆｕｎｄａｍｅｎｔａｊ７ｓ　　ｏｆ
　　ＥＪ７ｅｃｔｒｏｎＢｅａｍ　　Ｔｅｓｔｉｎｇ　
　ｏｆ　　Ｉｎｔｅｇｒａｔｅｄ　　Ｃ１ｒｃｕｉｔｓ
）Ｊ、５、スキャニング１０３−１２２　（１９８３）
　、及びＥ。

Ｐｊｌｉｅｓ　　＆　　Ｇ、　　０ｔｔｏ共著「機械的
及び電子的プローブを使用する集積回路内部の電圧測定
（ＶｏＪ７　ｔａｇｅ　　ＭｅａｓｕｒｅｍｅｎｔＩｎ
ｓｉｄｅ　　Ｉｎｔｅｇｒａｔｅｄ　　Ｃ１ｒｃｕｉｔ
　　Ｕｓｉｎｇ　　Ｍｅｃｈａｎｔｃａｌａｎｄ　　Ｅ
ｇｅｃｔｒｏｎ　　Ｐｒｏｂｅｓ）Ｊ、■スキャニング
エレクトロンマイクロスコピー１４９１−１５００　（
１９８５）　、の文献を参照するとよい。

１９８７年にシュルンベルジエ社が市販を開始したｒｌ
Ｄｓ　　５０００Ｊワークステーシヨンをベースとした
電子ビームテストプローブシステムは、回路チップのＥ
ビーム探査を著しく簡略化し且つ回路デバッグの効率を
増大させた。この点に関して、Ｓ、　　Ｃｏｎｃｉｎａ
、　　Ｇ、　　Ｌｉｕ。

Ｌ、　　Ｌａｔｔａｎｚｉ、　　　Ｓ、　　　Ｒｅｙｆ
ｍａｎ及びＮ、　　Ｒｉｃｈａｒｄｓｏｎ共著「ワーク
ステーションをベースとしたＥビームテスタにおけるソ
フトウェア統合（Ｓｏｆｔｗａｒｅ　　Ｉｎｔｅｇｒａ
ｔｉｏｎ　　ｉｎ　　ａ　　Ｗｏｒｋｓｔａｔｔｏｎ　
　Ｂａ５ｅｄ　　Ｅ−Ｂｅａｍ　　Ｔｅ５ｔ　ｅ　ｒ）
　Ｊ　、国際テスト会議プロシーリングズ（１９８６）
　、Ｎ、　Ｒｉｃｈａｒｄｓｏｎ著ｒＶＬＳＩ回路デバ
ッグ用Ｅビーム探査（Ｅ−Ｂｅａｍ　　Ｐｒｏｂｉｎｇ
　　ｆｏｒ　　ＶＬＳＩ　　Ｃ１ｒｃｕｉｔ　　Ｄｅｂ
ｕｇ）Ｊ、ＶＬＳＩシステムズデザイン（１９８７）　
、Ｓ、　　　Ｃｏｎｅ　ｉｎａ　　＆　　Ｎ、　　　Ｒ
ｉｃｈａｒｄｓｏｎ共著ｒＩＤＳ５０００　：　ＶＬＳ
　Ｉ用集積診断システム（ｌＤＳ５ＱＱＱ：　　ａｎ　
　Ｉｎｔｅｇｒａｔｅｄ　　Ｄｉａｇｎｏｓｉｓ　　Ｓ
ｙｓｔｅｍ　　ｆｏｒ　　ＶＬＳＩ）Ｊ、７マイクロエ
レクトロニツクエンジニアリング（１９８７）などの文
献を参照するとよい。更に、米国特許箱４，７０６．０
１９号及び第４，７２１，９０９号を参照するとよい。

第１図は従来の電子ビームテストプローブシステム１０
を示したブロック図である。このシステムは、三つの機
能的要素、即ち電子ビームテストプローブ１２と、回路
励起器１４と、デイスプレィターミナル１８を具備する
データ処理システム１６とを有している。回路励起器１
４は、例えば、バス２４を介して試料回路へテストベク
トルのパターンを繰返し印加することが可能であり且つ
その試料回路が該パターンの各印加に応答して予定した
態様で動作したか否かの表示を与えることが可能なカリ
フォルニア州すンノゼのシュルンベルジエテクノロジー
ズ社から市販されているモデルｒＳ　　１５Ｊテスタな
どのような従来の集積回路テスタとすることが可能であ
る。この試料回路は、電子ビームテストプローブ１２内
へ配置させ、従ってテストベクトルパターンを印加する
ことにより電位測定を行なうことが可能である。この様
な測定を行なうべき箇所は、バス２２を介してデータ処
理システム１６によって電子ビームテストプローブ１２
へ送られる。−チー・夕処理システム１６は、又、使用
されるテスト信号パターンを特定し且つテスト信号パタ
ーンと相対的な電位測定のタイミングを特定するために
使用することも可能である。この電子ビームテストプロ
ーブシステムは、デイスプレィターミナル１８を介して
命令を入力するオペレータによって制御される。

例えばＩＤＳ　　５０００システムにおけるようなＥビ
ーム探査に使用するＳＥＭは、しばしば「ビームプラン
カー」として呼称される高速ビームパルス動作ハードウ
ェアを具備している。この様なハードウェアの一例は米
国特許第４，７２１．。

９０９号に記載されている。パルス動作される電子ビー
ムを特定のノードへ指向させることにより、サンプリン
グオシロスコープの場合におけるような動作モードが与
えられ、テストベクトルパターンを試料回路へ印加させ
ることにより、試料回路内の一つ又はそれ以上のノード
において波形画像を発生させることが可能である。該画
像は、定性的なものとすることが可能であり（例えば、
デジタル回路デバッグ用の論理状態マツプ）、又は、Ｅ
ビームプローブシステム内の二次電子エネルギ分析器の
助けを借りて、定量的なものとすることも可能である（
例えば、アナログ信号波形）。１ＧＨｚを超える等価帯
域幅を有する高速定量的電圧波形を採取することが可能
である。この様な波形画像から、試料回路内の動的欠陥
を容易に観測することが可能である。

該波形画像の各点に対して、試料回路へテストベクトル
パターンを印加している期間中に、特定の時間において
電子ビームをパルス動作させることによって測定が行な
われる。電位測定を行なうのに必要とされる時間は、一
般的に、テスト信号パターンが一定状態を維持する時間
よりも長いので、ストロボスコープ技術を使用する。即
ち、該電子ビームは、テスト信号パターン内の所定の点
において短い時間期間の間ターンオンされる。電子ビー
ムがその様にパルス動作される毎に、試料回路のあるノ
ードにおける電位測定が行なわれる。

電位を正確に決定することが可能であるためには、１個
の測定値では統計的に不十分であるので、テストベクト
ルパターンの多数回繰返しに亘って測定された測定値を
平均化する。電子ビームパルスとテストベクトルパター
ンとの共同は、データ処理システム１６の制御下にある
電子ビームテストプローブシステムのトリガ発生器回路
によって実施することが可能である。

第２図は、テスト中の回路から波形画像を採取するため
に従来の態様で構成された電子ビームテストプローブシ
ステムの一部を示した機能ブロック図である。テスタ１
４からのトリガ信号がタイミング制御器３０へ供給され
、タイミング制御器３０は、ビームパルスタイミング信
号を電子ビームプローブ１２の電子光学系へ供給する。

電子ビームプローブ１２からの電位測定信号は、ビーム
パルスタイミング信号と同期されたタイミング信号の制
御下でアナログ・デジタル変換器（ＡＤＣ）３２によっ
てデジタル化され且つ演算論理装置（ＡＬＵ）３４の第
一入力端へ供給される。

ＡＬＵ３４の第二入力端は、データバッファ３６からの
デジタルデータを受取る。ＡＬＵ３４は、それぞれの入
力端へ供給されるデジタルデータを加算し且つその和を
その出力として供給する従来の装置である。ＡＬＵ３４
の出力端における和は、データバッファアドレス制御器
３８の制御下にあるデータバッファ３６へ帰還される。

データバスアドレス制御器３８は、タイミング制御器３
０と通信すると共に通信インターフェース４２を介して
マイクロプロセサ４０と通信する。データバッファアド
レス制御器３８は、データをデータバッファ３６内に格
納する場合に、どのデータが波形内のどの点に関係する
かを監視し、従って該データは表示用の波形画像として
構成するこεが可能である。

従来の波形採取の１一方法においては、所望の波形画像
は、テストベクトルパターン期間中のｎ個（例えば、５
００個）の点における値から形成することが可能である
。各点は、データバッファ３６内にアドレスが割当てら
れる。第３図のタイミング線図に示した如く、テスタ１
４からのトリガ信号パルス４０は、タイミング制御回路
３０をしてビームパルス４２を、トリガパルス４０に続
く時間ｔ、においてテストプローブ１２ヘビームパルス
４２を供給する。次続のトリガパルス４４がテスタ１４
によって発生されると、タイミング制御回路３０は、ト
リガパルス４４の後の時間ｔにおいて別のビームパルス
４６を発生する。各トリガパルス（４０，４４など）は
、典型的に、試料回路へ印加されるテストベクトルパタ
ーンの一つの繰返しを表わしている。十分な数のパルス
が採取されるまでトリガパルスに続く時間ｔ１において
繰返し測定が行なわれ、且つテストベクトルシーケンス
におけるその時間において平均化を行なって有意性のあ
る測定値を与える。これは、採取すべき波形における各
点に対しテストベクトルシーケンスの１０，０００回以
上の繰返しを必要とする場合がある。このプロセスは、
多数のトリガパルスの各々に続く時間ｔ２によって表わ
される波形における第二の点に対して繰返し行なわれる
。この繰返しは、多数のトリガパルスの各々に続く時間
ｔ、、を表わす波形におけるｎ番目の点が採取されるま
で継続して行なわれる。

テスト中の回路が比較的簡単な場合であっても、波形画
像で表わされるデータを採取するためには数百又は数十
方間のテストベクトルパターンの繰返しが必要とされる
場合があることが理解される。

採取パラメータを設定するために一般的に適用される目
安は、デユーティサイクル（トリガ期間をビームパルス
幅で割ったもの）が約１０．　０００乃至は１００，０
００未満とすべきであるというものである。例えば、１
０　Ｍ　Ｈｚマイクロプロセサ試料回路は、１００ナノ
秒クロック期間を有しており、１０，０００ベクトルテ
ストパターンを印加するということは、そのテストパタ
ーンの完全な１回の繰返しは１ミリ秒を必要とすること
を意味している。１０ＭＨｚ試料クロック速度で有意性
のある測定を得るためには、１０ナノ秒ビームパルスを
使用することとなり、それは約１０ｏ、ｏｏｏのデユー
ティサイクルとなる。デユーティサイクルが増加すると
、洩れ電流及びその他の測定制限によって、測定精度は
劣化される。

データ採取時間も問題であり、特に−層複雑な集積回路
を励起するために必要とされる長いテストベクトルパタ
ーンの場合に問題となる。第３図のタイミング線図に示
した波形データを採取する従来の方法では、波形を得る
のに必要とされるテストパターンの繰返し回数は、所望
とする波形における点の数ｎに該波形における各点にお
いて平均化されるべきサンプル数を掛けたものに等しい
。

例えば、５００ｇの点を有する波形における各点におい
て５００個のサンプルを平均化する場合には、その波形
を得るためにはテストベクトルシーケンスの２５，００
０回の繰返しが必要とされる。

上述した１０ＭＨｚマイクロプロセサ試料の場合、１ミ
リ秒電子ビームパルスを使用すると、波形における各点
に対し５００個のビームパルスで５００個の点の波形を
採取するためには、その波形を採取する１回のバスに２
５０秒（４分以上）が必要とされる。回路及び所望とさ
れる測定に依存して、適切な波形を得るために複数回の
バスを必要とする場合がある。

第４図は、「インターレース」又は「バーストモード画
像形成」としても呼称される別の従来の波形採取技術の
タイミング線図を示している。第４図の波形採取技術は
、テストベクトルパターンの繰返し数を著しく減少させ
ることが可能であり、従って第３図に関して説明した技
術と比較して与えられた波形を採取するのに必要とされ
る時間が著しく減少される。トリガパルス５０に続く時
間ｔ、において、ビームパルス５２が発生される。

パルス５２に続いて間隔４δｔで更にビームパルス５４
．５６などが発生される。尚、δｔは、所望の波形にお
ける点の間の間隔を表わしている。

従って、テストパターンの各繰返し毎に、所望の波形に
おける点の１７４に対してデータが採取される。波形に
おけるこれらの点における所望数の測定を平均化すると
、最初のビームパルス６０が時間ｔ２　（−ｔ＋　＋δ
ｔ）だけトリガパルスを追従するように時間δｔだけ遅
延される。従って、テストパターンの各繰返し毎に、所
望の波形上の点の付加的な１／４に対してデータが採取
される。

テストパターンを多数回繰返した後に、所望の波形にお
ける点の３番目の１／４におけるデータを採取するため
にビームパルスを再度時間δｔだけ遅延させる。テスト
パターンの多数回繰返しの後に、所望の波形における残
りの点に対してデータを採取するために、ビームパルス
を再度時間δｔだけ遅延させる。この例においては、所
望の波形上の各点に対し一つの測定を得るためには、テ
ストパターンの４回の繰返しが必要とされるに過ぎない
。従って、５００個の点の波形が所望される場合には、
各点において５００個の測定が平均化される場合、採取
したデータを処理し且つ格納するために適宜の高速ハー
ドウェアを使用して、波形を得るためには全部で４Ｘ５
００−２，０００回のテストパターンの繰返しが必要と
される。

第５図は、同期型又は非同期型の何れかの動作モードで
波形画像を採取するための電子ビームテストプローブシ
ステムの更に別の従来技術を示している。同期型動作モ
ードの場合（タイミング情報がそれ程臨界的ではない場
合には論理解析に使用される）、試料回路の選択した内
部ノード又は導体上の信号が固定した時間間隔、典型的
にはユーザが供給する（外部）同期クロック信号の期間
、当り１回サンプルする。その様にして採取されたサン
プルは、各クロック期間の間におけるノードの論理状態
を表わしている。同期サンプル動作は、例えば１０ＫＨ
ｚ乃至２００ＭＨｚの外部クロック速度で実施すること
が可能である。しかしながら、最大ビームパルス繰返し
率（実際のサンプリング率）は、例えば１０ＭＨｚの場
合がある電子ビームテストプローブのシンチレータ帯域
幅によって制限される。実効サンプリング率を増加する
ために、インターレース型サンプリング方法を使用する
ことが可能である。例えば、外部クロック周波数が１０
０ＭＨｚである場合、テストパターンを介しての最初の
パス期間中、電子ビームはクロックエツジ０，１０，２
０．３０などでパルス動作させることが可能である。テ
ストパターンを介しての次のバス期間中、電子ビームは
、クロックエツジ１．１１，２１．３１などでパルス動
作させることが可能である。これを、１０回繰返すと、
完全な波形が得られる。

このインターレース動作は、外部同期クロック信号によ
ってインクリメントすることが可能な第５図にブロック
形態で示したカウンタ／ゲート及びマルチプレクサ回路
によって行なうことが可能である。各テストパターンシ
ーケンスの開始時に、カウンタを、トリガ遅延回路７２
を介して回路励起器からのトリガ信号によってリセット
する。回路７０のゲートは、現在のクロックエツジ番号
を電子ビームをパルス動作させるべきクロック信号エツ
ジの組と比較する。両者が一致していると、クロックエ
ツジはパスすることが許容されるが、そうでないと、そ
れはゲートオフされる。回路７０によって出力される採
取りロックエツジは、パルス発生器７４へ供給され、パ
ルス発生器７４は、電子ビームをターンオンさせるため
のパルスを供給する。回路７０の出力は、又、クロック
「１」に対応するサンプルがバッファメモリの位置「１
」内に格納されるようにデータバッファメモリに対する
アドレスを発生するために使用することが可能である。

非同期（即ち、タイミング解析）モードの場合、探査さ
れるノード上の信号は、例えば観察中の信号における論
理レベル遷移のみならず予測されない信号変動を検知す
るために、より正確なタイミング情報を採取するために
ノード上の信号のクロック周波数よりもより頻繁にサン
プルすることが可能である。例えば、１００ｎｓの期間
を有する信号を２ｎｓ間隔でサンプルすることが可能で
ある。このモードは、再始動可能なオシレータ７６によ
って実施することが可能であり、該オシレータは、トリ
が信号によって停止され且つ再スタートされると、常に
トリガ信号と正確に同期して振動を開始する。この非同
期クロック信号がオシレータ７６によって発生されると
、同期クロック信号が同期モードで使用されるのと同一
の態様でインターレースを行なうために使用される非同
期クロック信号を発生するために周波数分割器７８内で
分割することが可能である。この非同期クロック周波数
は、例えば、ＩＭＨｚから２００ＭＨｚに設定すること
が可能である。

バッファメモリ帯域幅は、例えば、１００ｎｓ毎の割合
で読取り一修正−書込みアクセスを受付けるのに十分に
高いものでなければならない。これは、第６図の従来技
術の構成に示した如く、低次インターリーブ型メモリシ
ステムにおいて構成される低コストＳＲＡＭで実現する
ことが可能である。このメモリは、８個の独立したコラ
ム８〇−９６に分割することが可能であり、その各コラ
ムは、それ自身の演算論理装置（Ａ　Ｌ　Ｕ）及びメモ
リ制御器を有している。アドレス発生器９８は、アドレ
スラッチ１００−１１６を介して、メモリコラム内の格
納位置を制御する。この様な形態の場合、対応するクロ
ックエツジ番号の最小の３個のビットに依存して（メモ
リアドレスとしても使用することが可能である）、各人
力サンプルを８個のコラムの一つへ進行させることが可
能である。

この様な構成の一つの場合、読取り一修正−書込みサイ
クルは４００ｎ　ｓかかり、−万人力サンプルは１００
ｎｓ当り１個の最大の割合で到達することが可能である
ことが判明した。従って、任意の時間において、これら
のコラムの最大４個が、読取り一修正−書込みアクセス
を同時的に且つ独立的に実行する。該メモリは、好適に
は、電子ビームテストプローブシステムのデータ処理シ
ステムヘアクセスすることの可能なバッファ内に２５６
にの１６ビツトのサンプルを格納することが可能である
。

従来のロジックアナライザ即ち論理分析器をモデルとし
た形態で電子ビームテストプローブシステムの表示ター
ミナル上にデイスプレィ即ち表示装置が設けられている
。この様な表示装置は、ユーザに、その動作が、可及的
に、論理分析器モデルでの類推による直感であるような
ツールを提供している。ポツプアップメニュー及びアイ
コンを広範に使用し、且つ可能である場合には、ユーザ
が実際の測定プロセスから遮断されていることが望まし
い。

上述した従来技術の方法及び装置は、単一チャンネルの
波形採取を提供している。従来のマルチチャンネル装置
は、複数個の「プローブ」　（プローブアイコン）を、
電子ビームテストプローブシステムのデイスプレィター
ミナルのＳＥＭツール窓上に配置することが可能である
ものが知られている。例えば、Ｓ、　　Ｃｏｎｃｉｎａ
及びＮ。

Ｒｉｃｈａｒｄｓｏｎ共著「ワークステーション駆動型
Ｅビーム探査機（ＷｏｒｋｓｔａｔｉｏｎＤｒｉｖｅｎ
　　Ｅ−Ｂｅａｍ　　Ｐｒｏｂｅｒ）」、国際テスト会
議プロシーリングズ、５５４−５６０頁（１９８７）の
文献を参照するとよい。即ち、試料回路の生の電圧コン
トラスト画像を表示する窓において、試料回路の探査さ
れるべき箇所にアイコンを配置する。次いで、該システ
ムは、各プローブ位置に対して逐次的に論理波形を採取
し且つその波形画像を表示する。

第７図は、試料回路のユーザが特定したノードにおける
採取信号を表わす波形画像と共に試料回路の導体の電圧
コントラスト画像を示す電子ビームテストプローブシス
テム表示の一例である。窓のバックグラウンドには、試
料回路の導体の電圧コントラスト画像が示されている。

ユーザによって画像内に配置されたプローブアイコン（
第７図中に０．３，４．５，６．７で示されている）は
、測定すべき導体を示している。次いで、電子ビームテ
ストプローブシステムは、電子ビームを正確なノードへ
指向させて、導体の論理状態を決定することが可能であ
る。そのビームのサンプリング速度は、例えば１０ＭＨ
ｚの許容可能な最大値近くに維持される。このことは、
トリガ信号当り複数個のビームパルスを発生し且つ高速
デジタル信号処理を使用して上述した如き従来の態様で
発生するデータの流れを捕獲し、処理し且つ操作するこ
とによって遠戚される。単一の導体に対する論理波形は
、典型的に、１秒以内で測定することが可能である（勿
論、それは、トリガ速度に依存しており、それはテスト
ベクトルパターン長さに関係している）。従って、１６
ビツト又は３２ビツトの完全なバスの状態は、数秒で容
易に決定することが可能である。データが採取されると
、それは別の装置からの同様な結果又はシミュレーショ
ン及びテストベクトルの何れかと直接的に比較すること
が可能である。

第７図のフォアグラウンドの窓に示しであるものは、試
料回路の対応する選択した位置０−７において採取され
た一連の波形画像ｗａｖｅｏ−Ｗａｖｅ７である（波形
画像ｗ　ａ　ｖ　ｅ　１及びｗａｖｅ２に対応するプロ
ーブ位置１及び２を表わすアイコンは、フォアグラウン
ドにおける「ロジックアナライザ」窓によって隠されて
いるので、第７図には示されていない）。波形画像ｗ　
ａ　ｖ　ｅ　２の右側部分における白色のブロックは、
採取データを表わしており、それは探査位置が論理「１
」又は論理「０」状態にあるか否か不定である。

電子ビームテストプローブシステムは、上述【、５た如
く定性的（論理状態）波形を得るばかりでなく、定量的
（電圧レベル又はアナログ）波形を得るために使用する
ことが可能である。第８図は、いかにしてこのことを実
施することが可能であるかの従来例を示した概略図であ
る。電子ビームコラムのフィルタ電極１２０が、テスト
中の試料装ｆｉｔ　（ＯＵＴ）１２２と電子ビームコラ
ムのシンチレータ１２４との間に配置されている。二次
電極１２６が遅延電界を経験するように電圧Ｖが電極１
２０へ印加される。電極１２０によって与えられる電位
障壁を打勝つのに十分なエネルギを有する電子の数は、
試料１２２の表面電位によって支配される。ゲート１３
２及び積分器１３４によって形成され且つ定電流源１３
０によって電流が供給されるフィードバックループを使
用して、検知される電子の数を一定に維持する態様でフ
ィルタ電極の電位を変化させ、従って光倍増管（ＰＭＴ
）１２８の電流を変化させる。ゲート１３２は、各ビー
ムパルス間隔期間中に一度閉成され、従ってフィルタ電
極１２０上の電圧は、試料１２２の表面電位における変
動に追従する。

」二連した波形採取技術の基本的な前提は、試料回路が
常に正確に同一の態様で機能障害を発生するということ
であり、即ち機能障害即ち失敗がテストパターンの各繰
返し期間中に繰返されるか、又は少なくとも、採取デー
タの平均化が機能障害を診断することが可能である波形
画像を発生するのに十分に高い確率のテストパターンの
繰返し期間中に繰返し発生するということである。実際
上、ＩＣ機能障害の約７５−８０％のものはこのタイプ
の機能障害であることが判明した。しかしながら、ある
ＩＣは、間欠的にのみ機能障害を起こすものであり、例
えばテストパターンを１０回繰返した内の１回又は２回
だけ機能障害を発生する。

この様な場合、良好な動作と機能障害を起こした動作の
両方からの平均化データは機能障害を発生する動作の原
因を診断する上で有用な波形画像を与えるものではない
のがしばしばであるから、採取データが試料回路の予定
した（「正しい」即ち「良好」）性能を表わすものであ
るか又は試料回路の「機能障害性」性能を表わすもので
あるかを知ることは重要である。従来、試料回路乃至は
装置を繰返し機能障害を発生させることが可能なもので
はないので、この種類の問題を電子ビームテストブロー
・ブシステムで解決することは不可能である。その代わ
り、機能障害性のメカニズムが間欠的なものではないよ
うに装置の動作パラメータ（例えば供給電圧、操作速度
又は温度）を変化させることが必要であった。このこと
は、時間がかかり、不便であり又不可能な場合もある。

目　　的 本発明は、以上の点に鑑みなされたものであって、上述
した如き従来技術の欠点を解消し、集積回路などの回路
の間欠的な機能障害を表わすデータを採取することが可
能な方法及び装置を提供することを目的とする。本発明
の一実施例の目的とするところは、機能障害性の動作を
表わす波形画像を発生することが可能であるように試料
回路の良好な動作からのデータを拒絶する一方、試料回
路の間欠的機能障害を表わすデータを採取することが可
能な方法及び装置を提供することである。

この様な画像は、間欠的機能障害の発生源及び／又はそ
の原因を診断する上で重要な助けとなるものである。

構成 前述した如き目的及びその他の目的は、本発明の方法及
び装置の実施例によって達成される。本発明は、この様
な条件を充足する条件付き信号採取モードを与えている
。データは、テストパターンを介しての各バスにおいて
通常の態様で採取される。しかしながら、各テストパタ
ーン実行の終わりにおいて、テスタからの合否信号を使
用してそのデータを拒絶するか又は受付ける。この様に
、問題とする機能障害に関する情報を担持するデータの
みを蓄積し且つその様な情報を担持しないデータを拒絶
することが可能である。何回かのテストパターンを繰返
すことにより、機能障害を示すデータのみをデイスプレ
ィ即ち表示することが可能である。従って、装置の動作
パラメータを変化させる必要性なしに、間欠的機能障害
を効果的に診断することが可能である。

本発明の一実施形態においては、回路の間欠的機能障害
を表わすデータを採取する方法が提供され、その方法は
、（ａ）該回路の動作パラメータを表わすデータを採取
するために該回路へテストベクトルのパターンの印加期
間中に該回路をプローブ即ち探査し、（ｂ）該回路が該
印加パターンに応答して予定した態様で動作することを
失敗したか否かを決定し、（ｃ）ステップ（ａ）及び（
ｂ）を繰返し行ない、且つ（ｄ）該回路が該予定した態
様で動作することを失敗したと決定された場合の複数個
のステップ（ａ）及び（ｂ）の繰返しから得られた採取
データを加算する、上記各ステップを有している。この
方法は、好適には、前述した「インターレース」技術を
利用して実施する。この方法は、論理状態マツプ及び／
又はアナログ波形を与えるために使用することが可能で
ある。

本発明の別の実施態様によれば、回路の間欠的機能障害
を表わすデータを採取する装置が提供される。本発明の
一実施形態においては、この装置は、第−及び第二デー
タ格納バッファを有すると共に、（ａ）第一格納バッフ
ァを「良好データ」バッファとして画定し且つ第二デー
タ格納バッファを「一次的データ」バッファとして画定
し、（ｂ）該回路の動作パラメータを表わすデータを採
取するために該回路へテストベクトルのパターンを印加
期間中に該回路をプローブ即ち探査し、（ｃ）該採取デ
ータを該「良好データ」バッファからの格納データと加
算し且つその和を「一次的データ」バッファ内に格納し
、（ｄ）前記パターンに印加に応答して該回路が予定し
た態様で動作することを失敗したか否かを決定し且つ該
回路が該予定した態様で動作することを失敗した場合に
は、前記第二バッファを「良好データ」バッファとして
画定し且つ前記第一バッファを「一次的データ」バッフ
ァとして画定し、（ｅ）ステップ（ｂ）−（ｄ）を繰返
し行なう上記各機能を具備する手段を有しており、その
際に、前記「良好データ」バッファ内に格納されるデー
タは、前記回路が機能障害を起こしている場合の前記回
路の少なくとも一つの動作パラメータを表わす採取デー
タの和を有していることを特徴とする。

テストパターンの繰返し印加期間中に試料回路が予定し
た態様で動作したか否かをテストし、且つ該試料回路の
機能障害を起こした動作を表わすデータのみを平均化す
ることによって、その機能障害がテストパターンの繰返
しの内で非常に少ない割合で発生した場合であっても、
該試料回路の間欠的機能障害を表わす波形を構築するこ
とが可能である。

実施例 以下、添付の図面を参考に、本発明の具体的実施の態様
について詳細に説明する。

第９図は、間欠的に機能障害を発生する回路からの適切
な診断データを得ることの困難性を示した一連の波形を
表わしている。波形Ａは、テストベクトルパターンを印
加した試料回路内の所定の位置からの予定した波形を示
している。論理状態は、レベルｖ１からレベルｖ２へ変
化し且つレベルＶＩへ復帰している。第９図の波形Ｂは
、機能障害を発生している場合の試料回路内の同一の位
置における可能な波形の一例を示している。テスト中の
回路が５０％の確率で可能障害を起こす場合には、多数
の機能障害を起こした場合及び起こさなかった場合のテ
ストパターンの繰返しから採取されるデータの平均を行
なうと、第９図の波形Ｃに示した如き波形が発生する場
合があり、その場合、所定の位置における信号は、レベ
ルｖ１からレベルＶＩとＶ２との間の中間のレベルへ変
化し、且つレベルｖＩへ復帰している。この様なチップ
の間欠的機能障害を診断する場合、第９図の波形Ｃの信
号と波形Ａの信号との間の差異を検知することが可能な
場合もあれば又は可能でない場合もある。

しかしながら、テストパターンを１０回繰返す毎に一度
だけ機能障害が発生する場合には、テストパターンを多
数回繰返した場合の平均は、第９図の波形りに示した如
き波形画像となる場合がある。この様な場合、波形画像
は、レベルＶ１からレベルＶ１とｖ２との間の差の約９
０％を表わすレベルへ上昇し、次いでレベルｖ１へ復帰
する。

第９図の波形Ａと波形りの波形画像の間の非常に小さな
差をオペレータが認識することの蓋然性は低い。又、間
欠的機能障害が発生する頻度が低ければ低いほど、電子
ビームプローブテストシステムで採取される波形画像の
間の些細な差をオペレータが発見することは一層困難と
なる。

本発明の一実施例を、第１０図にブロック図で示しであ
る。テスタ１４からのトリガ信号がタイミング制御回路
２００へ供給され、タイミング制御回路２００は、従来
の態様の電子ビームの電気光学系へビームパルスタイミ
ング信号を供給する。

電子ビームコラムからの信号（採取データを表わしてい
る）は、ビームパルスタイミングによって同期されるタ
イミング信号の制御下で、アナログ・デジタル変換器（
ＡＤＣ）２０２によってデジタル形態へ変換される。Ａ
ＤＣ２０２からのデジタル化されたデータは、演算論理
装置（Ａ　Ｌ　Ｕ）２０４の第一入力端へ供給される。

データ格納メモリ２０６は、等しい半分の部分に分割さ
れており、即ち第一データバッファ２０８と第二データ
バッファ２１０とに分割されている。データバッファ２
０８．２１０の一方は、初期的に、「良好データ」バッ
ファとして画定されており、且つ他方のものは「一次的
データ」バッファとして画定されている。テストベクト
ルシーケンスをパスする期間中、「良好データ」バッフ
ァ内のデータはＡＬＵ２０４においてＡＤＣ２０２から
入力されるデータへ加算され、且つその結果は「一次的
データ」バッファ内の対応する位置に格納される。

各ベクトルシーケンスの終わりに、テスタ１４からのス
テータスラインが検査されて、該回路が印加されたテス
トベクトルパターンに応答して予定された如くに動作し
たか又は機能障害（失敗）を発生したか否かを決定する
。該回路が直前に完了したテストベクトルシーケンスを
「バス」した場合、テスタからの合否信号は、今採取さ
れたデータを廃棄すべきであることを表わし、そのこと
は、次のサイクルの期間中に「良好データ」バッファを
「良好データ」バッファとして取扱い且つ「一次的デー
タ」バッファを「一次的データ」バッファとして取扱う
ことを継続することによって行なわれる。なぜならば、
この場合の「一次的データ」バッファは不所望の情報を
収容しているからである。

しかしながら、テスタからの合否信号が、テスト中の装
置がテストシーケンスにおいて機能障害を発生したこと
を表わす場合には、データバッファ２０８，２１０の役
割は逆転される。即ち、次のテストサイクル期間におい
て、「一次的データ」バッファは「良好データ」バッフ
ァとなり、一方「良好データ」バッファは「一次的デー
タ」バッファとなる。この様に、回路が機能障害即ち失
敗を発生したテストサイクルにおいてのみテスト中の試
料回路における所定のノードにおいてデータサンプルを
採取することが可能である。

第１０図に概略示した如く、テスタ１４からの合否信号
は通信インターフェース２１２へ供給され、それは電子
ビームテストプローブシステムのマイクロプロセサ２１
４と通信する。通信インターフェース２１２及びマイク
ロプロセサ２１４は、好適には、電子ビームテストプロ
ーブシステム内に組込まれているワークステーション（
例えば、サンマイクロシステムズ社から人手可能なもの
）内に組込まれている。マイクロプロセサ２１４の制御
下にあるデータバッファ制御器２１６は、与えられたテ
ストパターンサイクルに対して、データバッファ２０８
及び２１０のどちらのデータを「良好データ」バッファ
として取扱い且つデータバッファ２０８及び２１０のど
ちらのデータを「一次的データ」バッファとして取扱う
かということを制御するために、データマルチプレクサ
２１８及び２２０へ制御信号を供給する。データバッフ
ァアドレス制御器２１２は、タイミング制御回路２００
からタイミング情報を受取り、それは、格納されるデー
タが表示されるべき波形画像上の特定の点と関連付けら
れるようにバッファ２０８及び２１０内へのデータの格
納を制御器２２２が制御することを可能とする。

第１１図は、第１０図の構成の動作を示したフローチャ
ートである。第１１図に示したプロセスを開始する前に
、テスタの動作パラメータ（例えば、テストベクトルパ
ターン）及び電子ビームテストプローブシステムの動作
パラメータ（例えば、ビームパルス幅、インターレース
比、サンプリング速度）がユーザによって確立され、且
つテスト及び探査を行なうために試料回路（テスト中の
装置即ちＤＵＴ）を配置させる。その試料回路がテスト
ベクトルパターンを印加することによって励起されると
、データ採取が開始される。採取条件（例えば、電子ビ
ームパルス幅、インターレース比及びサンプリング速度
）が設定され、且つデータバッファ２０８及び２１０の
一方（例えば、データバッファ２０８）が「採取」　（
即ち、「良好データ」）バッファとして設定される。次
いで、テストベクトルパターンのパス（即ち「繰返し」
）の期間中にデータが採取され、新たに採取されたデー
タはマルチプレクサ２１８及び２２０の適宜の制御を介
して「良好データ」バッファ内のデータへ加算され、且
つその結果得られる和は「一次的データ」バッファ（こ
の場合は、データバッファ２１０）内へ格納される。

次いで、テスタ１４からの合否信号がチエツクされ、今
完了したばかりのテストベクトルシーケンスの印加期間
中にテスト中の回路が予定した態様で動作したか又は機
能障害を発生したか否かを決定する。該回路が予定した
如くに動作した場合には、バッファ２０８は「良好デー
タ」バッファのままであり且つバッファ２１０は「一次
的データ」バッファのままとなる。一方、該回路がその
今完了したばかりのサイクル期間中に機能障害を起こし
た場合には、バッファ２１０は「良好データ」バッファ
として再画定され且つバッファ２０８は「一次的データ
」バッファとして再画定される。

次いで、データが「完成」するまで、例えば予め定めた
数の完全なインターレースしたサンプルの組を採取し且
つ平均化するまで、このテストパターンを繰返し実行し
、その結果得られる波形画像を表示して、オペレータが
解析を行なうことが可能である。この表示は、第７図に
示した形態のものとすることが可能である。

第１２図は、間欠的機能障害を表わす試料回路からの定
量的波形データを採取するための本発明に基づいて構成
された電子ビームテストプローブシステムの一部を示し
たブロック図である。電子ビームコラムのフィルタ電極
３２０が、テスト中の試料回路（ＤＵＴ）３２２と電子
ビームコラムのシンチレータ３２４との間に配置されて
いる。

二次電子３２６が遅延磁界を経験するように電極３２０
へ電圧Ｖｌが印加されている。電極３２０によって与え
られる電位障壁を打勝つのに十分なエネルギを有する電
子の数は、試料装置３２２の表面電位によって支配され
る。サンプリング回路３３０によって形成されるフィー
ドバックループは、電子ビームがオンにパルス動作され
るとＰＭＴ３２８からの信号をサンプルし、且つＰＭＴ
３２８の検知器からの固定電流を維持し電圧ｖＩを一定
に維持する。

サンプリング回路３３０の好適実施例を第１２図に示し
である。積分用アナログ・デジタル変換器（ＡＤＣ）３
３４が、ＰＭＴ３２８の出力端へ接続されており、且つ
定電流源３３２の出力端へ接続されており、且つ制御器
３３８へ接続されている。ＡＤＣ３３４は、制御器３３
８からのタイミング信号の制御下においてその入力端に
おける信号をデジタル化し、且つデジタル出力信号を比
較論理回路３３６へ供給する。比較論理回路３３６は、
制御器３３８からの制御信号及びデジタル・アナログ変
換器（ＤＡＣ）３５２の出力端からのライン３４０上の
デジタルフィードバック信号とを受取る。比較論理回路
３３６は、ＡＤＣ３３４からのライン３３５上の人力信
号の一部とライン３４０上のデジタルフィードバック信
号の一部とを加算することによりプログラマブル即ち書
込み可能なローリング平均化機能を実行する。この書込
み可能平均化値は、部分的係数の選択によって決定され
、それは、ユーザが、ループセトリング時間と信号対雑
音比との間の利益考量することを可能とする。部分的係
数αをＡＤＣからのライン３３５上の入力信号へ印加す
ると、部分的係数１−αがライン３４０上のデジタルフ
ィードバック信号へ印加される。比較論理回路３３６か
らのデジタル出力信号は、マルチプレクサ（ＭＵＸ）３
４２を介して、デジタルメモリ３４４へ供給される。メ
モリ３４４は、例えば、３２ビット幅の５０００ワード
メモリとすることが可能である。

メモリ３４４はそれぞれバッファメモリ半分部分３４６
及び３４８へ分割されており、それらは制御器３３８か
らのアドレス制御信号を受取る。メモリ３４４からのデ
ジタル出力信号は、マルチプレクサ（ＭＵＸ）３５０を
介してデジタル・アナログ変換器（ＤＡＣ）３５２へ通
過され、ＤＡＣ３５２は、制御器３３８からの信号の制
御下で動作する。ＤＡＣ３５２の出力端は、制御型イン
ピーダンスライン３５４を介してフィルタ電極３２０へ
接続されている。例えば７５Ω抵抗などのような適宜の
終端部がフィルタ電極３２０を接地へ終端させており、
ライン反射によって発生されるエラーを回避している。

制御器３３８は、ＤＵＴ３２２を操作して得られるテス
タからの合否信号を受取るべく接続された入力端を有し
ており、その合否信号は、テストベクトルパターンを印
加する各繰返し動作において、ＤＵＴ３２２が予定され
た態様で動作したか又は機能障害を発生したか否かを表
わす。

動作について説明すると、サンプリング回路３３０は、
複数個の制御「ループ」として並列的に動作する。各「
ループ」は、全てのサンプル点が結合して時間の関数と
しての波形画像を形成するように、別々のサンプル時点
において動作する。

第１０図の定性的／論理実施例の場合における如く、一
方のバッファ（例えば、バッファ３４６）は、初期的に
は、「良好データ」バッファとして画定されており、且
つ他方のバッファ（例えば、バッファ３４８）は「一次
的データ」バッファとして画定されている。メモリ３４
４は、好適には、採取すべき波形画像内のサンプル点の
２倍のデジタル「ワード」を格納することが可能な３２
ビット幅のメモリである。波形画像は、例えば、５００
０個のサンプル点を有することが可能である。

テストベクトルパターン期間中に測定（サンプル）を行
なう各時間に「良好データ」バッファ及び「一次的デー
タ」バッファの各々におけるアドレスが割当てられてい
る。次に、「良好データ」バッファの対応するアドレス
から検索されたデータはＤＡＣ３５２へ供給され且つア
ナログ信号へ変換されてフィルタメツシュ３２０へ印加
され、テストベクトルパターンにおけるその時間を表わ
すＰＭ７３２８の出力はデジタル化され且つ「一次的デ
ータ」バッファ内に格納するために供給される（論理３
３６及びＭＵＸ３４２を介し）。

ＤＵＴ３２２へのテストベクトルパターンの１回の印加
が完了すると、テスタからの合否信号が制御器３３８に
よって検査される。ＤＵＴ３２２が今完了したばかりの
テストベクトルパターンに応答して予定された態様で動
作した場合には、次の繰返しサイクル期間中に、「良好
データ」バッファは「良好データ」バッファのままであ
り且つ「一次的データ」バッファは「一次的データ」バ
ッファのままである。一方、ＤＵＴ３２２が今完了した
ばかりのテストベクトルパターンに応答して予定された
態様で動作することを失敗した場合には、次の繰返しサ
イクルの場合に、「良好データ」バッファは「一次的デ
ータ」バッファとして再画定され且つ「一次的データ」
バッファは「良好データ」バッファとして再画定される
。

「機能障害性」のサイクルが適宜の数繰返された後に、
「良好データ」バッファ内のデータはアナログ波形画像
として表示させることが可能であり、その場合、該波形
画像の各点における値は、「良好データ」バッファ内の
所定のアドレスにおける値を表わしている。

ＡＤＣ３３４は、「逐次近似」又は「二進サーチ」モー
ドで動作する。「逐次近似」プロセスの場合、前に格納
したサンプル値が比較論理３３６内の新たなサンプルと
比較され、且つ新たな近似が発生される。一方、「二進
サーチ」モードの場合、格納されるべき結果は、最大桁
ビットから開始し且つ最小桁ビットへ向かって演算する
ことにより、−度に１個のバイナリ−ビットで計算され
る。この技術は、内部半割と呼称される場合がある。な
ぜならば、各逐次的ビットは前のビットの値の半分だか
らである。

以上、本発明の具体的実施の態様について詳細に説明し
たが、本発明は、これら具体例にのみ限定されるべきも
のではなく、本発明の技術的範囲を逸脱することなしに
、種々の変形が可能であることは勿論である。例えば、
本発明は、任意のタイプのプローブシステムを使用して
実施することが可能であり、例えば、単チャンネル及び
／又は複チャンネル、同期型又は非同期型採取モード、
のシステムにおいて実施することが可能であり、且つ間
欠的に機能障害を発生する回路によりテストベクトルパ
ターンの複数回の機能障害を発生する実行からのデータ
を保持し且つ平均化することが可能な任意のデータ処理
装置と共に使用することが可能である。

【図面の簡単な説明】

第１図は従来の電子ビームテストプローブシステムを示
したブロック図、第２図は定性的波形データ採取用の従
来の態様で構成された電子ビームテストプローブシステ
ムの一部を示したブロック図、第３図は電子ビームテス
トプローブシステムを使用して波形データを採取する従
来の方法を示したタイミング線図、第４図は各テストパ
ターン繰返し期間中に波形の複数個の点におけるデータ
を採取するためにビームパルスを「インターレース」す
る従来の方法を示したタイミング線図、第５図及び第６
図は非同期型又は同期型波形データ採取用の従来の態様
で構成した電子ビームテストプローブシステムの一部を
示した各ブロック図、第７図は試料回路の所定のノード
において採取した信号を表わす波形画像と共に試料回路
の導体の電圧コントラスト画像を示した従来の電子ビー
ムテストプローブシステムの表示例を示したオシログラ
フ波形写真説明図、第８図は定量的波形画像を採取する
ために従来の態様で構成した電子ビームテストプローブ
システムの一部を示したブロック図、第９図は間欠的機
能障害を示した試料回路からの有用な波形画像を採取す
る困難性を示した説明図、第１０図は間欠的機能障害を
発生する試料回路からの論理状態波形データを採取する
ために本発明の一実施例に基づいて構成された電子ビー
ムテストプローブシステムの一部を示したブロック図、
第１１図は第１０図に示した如く構成された電子ビーム
テスタの動作を示したフローチャート図、第１２図は間
欠的機能障害を発生する試料回路からの定量的波形デー
タを採取するために本発明の別の実施例に基づいて構成
された電子ビ−ムテストブローブシステムの一部を示し
たブロック図、である。 （符号の説明） ２００：タイミング制御回路 ２０２：アナログ・デジタル変換器 ２０４：演算論理装置 ２０６：データ格納メモリ ２０８：第一データバッファ ２１０：第二データバッファ ２１２：通信インターフェース ２１４：マイクロプロセサ ２１６：データバッファ制御器 ２１８．２２０：データマルチプレクサ３２０：フィル
タ電極 ３２２ニテスト中の試料装置 ３２４：シンチレータ ３２６：二次電子 ３３０：サンプリング回路 ３３２：定電流源 ３３４：アナログ・デジタル変換器 ３３６：比較論理回路 ３３８：制御器 ４４ ：デジタルメモリ

Claims (1)

1. 【特許請求の範囲】 １、回路の間欠的機能障害を表わすデータを採取する方
   法において、 （ａ）前記回路の動作パラメータを表わすデータを採取
   するために前記回路へテストベクトルのパターンを印加
   する期間中に前記回路を探査し、（ｂ）前記パターンに
   応答して前記回路が予定した態様で動作することを失敗
   したかどうかを決定し、 （ｃ）上記ステップ（ａ）及び（ｂ）を繰返し行ない、 （ｄ）前記回路が前記予定した態様で動作することを失
   敗した場合の複数個の上記ステップ（ａ）及び（ｂ）の
   繰返しから採取したデータを加算する、 上記各ステップを有することを特徴とする方法。 ２、特許請求の範囲第１項において、前記回路を探査す
   る場合に、前記テストベクトルのパターンの少なくとも
   一つを前記回路へ印加している期間中に、前記回路内の
   所定の位置に電子ビームを繰返しパルス動作させ且つ前
   記繰返しパルス動作に応答しての前記回路からの二次的
   電子放出を検知することを特徴とする方法。 ３、特許請求の範囲第２項において、前記回路の失敗動
   作を表わす波形画像を発生するために前記加算データを
   表示するステップを有することを特徴とする方法。 ４、特許請求の範囲第２項において、前記回路内の所定
   位置における失敗動作を表わす論理状態マップの形態で
   前記加算データを表示するステップを有することを特徴
   とする方法。 ５、特許請求の範囲第１項において、前記パターンの印
   加期間中に前記回路内の所定位置における定量的電位レ
   ベルを表わすアナログ波形画像の形態で前記加算データ
   を表示するステップを有することを特徴とする方法。 ６、回路の間欠的機能障害を表わすデータを採取する装
   置において、 （ａ）前記回路の動作パラメータを表わすデータを採取
   するために前記回路へテストベクトルパターンを印加す
   る期間中に前記回路を探査する手段、 （ｂ）前記パターンに応答して前記回路が予定した態様
   で動作することを失敗したか否かを決定する手段、 （ｃ）上記ステップ（ａ）及び（ｂ）を繰返し行なう手
   段、 （ｄ）前記回路が前記予定した態様で動作することを失
   敗した場合における複数個の上記ステップ（ａ）及び（
   ｂ）の繰返しから採取されたデータを加算する手段、 を有することを特徴とする装置。 ７、特許請求の範囲第６項において、前記探査手段が、
   前記回路への前記テストベクトルのパターンの少なくと
   も１個の印加期間中に、前記回路内の所定位置に電子ビ
   ームを繰返しパルス動作させ且つ前記繰返しパルス動作
   に応答して前記回路からの二次的電子放出を検知するこ
   とを特徴とする装置。 ８、特許請求の範囲第７項において、前記回路の失敗し
   た動作を表わす波形画像を発生するために前記加算デー
   タを表示する手段を有することを特徴とする装置。 ９、特許請求の範囲第７項において、前記回路内の所定
   位置における失敗動作を表わす論理状態マップの形態で
   前記加算データを表示する手段を有することを特徴とす
   る装置。 １０、特許請求の範囲第６項において、前記パターンの
   印加期間中に前記回路内の所定位置における定量的電位
   レベルを表わすアナログ波形画像の形態で前記加算デー
   タを表示する手段を有することを特徴とする装置。 １１、回路の間欠的機能障害を表わすデータを採取する
   方法において、 （ａ）第一データ格納バッファを良好データバッファと
   して画定すると共に第二データ格納バッファを一次的デ
   ータバッファとして画定し、（ｂ）前記回路の動作パラ
   メータを表わすデータを採取するために前記回路へテス
   トベクトルのパターンを印加期間中に前記回路を探査し
   、（ｃ）前記採取データを前記良好データバッファから
   の格納データと加算し、且つその和を前記一次的データ
   バッファ内に格納し、 （ｄ）前記回路が前記パターンに応答して予定した態様
   で動作することを失敗したか否かを決定し、且つ前記回
   路が前記予定した態様で動作することを失敗した場合に
   は、前記第二バッファを良好データバッファとして再画
   定すると共に前記第一バッファを一次的データバッファ
   として再画定し、 （ｅ）上記ステップ（ｂ）−（ｄ）を繰返し行なう、 上記各ステップを有しており、前記良好データバッファ
   内に格納されるデータは、前記回路が機能障害を起こし
   ている場合の前記回路の少なくとも１個の動作パラメー
   タを表わす採取データの和を有していることを特徴とす
   る方法。 １２、特許請求の範囲第１１項において、前記回路を探
   査する場合に、前記回路へ前記テストベクトルのパター
   ンの少なくとも１個の印加期間中に、前記回路内の所定
   位置に電子ビームを繰返しパルス動作させ且つ前記繰返
   しパルス動作に応答して前記回路からの二次的電子放出
   を検知することを特徴とする方法。 １３、特許請求の範囲第１２項において、前記回路の機
   能障害動作を表わす波形画像を発生するために前記加算
   データを表示するステップを有することを特徴とする方
   法。 １４、特許請求の範囲第１２項において、前記回路内の
   所定位置における機能障害動作を表わす論理状態マップ
   の形態で前記加算データを表示するステップを有するこ
   とを特徴とする方法。 １５、特許請求の範囲第１１項において、前記パターン
   の印加期間中に前記回路内の所定位置における定量的電
   位レベルを表わすアナログ波形画像の形態で前記加算デ
   ータを表示するステップを有することを特徴とする方法
   。 １６、回路の間欠的機能障害を表わすデータを採取する
   装置において、 （ａ）第一データ格納バッファを良好データバッファと
   して画定すると共に第二データ格納バッファを一次的デ
   ータバッファとして画定し、（ｂ）前記回路の動作パラ
   メータを表わすデータを採取するために前記回路へテス
   トベクトルのパターンを印加する期間中に前記回路を探
   査し、（ｃ）前記採取データを前記良好データバッファ
   からの格納データと加算し且つその和を前記一次的デー
   タバッファ内に格納し、 （ｄ）前記パターンに応答して前記回路が予定した態様
   で動作することを失敗したか否かを決定し、且つ前記回
   路が前記予定した態様で動作することを失敗した場合に
   は、前記第二バッファを良好データバッファとして再画
   定すると共に前記第一バッファを一次的データバッファ
   として再画定し、 （ｅ）上記ステップ（ｂ）−（ｄ）を繰返し行なう、 上記各機能を有する手段が設けられており、前記良好デ
   ータバッファ内に格納されるデータは、前記回路が機能
   障害を起こしている場合の前記回路の少なくとも１個の
   動作パラメータを表わす採取データの和を有しているこ
   とを特徴とする装置。 １７、特許請求の範囲第１６項において、前記手段が、
   前記回路へ前記テストベクトルのパターンを少なくとも
   １個印加している期間中に、前記回路内の所定位置に電
   子ビームを繰返しパルス動作させ且つ前記繰返しパルス
   動作に応答して前記回路からの二次的電子放出を検知す
   る手段を有していることを特徴とする装置。 １８、特許請求の範囲第１７項において、前記手段が、
   前記回路の動作の機能障害を表わす波形画像を発生する
   前記加算データを表示する手段を有することを特徴とす
   る装置。 １９、特許請求の範囲第１７項において、前記手段が、
   前記回路内の所定位置における動作機能障害を表わす論
   理状態マップの形態で前記加算データを表示する手段を
   有することを特徴とする装置。 ２０、特許請求の範囲第１６項において、前記手段が、
   前記パターンの印加期間中に前記回路内の所定位置にお
   ける定量的電位レベルを表わすアナログ波形画像の形態
   で前記加算データを表示する手段を有することを特徴と
   する装置。 ２１、回路の間欠的機能障害を表わす定量的波形データ
   を採取する方法において、 （ａ）前記回路へテストベクトルのパターンを印加期間
   中に複数個のサンプリング時間において前記回路を探査
   して前記サンプリング時間の各々における定量的測定値
   を表わすデータを採取し、（ｂ）前記パターンに応答し
   て前記回路が予定した態様で動作することを失敗したか
   否かを決定し、 （ｃ）上記ステップ（ａ）及び（ｂ）を繰返し行ない、 （ｄ）前記各サンプリング時間において、前記回路が前
   記予定した態様で動作することを失敗したと決定された
   場合の複数個の上記ステップ（ａ）及び（ｂ）の繰返し
   からの採取データを加算する、上記ステップを有するこ
   とを特徴とする方法。 ２２、特許請求の範囲第２１項において、前記回路を探
   査する場合に、前記回路内の所定位置において電子ビー
   ムを繰返しパルス動作させ且つ前記パルス動作に応答し
   て前記回路からの二次的電子放出を検知することを特徴
   とする方法。 ２３、特許請求の範囲第２２項において、前記回路の機
   能障害動作を表わす波形画像を発生するために前記加算
   データを表示するステップを有することを特徴とする方
   法。 ２４、回路の間欠的機能障害を表わす定量的波形データ
   を採取する装置において、 （ａ）前記回路へテストベクトルのパターンを印加する
   期間中に複数個のサンプリング時間において前記回路を
   探査して前記サンプリング時間の各々における定量的測
   定値を表わすデータを採取し、 （ｂ）前記回路が前記パターンに応答して予定した態様
   で動作することを失敗したか否かを決定し、 （ｃ）上記ステップ（ａ）及び（ｂ）を繰返し行ない、 （ｄ）前記各サンプリング時間に対して、前記回路が前
   記予定した態様で動作することを失敗したと決定される
   場合の複数個の上記ステップ（ａ）及び（ｂ）の繰返し
   からの採取データを加算する、上記各機能を具備する手
   段を有することを特徴とする装置。 ２５、特許請求の範囲第２４項において、前記手段は、
   前記回路内の所定位置に電子ビームを繰返しパルス動作
   させ且つ前記パルス動作に応答して前記回路からの二次
   的電子放出を検知する前記回路を探査する手段を有する
   ことを特徴とする装置。 ２６、特許請求の範囲第２５項において、前記手段が、
   前記回路の機能障害動作を表わす波形画像を発生するた
   めに前記加算データを表示する手段を有することを特徴
   とする装置。 ２７、特許請求の範囲第２４項において、前記手段が、 （ａ）検知した電子を表わす信号を発生する電子検知手
   段（３２４、３２８）及びフィルタ電極手段（３２０）
   を持っており電子ビームパルスを発生することの可能な
   電子ビーム列、 （ｂ）前記回路から放出された二次電子が減速電界を経
   験するように前記フィルタ電極手段へ電圧（Ｖ＿１）を
   印加する手段、 （ｃ）電子ビームパルスから発生する前記電子検知手段
   からの信号をサンプルするサンプリング回路手段（３３
   ０）、を有しており、前記サンプリング回路手段が、前
   記電子検知手段から前記フィルタ電極手段へのフィード
   バックループを形成すべく接続されており、前記フィー
   ドバックループは前記印加電圧（Ｖ＿１）を一定に維持
   するために前記電子検知手段から一定の電流を維持すべ
   く作用することを特徴とする装置。 ２８、特許請求の範囲第２７項において、前記サンプリ
   ング回路手段（３３０）が、 （ａ）定電流供給手段（３３２）、 （ｂ）制御信号供給手段（３３８）、 （ｃ）前記電子検知手段からの信号、前記定電流供給手
   段からの定電流信号、及び前記制御信号供給手段からの
   制御信号に応答する積分用アナログ・デジタル変換器手
   段（３３４）、 （ｄ）前記アナログ・デジタル変換器手段からのデジタ
   ル出力信号、前記制御信号供給手段からの制御信号、及
   びデジタルフィードバック信号に応答し、ローリング平
   均信号を発生するために前記アナログ・デジタル変換器
   手段からの前記デジタル出力信号の一部を前記デジタル
   フィードバック信号の一部と加算するための比較論理手
   段（３３６）、 （ｅ）前記制御信号供給手段からのアドレス制御信号に
   応答するマルチワードバッファメモリ半割（３４６、３
   ４８）に分割されているメモリ手段（３４４）、 （ｆ）前記制御信号供給手段からの制御信号に応答し前
   記ローリング平均信号を前記メモリ手段へ供給する第一
   マルチプレクス手段（３４２）、（ｇ）前記制御信号供
   給手段からの制御信号に応答し前記フィルタ電極手段へ
   フィードバック信号を供給するデジタル・アナログ変換
   器手段（３５２）、 （ｈ）前記制御信号供給手段からの制御信号に応答し前
   記メモリ手段からの信号を受取り且つ前記デジタルフィ
   ードバック信号を前記比較論理手段及び前記デジタル・
   アナログ変換器手段へ供給するための第二マルチプレク
   ス手段（３５０）、を有することを特徴とする装置。