JPH0385098A - Audio equipment with dsp - Google Patents

Audio equipment with dsp

Info

Publication number
JPH0385098A
JPH0385098A JP22095489A JP22095489A JPH0385098A JP H0385098 A JPH0385098 A JP H0385098A JP 22095489 A JP22095489 A JP 22095489A JP 22095489 A JP22095489 A JP 22095489A JP H0385098 A JPH0385098 A JP H0385098A
Authority
JP
Japan
Prior art keywords
data
dsp
serial
audio data
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP22095489A
Other languages
Japanese (ja)
Other versions
JPH07121155B2 (en
Inventor
Minoru Matsuyama
実 松山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alpine Electronics Inc
Original Assignee
Alpine Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alpine Electronics Inc filed Critical Alpine Electronics Inc
Priority to JP22095489A priority Critical patent/JPH07121155B2/en
Publication of JPH0385098A publication Critical patent/JPH0385098A/en
Publication of JPH07121155B2 publication Critical patent/JPH07121155B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Circuit For Audible Band Transducer (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)

Abstract

PURPOSE:To attain the output of audio data at a high speed by using a parallel data input output terminal for external RAM connection of a digital signal processor as audio data output terminal. CONSTITUTION:When the audio data is inputted from a DSP(digital signal processor) serial terminal TSi, an S/P interface 11a receives serial dat sequentially, converts it into a parallel data, which is outputted onto a data bus. An arithmetic section 11e fetches an audio data on a bus and applies prescribed DSP processing. Then the arithmetic section 11e outputs the result of processing from a parallel input output terminal TPio via a parallel interface 11d. Through the constitution above, since the access of delay use external RAM 14 is implemented at a speed of being a multiple of 20 or over with respect to the sampling frequency, high speed output is attained.

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明はDSPを備えたオーディオ装置に係り。[Detailed description of the invention] <Industrial application field> The present invention relates to an audio device equipped with a DSP.

特にシリアルイン/シリアルアウトタイプのDSPから
パラレルデータを高速で出力できるようにしたオーディ
オ装置に関する。
In particular, the present invention relates to an audio device capable of outputting parallel data at high speed from a serial-in/serial-out type DSP.

〈従来技術〉 DSP (デジタル・シグナル・プロセッサ)はデジタ
ルオーディオデータに所定の処理、例えば音量調整処理
、左右チャンネルのセパレーション処理、ハイカット処
理、イコライジング処理、バス/トレブル処理、ラウド
ネス処理等を施し、処理結果を後段のDA変換器等を含
むオーディオ回路に出力する。
<Prior art> A DSP (digital signal processor) performs predetermined processing on digital audio data, such as volume adjustment processing, left and right channel separation processing, high cut processing, equalization processing, bass/treble processing, loudness processing, etc. The result is output to an audio circuit including a DA converter and the like in the subsequent stage.

かかるオーディオ用DSPとしては、シリアルイン/シ
リアルアウトタイプのDSPがある。第2図はシリアル
イン/シリアルアウトタイプのDSPを備えたオーディ
オ装置の要部ブロック図であり、1はDSPでシリアル
イン/シリアルアウト端子と、遅延用外部RA M接続
用のパラレル入出力端子を有している。2はシリアルで
オーディオデータを出力するデジタルソース、3はDS
Pの処理結果をパラレルに変換した後アナログ信号に変
換するDAコンバータ、4は遅延用外部RAMである。
Such audio DSPs include serial-in/serial-out type DSPs. Figure 2 is a block diagram of the main parts of an audio device equipped with a serial-in/serial-out type DSP. 1 is a DSP with serial-in/serial-out terminals and parallel input/output terminals for connecting external RAM for delay. have. 2 is a digital source that outputs audio data serially, 3 is a DS
A DA converter converts the processing result of P into parallel and then converts it into an analog signal, and 4 is an external RAM for delay.

〈発明が解決しようとする課題〉 従来のシリアルイン/シリアルアウトタイプのDSPに
おいて、データはシリアルでしか入出力できず、しかも
出力は基本的に入力に同期してサンプリング周波数fs
でしか出力できなかった。
<Problems to be solved by the invention> In conventional serial-in/serial-out type DSPs, data can only be input and output serially, and the output is basically synchronized with the input at the sampling frequency fs.
I could only output it with .

このため、従来はDSP処理結果を高速で出力できず、
後段のオーディオ回路から精度の良い処理結果例えばD
A変換結果が得られないという問題が生じる。たとえば
、DSP処理によりたとえ入力オーディオデータ間に多
数のオーディオデータを内挿できたとしても、これら内
挿データを高速でDAコンバータ3に出力できず、結局
は精度良好なりA変換結果を得ることができないという
問題が生じる。
For this reason, conventionally it was not possible to output DSP processing results at high speed,
Accurate processing results from the subsequent audio circuit, e.g.
A problem arises in that the A conversion result cannot be obtained. For example, even if it is possible to interpolate a large number of audio data between input audio data through DSP processing, these interpolated data cannot be output to the DA converter 3 at high speed, and in the end, it is difficult to obtain A conversion results with good accuracy. The problem arises that it cannot be done.

尚、パラレル入出力ポートを有する汎用DSPも最近は
市販されているが、データフォーマットがオーディオデ
ータのそれ(2′バイナリ)と違ったり、データの同期
を取るのに大規模な周辺回路が必要で、オーディオ用と
して使うのは、かなす難しかった。
General-purpose DSPs with parallel input/output ports have recently become commercially available, but the data format is different from that of audio data (2' binary), and large-scale peripheral circuits are required to synchronize the data. However, it was difficult to use it for audio purposes.

以上から本発明の目的は、シリアルイン/シリアルアウ
トタイプのDSPを用いて高速でパラレルデータを出力
できるDSPを備えたオーディオ装置を提供することで
ある。
From the above, an object of the present invention is to provide an audio device equipped with a DSP that can output parallel data at high speed using a serial-in/serial-out type DSP.

く課題を解決するための手段〉 上記課題は本発明においては、シリアルイン/シリアル
アウトタイプのDSPにおける外部RAM接続用のパラ
レル入出力端子をオーディオデータ出力端子として用い
るために、DSPの処理結果であるオーディオデータを
順次該端子に出力する手段、出力データに所定のオーデ
ィオ処理を施す手段により達成される。
Means for Solving the Problems> In the present invention, in order to use the parallel input/output terminal for external RAM connection in a serial-in/serial-out type DSP as an audio data output terminal, the processing result of the DSP is This is achieved by means for sequentially outputting certain audio data to the terminal, and means for performing predetermined audio processing on the output data.

〈作用〉 シリアルイン/シリアルアウトタイプのDSPにおける
外部RAM接続用のパラレルデータ入出力端子をオーデ
ィオデータ出力端子として用い。
<Function> The parallel data input/output terminal for external RAM connection in a serial-in/serial-out type DSP is used as an audio data output terminal.

DSPの処理結果であるオーディオデータをパラレルイ
ンタフェースを介°して順次該端子に出方し。
Audio data, which is the processing result of the DSP, is sequentially output to the terminal via the parallel interface.

出力データに所定のオーディオ処理を施す6〈実施例〉 第1図は本発明に係わるDSPを備えたオーディオ装置
の要部ブロック図である。11はDSPでシリアルイン
/シリアルアウト端子TSi、TSoと、遅延用外部R
AM接続用のパラレル入出力端子PTioを有している
。12はシリアルでオーディオデータを出力するデジタ
ルソース、13は電源投入によりDSPに処理プログラ
ムや各種パラメータをローデングするマイコン、14は
遅延用外部接続用RAM、15はDSPの処理結果をパ
ラレルに受信して記憶するラッチ回路、16はラッチ回
路に記憶されているデータをアナログ信号に変換するD
Aコンバータである。
Executing Predetermined Audio Processing on Output Data 6 (Embodiment) FIG. 1 is a block diagram of the main parts of an audio device equipped with a DSP according to the present invention. 11 is a DSP with serial in/serial out terminals TSi, TSo and external R for delay.
It has a parallel input/output terminal PTio for AM connection. 12 is a digital source that outputs audio data serially; 13 is a microcomputer that loads processing programs and various parameters into the DSP when the power is turned on; 14 is a RAM for external connection for delay; and 15 is a device that receives DSP processing results in parallel. a latch circuit for storing; 16 is a D for converting data stored in the latch circuit into an analog signal;
It is an A converter.

DSPにおいて、lla、llbは端子T S l g
TSiからそれぞれシリアルに入力されるデータをパラ
レルに変換してバスBUSに出力するシリパラインタフ
ェース、11cはバス上のパラレルデータを取り込みシ
リアルデータに変換して端子TSoから出力するバラシ
リインタフェース、11dはバス上のパラレルデータを
取り込みそのままパラレルで端子TPioから高速出力
するパラレルインタフェース、11eは演算部、llf
はプログラムやパラメータ及び処理結果等を記憶するR
AMである。
In the DSP, lla and llb are terminals T S l g
11c is a serial interface that converts the serial data input from TSi into parallel data and outputs it to bus BUS. 11c is a serial interface that takes in parallel data on the bus, converts it to serial data, and outputs it from terminal TSo. 11d is a bus A parallel interface that takes in the above parallel data and outputs it directly from the terminal TPio in parallel at high speed, 11e is the arithmetic unit, llf
is R that stores programs, parameters, processing results, etc.
It is AM.

以下、シリアル端子TSoまたはパラレル入出力端子T
PioのそれぞれにDAコンバータを含むオーディオ回
路が接続される場合について分節して説明する。
Below, serial terminal TSo or parallel input/output terminal T
A case where an audio circuit including a DA converter is connected to each PIO will be explained separately.

(a)シリアル端子TSoにDAコンバータを含むオー
ディオ回路が接続される場合: かかる場合には、マイコン13からローデングされる処
理プログラムはオーディオデータに所定のDSP処理を
施した時、処理結果を順次バラシリインタフェースll
cに転送するように構成されている。
(a) When an audio circuit including a DA converter is connected to the serial terminal TSo: In this case, the processing program loaded from the microcomputer 13 sequentially varies the processing results when predetermined DSP processing is performed on the audio data. Siri interface ll
It is configured to transfer to c.

電源が投入されると、処理プログラムや各種パラメータ
がDSpHのRAM11fにローデングされる。これに
より、演算部lieは処理プログラムに従ってDSP処
理が可能となる。
When the power is turned on, processing programs and various parameters are loaded into the RAM 11f of the DSpH. This enables the calculation unit lie to perform DSP processing according to the processing program.

かかる状態において、オーディオデータがシリアル端子
TSiから入力されるとシリパラインタフェースlla
はシリアルデータを順次周波数16・fs(16はデー
タビット長、fsはオーディオデータのサンプリング周
波数)のクロックに同期して受信し、パラレルに変換し
てデータバス上に出力する。演算部lieはバス上に現
れたオーディオデータを取り込み、処理プログラムに従
って該データに対して所定のDSP処理を加え。
In such a state, when audio data is input from the serial terminal TSi, the serial interface lla
receives serial data sequentially in synchronization with a clock having a frequency of 16·fs (16 is the data bit length, fs is the sampling frequency of audio data), converts it into parallel data, and outputs it onto the data bus. The arithmetic unit lie takes in audio data appearing on the bus and applies predetermined DSP processing to the data according to a processing program.

処理結果をバラシリインタフェースILcに転送する。The processing results are transferred to the remote interface ILc.

パラシリインタフェース1.1 cは処理結果であるオ
ーディオデータをシリアルデータに変換し、周波数16
・fsのクロックに同期してビットシリアルにオーディ
オ回路に出力する。
Para-serial interface 1.1c converts the audio data that is the processing result into serial data, and
・Output to the audio circuit bit serially in synchronization with the fs clock.

以後、上記と同様な処理が全オーディオデータに対して
行われる。
Thereafter, processing similar to the above is performed on all audio data.

(b)パラレル入出力端子FTioにラッチ回路15−
 DAコンバータ16を含むオーディオ回路が接続され
る場合: かかる場合には、マイコン13からローデングされる処
理プログラムはオーディオデータに所定のDSP処理を
施した時、処理結果を順次パラレルインタフェースli
dに高速で1例えば周波数16・fsで転送するように
構成されている。
(b) Latch circuit 15- to parallel input/output terminal FTio
When an audio circuit including the DA converter 16 is connected: In such a case, when the processing program loaded from the microcomputer 13 performs predetermined DSP processing on the audio data, the processing results are sequentially transferred to the parallel interface li.
d at high speed, for example, at a frequency of 16 fs.

電源が投入されると、処理プログラムや各種パラメータ
がDSPIIのRAM11fにローデングされる。これ
により、演算部lieは処理プログラムに従ってDSP
処理が可能となる。
When the power is turned on, processing programs and various parameters are loaded into the RAM 11f of the DSPII. As a result, the arithmetic unit lie executes the DSP according to the processing program.
processing becomes possible.

かかる状態において、オーディオデータがシリアル端子
TSiから入力されるとシリパラインタフェースlla
はシリアルデータを順次周波数16・fsのクロックに
同期して受信し、パラレルに変換してデータバス上に出
力する。
In such a state, when audio data is input from the serial terminal TSi, the serial interface lla
receives serial data sequentially in synchronization with a clock with a frequency of 16 fs, converts it into parallel data, and outputs it onto the data bus.

演算部lieはバス上に現れたオーディオデータを取り
込み、処理プログラムに従って該データに対して所定の
DSP処理を加える。例えば、オーディオデータ間に多
数(16個)のオーディオデータを内挿する。しかる後
、演算部lieは16fsの周期で処理結果をパラレル
インタフェースlidを介してパラレル入出力端子TP
ioから出力する。尚、このように高速出力が可能な理
由は。
The arithmetic unit lie takes in audio data appearing on the bus and applies predetermined DSP processing to the data according to a processing program. For example, a large number (16 pieces) of audio data is interpolated between audio data. After that, the calculation unit lie sends the processing results to the parallel input/output terminal TP via the parallel interface lid at a cycle of 16 fs.
Output from io. What is the reason why such high-speed output is possible?

オーディオ用シリアルイン/シリアルアウトタイプのD
SPにおいて遅延用外部RAML4のアクセススをサン
プリング周波数fsの20倍以上のスピードで可能とな
るように構成されているからである。
Audio serial in/serial out type D
This is because the SP is configured so that the delay external RAML 4 can be accessed at a speed 20 times faster than the sampling frequency fs.

パラレル入出力端子TPi、oに出力された高速パラレ
ルデータはラッチ回路15に記憶され、しかる後DAコ
ンバータ16に入力され、ここでアナログ信号に変換さ
れて出力される。
The high-speed parallel data output to the parallel input/output terminals TPi, o is stored in the latch circuit 15, and then input to the DA converter 16, where it is converted into an analog signal and output.

以後、上記と同様な処理が全オーディオデータに対して
行われる。
Thereafter, processing similar to the above is performed on all audio data.

〈発明の効果〉 以上本発明によれば、シリアルイン/シリアルアウトタ
イプのオーディオ用DSPにおける遅延用外部RAMの
パラレル入出力端子をオーディオデータ出力端子とする
ように構成したから、該端子から高速でオーディオデー
タを出力でき、従って後段でこれら高速オーディオデー
タに対して所定のオーディオ処理ができ精度の良好な処
理結果が得られる。
<Effects of the Invention> According to the present invention, since the parallel input/output terminal of the delay external RAM in the serial-in/serial-out type audio DSP is configured to be the audio data output terminal, data can be transmitted from the terminal at high speed. Audio data can be output, and therefore, predetermined audio processing can be performed on these high-speed audio data at a subsequent stage, and highly accurate processing results can be obtained.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明に係わるDSP付きのオーディオ装置の
ブロック図、 第2図は従来のDSP付きオーディオ装置のブロック図
である。 11・・DSP lid・・パラレルインタフェース 14・・遅延用外部RAM 15・・ラッチ回路 16・・DAコンバータ TSi・・シリアルイン端子 TSo・・シリアルアウト端子 TPio・・パラレル入出力端子
FIG. 1 is a block diagram of an audio device with a DSP according to the present invention, and FIG. 2 is a block diagram of a conventional audio device with a DSP. 11...DSP lid...Parallel interface 14...External RAM for delay 15...Latch circuit 16...DA converter TSi...Serial in terminal TSo...Serial out terminal TPio...Parallel input/output terminal

Claims (1)

【特許請求の範囲】 シリアルで入力されたオーディオデータに所定の処理を
施し、処理結果であるオーディオデータをシリアルで出
力するシリアルイン/シリアルアウトタイプのDSPを
備えたオーディオ装置において、 DSPにおける外部RAM接続用のパラレルデータ入出
力端子をオーディオデータ出力端子として用い、DSP
の処理結果であるオーディオデータをパラレルインタフ
ェースを介して順次該端子に出力し、出力データに所定
のオーディオ処理を施すことを特徴とするDSPを備え
たオーディオ装置。
[Scope of Claims] An audio device equipped with a serial-in/serial-out type DSP that performs predetermined processing on serially input audio data and outputs the processed audio data in serial, comprising: an external RAM in the DSP; The parallel data input/output terminal for connection is used as an audio data output terminal, and the DSP
An audio device equipped with a DSP, which sequentially outputs audio data as a processing result to the terminal via a parallel interface, and performs predetermined audio processing on the output data.
JP22095489A 1989-08-28 1989-08-28 Audio device with DSP Expired - Fee Related JPH07121155B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22095489A JPH07121155B2 (en) 1989-08-28 1989-08-28 Audio device with DSP

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22095489A JPH07121155B2 (en) 1989-08-28 1989-08-28 Audio device with DSP

Publications (2)

Publication Number Publication Date
JPH0385098A true JPH0385098A (en) 1991-04-10
JPH07121155B2 JPH07121155B2 (en) 1995-12-20

Family

ID=16759158

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22095489A Expired - Fee Related JPH07121155B2 (en) 1989-08-28 1989-08-28 Audio device with DSP

Country Status (1)

Country Link
JP (1) JPH07121155B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100430854B1 (en) * 2002-01-29 2004-05-10 주식회사 토야 Toy block set

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100430854B1 (en) * 2002-01-29 2004-05-10 주식회사 토야 Toy block set

Also Published As

Publication number Publication date
JPH07121155B2 (en) 1995-12-20

Similar Documents

Publication Publication Date Title
JPH0385098A (en) Audio equipment with dsp
JPH07327021A (en) Pass trace byte collection circuit
JPH02149010A (en) Sample rate converter
JPS62289006A (en) Digital interpolation filter
JP3055563B2 (en) How to change filter coefficient of digital filter
JPH02206320A (en) Digital protective relay device
JPS61131026A (en) Ad-converted data recording device
JPS63282799A (en) Processor
JP2001099718A (en) Data processing device of wavemeter and its data processing method
JPH083065Y2 (en) Digital filter system
JPH07109973B2 (en) Digital signal processing circuit
JPH08125493A (en) Sampling rate converter
JPH0681009B2 (en) Digital filter device
CN118413786A (en) Pulse density 50 times sampling rate decoding design method, device and decoding system
JPH02250418A (en) Filter coefficient revision system for digital filter
JPS60136830A (en) Operation processor
JPH09152362A (en) Compound computing device
JPS62146003A (en) Digital signal processor
JPH0438541A (en) Digital signal processor
JPS6129932A (en) Microcomputer with a/d converter
JPH0374780A (en) Conversion system for digital data quantity
JPH0181580U (en)
JPS6029042A (en) Waveform correcting method at the time of d/a conversion
JPS63108818A (en) D/a converter
Zhen et al. Research of Chebyshev Equivalent Ripple Approximation Filter Based on DSP

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees