JPH0382190A - Formation of via - Google Patents
Formation of viaInfo
- Publication number
- JPH0382190A JPH0382190A JP1219141A JP21914189A JPH0382190A JP H0382190 A JPH0382190 A JP H0382190A JP 1219141 A JP1219141 A JP 1219141A JP 21914189 A JP21914189 A JP 21914189A JP H0382190 A JPH0382190 A JP H0382190A
- Authority
- JP
- Japan
- Prior art keywords
- conductive material
- hole
- ceramic substrate
- filled
- polished
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015572 biosynthetic process Effects 0.000 title 1
- 239000004020 conductor Substances 0.000 claims abstract description 70
- 239000000919 ceramic Substances 0.000 claims abstract description 66
- 238000007747 plating Methods 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims description 62
- 238000002844 melting Methods 0.000 claims description 16
- 230000008018 melting Effects 0.000 claims description 16
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 5
- 239000011148 porous material Substances 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 18
- 238000004519 manufacturing process Methods 0.000 description 11
- 238000005498 polishing Methods 0.000 description 10
- 239000002023 wood Substances 0.000 description 8
- 238000010304 firing Methods 0.000 description 7
- 235000017166 Bambusa arundinacea Nutrition 0.000 description 3
- 235000017491 Bambusa tulda Nutrition 0.000 description 3
- 241001330002 Bambuseae Species 0.000 description 3
- 235000015334 Phyllostachys viridis Nutrition 0.000 description 3
- 239000011425 bamboo Substances 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- 241000272517 Anseriformes Species 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000010902 straw Substances 0.000 description 1
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
〔概要〕
貫通穴を有するセラミック基板の該貫通穴に導電材を形
成することでビアの形成を行うビアの形成方法に関し、
ビアに於けるボアーの発生を防ぎ、品質の向上を図るこ
とを目的とし、
貫通穴を有するセラ藁ツク基板の該貫通穴に熔融された
導電材を充填させ、充填された該導電材の硬化後、該セ
ラミック基板の表面を研磨するか、また、該貫通穴に所
定の膜厚のメッキ層を形成し、該貫通穴に導電材より成
る部材を挿入し、該部材を溶融またはボンディングした
後、該セラミック基板の表面を研磨するか、また、蒸着
により該セラミック基板の外周に導電材を固着し、該セ
ラミック基板の表面を研磨することで該セラミック基板
の所定個所にビアの形成を行うように構成したものであ
る。[Detailed Description of the Invention] [Summary] A method for forming a via in which a conductive material is formed in the through hole of a ceramic substrate having a through hole, which prevents the occurrence of bores in the via and improves quality. The purpose of this method is to fill the through holes of a ceramic straw substrate with through holes with a molten conductive material, and after the filled conductive material hardens, the surface of the ceramic substrate is polished. , or forming a plating layer with a predetermined thickness in the through hole, inserting a member made of a conductive material into the through hole, melting or bonding the member, and then polishing the surface of the ceramic substrate; Further, a conductive material is fixed to the outer periphery of the ceramic substrate by vapor deposition, and vias are formed at predetermined locations on the ceramic substrate by polishing the surface of the ceramic substrate.
本発明は貫通穴を有するセラミック基板の該貫通穴に導
電材を形成することでビアの形成を行うビアの形成方法
に関する。The present invention relates to a method for forming a via by forming a conductive material in a ceramic substrate having a through hole.
複数のセラミック基板を積層されることで半導体素子な
どの電子部品の実装が行われるように形成された多層基
板では、−船釣に、各セラくンク基板にビアが設けられ
、積層された各セラミック基板間のパターンが該ビアに
よって接続されるように形成されている。In a multilayer board formed by laminating multiple ceramic substrates to mount electronic components such as semiconductor elements, a via is provided on each ceramic substrate, and each of the laminated ceramic substrates is Patterns between ceramic substrates are formed so as to be connected by the vias.
一方、近年では、このような半導体素子などの電子部品
の高密度実装化、高速化が推進されるようになり、これ
らの高密度実装化、高速化に伴い、セラミック基板には
微細なパターンが形成されるようになり、当然、これら
のパターンを接続するビアも微細化の傾向にある。On the other hand, in recent years, there has been a push toward higher density and higher speed mounting of electronic components such as semiconductor elements. Naturally, the vias that connect these patterns are also becoming smaller.
しかし、ビアが微細化されても断線などの接続障害が発
生することがないように形成されることが重要である。However, even if the vias are miniaturized, it is important that they be formed so that connection failures such as disconnection do not occur.
したがって、このようなビアの形成に際しては、各セラ
ミック基板間のパターンを確実に接続させるよう、信頼
性の高いことが望まれている。Therefore, when forming such vias, high reliability is desired so that the patterns between the respective ceramic substrates can be reliably connected.
従来は第９図の従来の説明図に示すように構成されてい
た。第９図の（ａ） （ｂ） （ｃ）は製造工程図。Conventionally, the configuration was as shown in the conventional explanatory diagram of FIG. 9. (a), (b), and (c) of FIG. 9 are manufacturing process diagrams.
（ｄｉ）はビアの断面図、 （ｄ２）はセラミック基板
の側面断面図である。(di) is a cross-sectional view of the via, and (d2) is a side cross-sectional view of the ceramic substrate.
第９図の（ａ）に示すように、グリーンシート５を台５
１に積載し、矢印のようにポンチ５０を降下させ、グリ
ーンシート５の所定個所に貫通穴２を設ける。As shown in FIG. 9(a), the green sheet 5 is placed on the stand 5.
1 and lower the punch 50 as shown by the arrow to form through holes 2 at predetermined locations in the green sheet 5.
通常、このような貫通穴２の直径は約０．１ｍｍで非常
に微細な径である。Normally, the diameter of such a through hole 2 is about 0.1 mm, which is a very fine diameter.
次に、（ｂ）に示すように、貫通穴２が設けられたグリ
ーンシート１をテーブル５４に積載し、グリーンシー）
１の表面にはマスクプレート５２を重ね合わせ、銅粉、
導体ペーストなどの導電材３をスキージ５３によって矢
印Ｂのように引き延ばし、それぞれの貫通穴２に導電材
３の充填を行う。Next, as shown in (b), the green sheet 1 provided with the through hole 2 is loaded on the table 54, and
A mask plate 52 is superimposed on the surface of 1, and copper powder,
A conductive material 3 such as a conductive paste is stretched in the direction of arrow B using a squeegee 53, and each through hole 2 is filled with the conductive material 3.
このように導電材３の充填が行われたグリーンシート５
は所定の温度によって焼成が行われ、（ｃ）に示すよう
に、貫通穴２に導電材３によるビア６を形成したセラミ
ック基板１の製造が行われていた。The green sheet 5 filled with the conductive material 3 in this way
was fired at a predetermined temperature, and a ceramic substrate 1 was manufactured in which a via 6 made of a conductive material 3 was formed in a through hole 2, as shown in FIG. 3(c).
しかし、このような導電材３をスキージ５３によって引
き延ばすことで貫通穴２に充填することでは、導電材３
の充填不足などによって焼成後、第９図の（ｄｌ）に示
すように、ビア６貫通穴２との間に隙間５５Ａが生じた
り、または、空洞５５Ｂが生じるボアー５５が発生する
場合がある。However, filling the through hole 2 by stretching the conductive material 3 with the squeegee 53 does not allow the conductive material 3 to be filled.
As shown in FIG. 9(dl), due to insufficient filling of the via 6 and the through hole 2 after firing, a gap 55A may be formed between the via 6 and the through hole 2, or a bore 55 may be formed with a cavity 55B.
このようなボアー５５が発生すると、（ｄ２）に示すよ
うに、セラミック基板ｌの表面１Ｂにビア６に接続され
るパターン５６の張架を時、パターン５Ｇの形成工程に
於ける処理液がボアー５５に残留し、Ｃ１に示す「フク
レｊ或いは、Ｃ２に示す剥離が生じることになる。When such a bore 55 is generated, as shown in (d2), when the pattern 56 connected to the via 6 is stretched on the surface 1B of the ceramic substrate 1, the processing liquid in the process of forming the pattern 5G may enter the bore. 55, resulting in blistering shown in C1 or peeling shown in C2.
したがって、ビア６がパターン５６に接続されなくなり
、断線障害となる問題を有していた。Therefore, the via 6 is no longer connected to the pattern 56, resulting in a problem of disconnection.
また、このようなグリーンシート５は焼成時に収縮され
る傾向となるため、収縮率の差によってセラミック基板
５を積層した時、上層１−１ と下層１−２とで、互い
のビア６間で位置ずれが生し、ビア６間の接続が不完全
となる問題を有していた。Furthermore, since such green sheets 5 tend to shrink during firing, when the ceramic substrates 5 are stacked due to the difference in shrinkage rate, the gaps between the vias 6 of the upper layer 1-1 and the lower layer 1-2 may There was a problem in that positional deviation occurred and the connection between the vias 6 was incomplete.
そこで、本発明では、ビアに於けるボアーの発生を防ぎ
、品質の向上を図ることを目的とする。Therefore, an object of the present invention is to prevent the occurrence of bores in vias and improve quality.
［課題を解決するための手段〕
第１図〜第４図のそれぞれは、本第１〜第４の発明の原
理説明図である。[Means for Solving the Problems] Each of FIGS. 1 to 4 is a diagram explaining the principle of the first to fourth inventions.
第１図および第２図に示すように、貫通穴２を有するセ
ラミック基板１の該貫通穴２に溶融された導電材３を充
填させ、充填された該導電材３の硬化後、該セラ果ツタ
基板１の表面を研磨するか、また、第３図に示すように
、該貫通穴２に所定の膜厚のメッキ層４を形成し、該貫
通穴２に導電材３より成る部材３０を挿入し、該部材３
０を溶融またはボンディングした後、該セラミック基板
ｌの表面を研磨するか、また、第４図に示すように、蒸
着により該セラミック基板１の外周ＩＡに導電材３を固
着し、該セラミック基板ｌの表面を研磨することで該セ
ラミック基板の所定個所にビアの形成を行うように構成
したものである。As shown in FIGS. 1 and 2, a molten conductive material 3 is filled into the through hole 2 of a ceramic substrate 1 having a through hole 2, and after the filled conductive material 3 is hardened, the ceramic substrate 1 is heated. Either the surface of the ivy substrate 1 is polished or, as shown in FIG. Insert the member 3
After melting or bonding the ceramic substrate 1, the surface of the ceramic substrate 1 is polished or, as shown in FIG. By polishing the surface of the ceramic substrate, vias are formed at predetermined locations on the ceramic substrate.
このように構成することによって前述の課題は解決され
る。With this configuration, the above-mentioned problem is solved.
〔作用］
即ち、セラミック基板１の貫通穴２に溶融された導電材
３を充填し、充填された導電材３が硬化した後、セラミ
ック基板１を研磨することでビアの形成を行うか、また
、貫通穴にメッキ層４を形成し、導電材３より成る部材
３０を挿入し、部材３０を溶融またはボンディングした
後、セラミック基板１を研磨することでビアの形成を行
うか、また、所定量の導電材３を蒸着によってセラミッ
ク基板１に固着させ、研磨することでビアの形成を行う
ようにしたものである。[Operation] That is, vias are formed by filling the through holes 2 of the ceramic substrate 1 with molten conductive material 3, and after the filled conductive material 3 hardens, or by polishing the ceramic substrate 1. , forming a plating layer 4 in the through hole, inserting a member 30 made of a conductive material 3, melting or bonding the member 30, and then forming a via by polishing the ceramic substrate 1; A conductive material 3 is fixed to a ceramic substrate 1 by vapor deposition, and vias are formed by polishing.
そこで、溶融された導電材３を充填するようにした場合
は、従来のような銅粉、導体ペーストなどの充填に比較
して充填密度に「バラツキ」が生じることがないように
することができ、均一な品質のビア６を形成することが
できる。Therefore, when filling with molten conductive material 3, it is possible to prevent "variations" in the filling density compared to the conventional filling with copper powder, conductive paste, etc. , it is possible to form vias 6 of uniform quality.
また、貫通穴２にメッキ層４を形成し、導電材３より成
る部材３０を挿入し、部材３０を溶融またはポンデイグ
した場合は、貫通穴２と間に隙間５５Ａなどが生しるこ
とがなくなり、従来のようなボアー５５の発生を防ぐこ
とができ、ビア６の品質の向上を図ることができる。Furthermore, if the plating layer 4 is formed in the through hole 2, the member 30 made of the conductive material 3 is inserted, and the member 30 is melted or bonded, the gap 55A etc. will not be created between the through hole 2 and the member 30. , the occurrence of bores 55 as in the conventional case can be prevented, and the quality of the vias 6 can be improved.
更に、蒸着によって導電材３の固着を行うようにてた場
合も、同様に、従来のようなボアー５５の発生が防げ、
品質の向上が図れる。Furthermore, even when the conductive material 3 is fixed by vapor deposition, the occurrence of the bore 55 as in the conventional method can be similarly prevented.
Quality can be improved.
また、このような溶融された導電材３の充填、導電材３
より成る部材３０の挿入、および、導電材３の蒸着を行
うセラミック基板ｌはグリーンシート５が焼成されるこ
とで形成されたものであるため、従来のような焼成の収
縮による位置ずれがなくなり、前述のビア６間の接続が
不完全となることを防ぐことができる。In addition, filling of such melted conductive material 3, conductive material 3
Since the ceramic substrate l on which the member 30 consisting of is inserted and the conductive material 3 is deposited is formed by firing the green sheet 5, there is no positional shift due to shrinkage during firing as in the conventional case. It is possible to prevent the aforementioned vias 6 from becoming incompletely connected.
以下本発明を第５図〜第８図を参考に詳細に説明する。 The present invention will be explained in detail below with reference to FIGS. 5 to 8.
第５図の（ａ）〜（ｄ）は木筆１の発明による一実施例
の製造工程図、第６図の（ａ）〜（「）は２） （ｂｌ
） （ｂ２） （ｃ）は製造工程図、（ｄ）は部材の側
面図。(a) to (d) in Fig. 5 are manufacturing process diagrams of an embodiment of the invention of wood brush 1, and (a) to (') in Fig. 6 are 2) (bl
) (b2) (c) is a manufacturing process diagram, and (d) is a side view of the member.
第８図の（ａ） （ｂ） （ｃ）は木筆４の発明による
一実施例の製造工程図である。全図を通じて、同一符号
は同一対象物を示す。FIGS. 8(a), 8(b), and 8(c) are manufacturing process diagrams of an embodiment of the invention of wood brush 4. The same reference numerals indicate the same objects throughout the figures.
第５図の場合は、（ａ）に示すように、先づ、グリーン
シート５の焼成によって形成されたセラミック基板１に
対して、レーザ発生装置１２からのレーザ光１３を照射
し、セラミック基板１の所定個所に貫通穴２を加工する
。In the case of FIG. 5, as shown in (a), first, the ceramic substrate 1 formed by firing the green sheet 5 is irradiated with laser light 13 from the laser generator 12, and the ceramic substrate 1 is A through hole 2 is machined at a predetermined location.
このように貫通穴２が加工されたセラミック基板ｌを（
ｂ）に示すように、支持具ｌＯに係止し、導電材３が溶
融された溶融槽１１に浸漬させる。Ceramic substrate l with through holes 2 processed in this way (
As shown in b), it is secured to the support lO and immersed in the melting tank 11 in which the conductive material 3 is melted.
この場合、支持具ＩＯが所定の深さＨに達するよう溶融
された導電材３に降下されることで、矢印に示す圧力が
セラミック基板ｌに加わり、貫通穴２を通して、導電材
３が流れ込むことになる。In this case, when the support IO is lowered into the molten conductive material 3 to reach a predetermined depth H, the pressure shown by the arrow is applied to the ceramic substrate l, and the conductive material 3 flows through the through hole 2. become.
したがって、浸漬する深さＨを増減することで貫通穴２
に充填される導電材３の量を調整することができる。Therefore, by increasing or decreasing the immersion depth H, the through hole 2
The amount of conductive material 3 filled in can be adjusted.
次に、導電材３が充填されたセラミック基板ｌを溶融槽
１１から取り出し、支持具１０より取り外すことで（ｃ
）に示すように貫通穴２には導電材３が充填され、保持
れる。そこで、この状態によって導電材３の硬化を行い
、硬化後、（ｄ）に示すようにセラミック基板１の表面
ＩＢおよび裏面ｔＣを研磨し、貫通穴２にビア６の形成
を行うようにしたものである。Next, the ceramic substrate l filled with the conductive material 3 is taken out from the melting tank 11 and removed from the support 10 (c
), the through hole 2 is filled with a conductive material 3 and held therein. Therefore, the conductive material 3 is cured in this state, and after curing, the front surface IB and the back surface tC of the ceramic substrate 1 are polished as shown in (d), and vias 6 are formed in the through holes 2. It is.
また、第６図の場合は、（ａ）に示すように、先づ、グ
リーンシート５の焼成によって形成されたセラミック基
板ｌに対して、前述と同様にレーザ発生装置１２によっ
て貫通穴２を加工し、無電解メンキにより銅などの金属
による所定の膜厚のメッキ層４を（ｂ）に示すように形
成する。このメッキ層４はエツチング処理によって（ｃ
）に示すように貫通穴２の近傍にのみ残すことで除去し
、貫通穴２にはメッキ層４を有するスルホール２１を形
成する。In the case of FIG. 6, as shown in (a), the through holes 2 are first formed in the ceramic substrate l formed by firing the green sheet 5 using the laser generator 12 in the same manner as described above. Then, a plating layer 4 of a predetermined thickness of metal such as copper is formed by electroless polishing as shown in FIG. This plating layer 4 is etched (c
), it is removed by leaving it only in the vicinity of the through hole 2, and a through hole 21 having a plating layer 4 is formed in the through hole 2.
次に、（ｄ）に示すように貫通穴２にはピン２０を挿入
し、セラミック基板ｌを溶融された導電材３の表面に位
置させ、ピン２０を矢印の方向に脱抜して溶融された導
電材３がスルホール２１に流れ込むようにすることで、
各スルホール２１に導電材３の充填を行う。Next, as shown in (d), the pin 20 is inserted into the through hole 2, the ceramic substrate l is positioned on the surface of the melted conductive material 3, and the pin 20 is removed in the direction of the arrow to remove the melted material. By allowing the conductive material 3 to flow into the through hole 21,
Each through hole 21 is filled with a conductive material 3.
したがって、ビン２０をスルホール２１から脱抜するこ
とで（ｅ）に示すように、導電材３がスルホール２１に
充填される。Therefore, by removing the bottle 20 from the through hole 21, the conductive material 3 is filled into the through hole 21, as shown in (e).
そこで、充填された導電材３が硬化された後、セラ壽ツ
ク基板１の表面ＩＢおよび裏面ｌＣを研磨することによ
り（ｆ）に示すビア６の形成を行うようにしたものであ
る。Therefore, after the filled conductive material 3 is cured, the front surface IB and the back surface 1C of the ceramic substrate 1 are polished to form the vias 6 shown in FIG. 3(f).
この場合、貫通穴２にメッキ層４を形成することなく、
加工された貫通穴２に直接、ビン２０を挿入し、導電材
３の充填を行うことも可能であるが、貫通穴２にメッキ
層４を形成したスルホール２１に導電材３を充填させた
場合の方が、充填に際しての導電材３の流れ込みが確実
となり、更に、導電材３と貫通穴２の内壁との密着はメ
ッキ層４を介在することで行われることになり、貫通穴
２との密着性が良くなる利点がある。In this case, without forming the plating layer 4 in the through hole 2,
Although it is possible to directly insert the bottle 20 into the processed through hole 2 and fill it with the conductive material 3, it is possible to fill the conductive material 3 into the through hole 21 in which the plating layer 4 is formed in the through hole 2. In this case, the conductive material 3 flows more reliably during filling, and furthermore, the conductive material 3 and the inner wall of the through hole 2 are in close contact with each other through the plating layer 4, and the contact with the through hole 2 is improved. This has the advantage of improving adhesion.
また、第７図の場合は、先づ、第６図の（ａ）（ｂ）（
ｃ）に示す工程によって、焼成されたセラミックに示す
ように、導電材３より成る銅ボールなどの部材３０を矢
印の押圧によりスルホール２１に圧入し、（ｂｌ）に示
すように圧入された部材３０を加熱によって溶融させる
ようにすることでスルホール２１に部材３０を固着させ
る。In addition, in the case of Fig. 7, first, (a), (b) (
In the process shown in c), as shown in the fired ceramic, a member 30 such as a copper ball made of a conductive material 3 is press-fitted into the through hole 21 by pressing the arrow, and the member 30 that has been press-fitted as shown in (bl) is The member 30 is fixed to the through hole 21 by melting it by heating.
次に、（Ｃ）に示すように、セラミック基板ｌの表面Ｉ
Ｂおよび裏面ＩＣを研磨することでビア６の形成を行う
ようにしたものである。Next, as shown in (C), the surface I of the ceramic substrate l is
The via 6 is formed by polishing B and the backside IC.
この場合、部材３０の形状を（ａ２）に示すように棒状
の部材３０−１にし、セラミック基板ｌを半田シー）３
１によってサンドインチにし、半田シート３１を溶融さ
せるボンディングを行い、（ｂ２）に示すように、スル
ホール２１と部材３０−１との隙間を半田３２に、ｌ、
って固着させることでも良い。In this case, the shape of the member 30 is made into a rod-shaped member 30-1 as shown in (a2), and the ceramic substrate l is soldered (3).
1, and bonding is performed by melting the solder sheet 31. As shown in (b2), the gap between the through hole 21 and the member 30-1 is filled with solder 32, l,
It is also good to fix it.
この場合は、部材３０−１の挿入が容易で、かつ、加熱
温度が比較的低い温度で行うことができるため、製造が
容易となる。In this case, the member 30-1 can be easily inserted and heated at a relatively low temperature, which facilitates manufacturing.
更に、部材３０−１の形状は、（ｄ）に示すように、へ
・ノへ３〇八が形成されるようにすると、スルホール２
１に挿入した時、脱落することがないのでより作業性が
良くなる。Furthermore, the shape of the member 30-1 is such that a hole 308 is formed in the hole 2 as shown in (d).
When inserted into 1, it will not fall off, which improves work efficiency.
更に、第８図の場合は、第５図の（ａ）に示すグリーン
シート５を焼成することで形成されたセラミック基板１
に貫通穴２が加工されたものを（ａ）に示すように、複
数枚をクランプ４１によって係止し、真空溶解炉４０に
挿入する。Furthermore, in the case of FIG. 8, the ceramic substrate 1 formed by firing the green sheet 5 shown in FIG.
As shown in (a), a plurality of sheets having through-holes 2 formed therein are locked with clamps 41 and inserted into a vacuum melting furnace 40.
そこで、真空溶解炉４０の内部を真空にすることで、所
定の温度に加熱し、溶融された導電材３の粒子を飛沫さ
せ、（ｂ）に示すように、セラごツタ基板１の外周ＬＡ
に所定の厚みの導電材３の蒸着を行う、この藁着された
導電材３によって貫通穴２のそれぞれが埋設される。Therefore, by making the inside of the vacuum melting furnace 40 vacuum, it is heated to a predetermined temperature and the particles of the melted conductive material 3 are splashed, and as shown in FIG.
A conductive material 3 having a predetermined thickness is deposited on the conductive material 3, and each of the through holes 2 is filled with this straw-deposited conductive material 3.
したがって、真空溶解炉４０から取り出したセラミック
基板ｌの表面ＩＢおよび裏面ＩＣを（ｃ）に示すように
研磨することでビア６の形成を行うことができる。Therefore, the vias 6 can be formed by polishing the front surface IB and the back surface IC of the ceramic substrate 1 taken out from the vacuum melting furnace 40 as shown in FIG.
この場合は、真空溶解炉４０に於ける導電材３の量を増
減することで、セラミック基板ｌに蒸着される導電材３
の厚みを調整することができるため、導電材３の蒸着は
、研磨工程に於ける研磨化を極力少なく、かつ、貫通穴
２が完全に埋設される厚みになるよう配慮する必要があ
る。In this case, by increasing or decreasing the amount of conductive material 3 in the vacuum melting furnace 40, the amount of conductive material 3 deposited on the ceramic substrate l can be reduced.
Since the thickness of the conductive material 3 can be adjusted, care must be taken to minimize polishing during the polishing process and to ensure that the conductive material 3 is deposited to a thickness that allows the through hole 2 to be completely buried.
また、第８図の構成では、真空溶解炉４０に複数のセラ
ミック基板ｌを挿入することができるため、−回の作業
によって同時に多数枚のセラミック基板１の処理が行え
、量産に対して有利となる利点がある。In addition, in the configuration shown in FIG. 8, since a plurality of ceramic substrates 1 can be inserted into the vacuum melting furnace 40, a large number of ceramic substrates 1 can be processed simultaneously in one operation, which is advantageous for mass production. There are some advantages.
以上説明したように、本発明によれば、焼成されたセラ
ミック基板に貫通穴を加工し、貫通穴には導電材を溶融
することで充填するか、または、導電材より成る部材を
挿入することで溶融または半田付けするか、更には、謂
着によって導電材を固着させるようにすることで、貫通
穴の径が微細であっても確実に導電材の充填が行われ、
貫通穴に形成されるビアにポアーが生しることがないよ
うにしたものである。As explained above, according to the present invention, a through hole is formed in a fired ceramic substrate, and the through hole is filled with a conductive material by melting it, or a member made of a conductive material is inserted into the through hole. By fixing the conductive material by melting or soldering, or by adhering it, even if the diameter of the through hole is minute, the conductive material can be reliably filled.
This is to prevent pores from forming in the vias formed in the through holes.
したがって、従来のような導電材の粉末またはペースト
の充填によって形成されたビアに比較してボアーの発生
がなくなり、かつ、ビアの位置ずれがなくなり、品質の
向上を図ることができ、実用的効果は大である。Therefore, compared to conventional vias formed by filling with conductive material powder or paste, there is no occurrence of bores, there is no misalignment of the vias, and quality can be improved, resulting in practical effects. is large.
第１図は木筆１の発明の原理説明図。
第２図は木筆２の発明の原理説明図。
第３図は木筆３の発明の原理説明図
第４図は木筆４の発明の原理説明図
第５図の（ａ）〜（ｄ）は木筆１の発明による一実施例
の製造工程図。
第６図の（ａ）〜（ｆ）は木筆２の発明による一実施例
の製造工程図
（ａｌ） （ａ２） （ｂｌ） （ｂ２） （ｃ）は製
造工程図、（ｄ）は部材の側面図。
第８図の（ａ） （ｂ） （ｃ）は木筆４の発明による
一実施例の製造工程図。
第９図は従来の説明図で、（ａ） （ｂ） （ｃ）は製
造工程図、 （ｄｉ）はビアの断面図、 （ｄ２）はセ
ラミック基板の側面断面図を示す。
図において、
ｌはセラミック基板、 ２は貫通穴。
３は導電材、１０は支持具。
１１は溶融槽、 ４はメッキ層。
２０はピン、３０は部材。
１Ａは外周を示す。
３４亀材
、ｉＦ第１の発明の原理１兇日月図
給
図
第
図
（３導＠０）
：ｌｔ第３ ノ兜ｓ月（７） Ｆ？、ｐｇｖＬｌ’ｌ
竹葉
日
本案孕の銑日月の原理きも日月図
第
図
（幻
（Ｃ）
本葉１の発日月１ごよろ一実施イ列の龜４五工糧図１Ｋ
５図
（０）
＜ａ）
（）＞）
（ｅ）
本葉２の発明によるーデ施伊ｊの製造工性竹葉６図
（０１）
（【ン、２ン
（Ｉ）１ン
（ｂ２）
本葉３の発明による一実雁イ列の貌θ月竹葉
図
（α）
（１））
木筆４の企明によるー￥雁例の製造工程図（ｂ）
（Ｃ）
（ｄｌ）
（ｄ２）
イ芝来の脱Ｂ月図FIG. 1 is an explanatory diagram of the principle of the invention of wood brush 1. FIG. 2 is an explanatory diagram of the principle of the invention of wood brush 2. FIG. 3 is a diagram explaining the principle of the invention of wood brush 3. FIG. 4 is a diagram explaining the principle of the invention of wood brush 4. figure. 6(a) to (f) are manufacturing process diagrams (al) (a2) (bl) (b2) (c) are manufacturing process diagrams of an embodiment according to the invention of Wood Brush 2, and (d) is a member side view. FIGS. 8(a), 8(b), and 8(c) are manufacturing process diagrams of an embodiment of the invention of wood brush 4. 9A and 9B are explanatory diagrams of the conventional method, in which (a), (b), and (c) are manufacturing process diagrams, (di) is a cross-sectional view of a via, and (d2) is a side cross-sectional view of a ceramic substrate. In the figure, l is the ceramic substrate and 2 is the through hole. 3 is a conductive material, and 10 is a support. 11 is a melting tank, and 4 is a plating layer. 20 is a pin, 30 is a member. 1A indicates the outer circumference. 34 Kamezai, iF 1st principle of invention 1st month diagram supply diagram (3rd @ 0) :lt 3rd month (7) F? , pgvLl'l
The principle of the sun and moon of the bamboo leaves of Japan's conception (Illusion (C)) Date of departure of the true leaf 1, month 1, rotation, execution of the column, 4, 5, and 1 K
Figure 5 (0) <a) ()>) (e) Manufacturability of bamboo leaves according to the invention of Honyo 2 Figure 6 (01) ([n, 2n (I) 1n ( b2) Illustration of a row of wild geese and bamboo leaves based on the invention of Honyo 3 (α) (1)) Production process diagram of a geese example based on the idea of Mokushi 4 (b) (C) ( dl) (d2) Ishibarai's escape from B month
Claims (1)
持具（１０）の先端に係止し、該貫通穴（２）に溶融さ
れた導電材（３）の充填が行われるよう該導電材（３）
の溶融された溶融槽（１１）に該セラミック基板（１）
を所定の深さに浸漬させ、該貫通穴（２）に該導電材（
３）を充填，硬化後、該セラミック基板（１）を研磨す
ることで該セラミック基板（１）の所定個所にビアの形
成を行うことを特徴とするビアの形成方法。 〔２〕請求項１記載の前記セラミック基板（１）の前記
貫通穴（２）に所定の膜厚のメッキ層（４）を形成し、
該貫通穴（２）にピン（２０）を挿入することで溶融さ
れた導電材（３）に該セラミック基板（１）を浸漬させ
、該ピン（２０）の脱抜によって該貫通穴（２）に該導
電材（３）を充填させ、充填された該導電材（３）の硬
化後、該セラミック基板（１）の表面を研磨することで
該セラミック基板（１）の所定個所にビアの形成を行う
ことを特徴とするビアの形成方法。 〔３〕請求項１記載の前記セラミック基板（１）の前記
貫通穴（２）に所定の膜厚のメッキ層（４）を形成し、
該貫通穴（２）に導電材（３）より成る部材（３０）を
挿入し、該部材（３０）を溶融またはボンディングした
後、該セラミック基板（１）の表面を研磨することで該
セラミック基板（１）の所定個所にビアの形成を行うこ
とを特徴とするビアの形成方法。 〔４〕蒸着により請求項１記載の前記セラミック基板（
１）の外周（１Ａ）に導電材（３）を固着させ、該セラ
ミック基板（１）の表面を研磨することで該セラミック
基板（１）の所定個所にビアの形成を行うことを特徴と
するビアの形成方法。[Claims] [1] A ceramic substrate (1) having a through hole (2) is secured to the tip of a support (10), and a conductive material (3) molten is placed in the through hole (2). The conductive material (3) so that filling takes place
The ceramic substrate (1) is placed in the melting tank (11) in which the ceramic substrate (1) is melted.
is immersed to a predetermined depth, and the conductive material (
3) is filled and cured, and then the ceramic substrate (1) is polished to form vias at predetermined locations on the ceramic substrate (1). [2] Forming a plating layer (4) of a predetermined thickness in the through hole (2) of the ceramic substrate (1) according to claim 1,
The ceramic substrate (1) is immersed in the molten conductive material (3) by inserting the pin (20) into the through hole (2), and the through hole (2) is immersed by removing the pin (20). After the filled conductive material (3) is cured, the surface of the ceramic substrate (1) is polished to form vias at predetermined locations on the ceramic substrate (1). A via forming method characterized by performing the following steps. [3] Forming a plating layer (4) of a predetermined thickness in the through hole (2) of the ceramic substrate (1) according to claim 1,
A member (30) made of a conductive material (3) is inserted into the through hole (2), the member (30) is melted or bonded, and then the surface of the ceramic substrate (1) is polished. A method for forming a via, comprising forming a via at a predetermined location as described in (1). [4] The ceramic substrate according to claim 1 (
A conductive material (3) is fixed to the outer periphery (1A) of 1), and the surface of the ceramic substrate (1) is polished to form vias at predetermined locations on the ceramic substrate (1). How to form vias.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1219141A JPH0382190A (en) | 1989-08-25 | 1989-08-25 | Formation of via |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1219141A JPH0382190A (en) | 1989-08-25 | 1989-08-25 | Formation of via |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0382190A true JPH0382190A (en) | 1991-04-08 |
Family
ID=16730863
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1219141A Pending JPH0382190A (en) | 1989-08-25 | 1989-08-25 | Formation of via |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0382190A (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6362298A (en) * | 1986-09-02 | 1988-03-18 | シャープ株式会社 | Manufacture of through-hole printed board |
| JPS63193587A (en) * | 1987-02-06 | 1988-08-10 | 株式会社日立製作所 | Fine through-hole board with conductor shield |
| JPS63263747A (en) * | 1987-04-22 | 1988-10-31 | Hitachi Ltd | Manufacture of mounting board |
| JPH01101699A (en) * | 1987-10-15 | 1989-04-19 | Toshiba Corp | Formation of conducting part between two sides in ceramic substrate |
-
1989
- 1989-08-25 JP JP1219141A patent/JPH0382190A/en active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6362298A (en) * | 1986-09-02 | 1988-03-18 | シャープ株式会社 | Manufacture of through-hole printed board |
| JPS63193587A (en) * | 1987-02-06 | 1988-08-10 | 株式会社日立製作所 | Fine through-hole board with conductor shield |
| JPS63263747A (en) * | 1987-04-22 | 1988-10-31 | Hitachi Ltd | Manufacture of mounting board |
| JPH01101699A (en) * | 1987-10-15 | 1989-04-19 | Toshiba Corp | Formation of conducting part between two sides in ceramic substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5217597A (en) | Solder bump transfer method | |
| US5786270A (en) | Method of forming raised metallic contacts on electrical circuits for permanent bonding | |
| US4985601A (en) | Circuit boards with recessed traces | |
| JP6081044B2 (en) | Manufacturing method of package substrate unit | |
| JP3202903B2 (en) | Method of forming solder balls on a substrate | |
| JP2004506309A (en) | Molded electronic package, manufacturing method and shielding method | |
| US6066551A (en) | Method for forming bump of semiconductor device | |
| US6158650A (en) | Process for fine and coarse pitch solder deposits on printed circuit boards | |
| US3859722A (en) | Method of dip-soldering printed circuits to attach components | |
| US20060141676A1 (en) | Method for producing semiconductor substrate | |
| US6251767B1 (en) | Ball grid assembly with solder columns | |
| JP2681327B2 (en) | Method for manufacturing bumped circuit board | |
| JPH05198697A (en) | Formation of metal via on silicon substrate and fabrication of multi chip module | |
| JP2000294685A (en) | Substrate chip and flexible substrate | |
| KR100714774B1 (en) | Printed circuit board having alloyed solder bump | |
| US20040053488A1 (en) | Ball electrode forming method | |
| US6528873B1 (en) | Ball grid assembly with solder columns | |
| JPH0382190A (en) | Formation of via | |
| GB2204184A (en) | Mounting electronic components on substrates | |
| JPH04263462A (en) | Semiconductor device and manufacture thereof | |
| TWI524442B (en) | Method for manufacturing wiring board having solder bumps, mask for solder ball mounting | |
| JPH02207591A (en) | Manufacture of circuit board | |
| CN111599704B (en) | Method for constructing salient point of integrated circuit | |
| JP3136682B2 (en) | Method for manufacturing multilayer wiring board | |
| EP0857403B1 (en) | Method of forming raised metallic contacts on electrical circuits for permanent bonding |