JPH0382186A - Formation of board pattern - Google Patents

Formation of board pattern

Info

Publication number
JPH0382186A
JPH0382186A JP21969489A JP21969489A JPH0382186A JP H0382186 A JPH0382186 A JP H0382186A JP 21969489 A JP21969489 A JP 21969489A JP 21969489 A JP21969489 A JP 21969489A JP H0382186 A JPH0382186 A JP H0382186A
Authority
JP
Japan
Prior art keywords
metal layer
pattern
plating
resist
water
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21969489A
Other languages
Japanese (ja)
Inventor
Toshiki Goto
後藤 利樹
Masato Fukami
深見 真人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Priority to JP21969489A priority Critical patent/JPH0382186A/en
Publication of JPH0382186A publication Critical patent/JPH0382186A/en
Pending legal-status Critical Current

Links

Landscapes

  • ing And Chemical Polishing (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

PURPOSE:To form a required pattern at a low cost without using material which induces environmental pollution by a method wherein a resist pattern is formed on a first metal layer formed on a board with water-soluble resist, a conductive second metal layer is provided to the pattern, and a plating layer containing chrome is formed thereon. CONSTITUTION:A required pattern 16 is formed on a first metal layer 12 of a plating copper foil on a substrate 10 with well-known water-soluble resist 14, and a second metal layer 18 is formed corresponding to the pattern 16 by plating the metal layer 12 with conductive metal such as copper. The metal layer 18 is plated with trivalent chrome to provide a plating layer 20. The water-soluble photoresist 14 is easily removed by a sodium hydroxide solution. Then, the metal layer 12 where the metal layer 18 is not laid is removed through etching with well-known ferric chloride or the like. As a resist pattern is formed of water-soluble resist, an anti-pollution measure can be dispensed with.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は水溶性レジストを使用してセミアデイティブ法
により所望の回路パターンを形成するための基板のパタ
ーン形成方法に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method for forming a pattern on a substrate for forming a desired circuit pattern by a semi-additive method using a water-soluble resist.

[従来の技術] 一般に、配線基板を得るために、セミアデイティブ法が
広範に採用されている。すなわち、銅めっきあるいはニ
ッケルめっきによって第1金属層が形成された基板を用
意し、この第1金属層にレジストを塗布してレジストパ
ターンを形成し、さらに前記レジストパターンに、例え
ば、導電性銅めっきにより第2金属層を設ける。
[Prior Art] Generally, semi-additive methods are widely used to obtain wiring boards. That is, a substrate on which a first metal layer is formed by copper plating or nickel plating is prepared, a resist is applied to the first metal layer to form a resist pattern, and the resist pattern is further coated with, for example, conductive copper plating. A second metal layer is provided by.

次いで、第2金属層にPb−3nの弗素化合物からなる
めっき浴でめっき層を形成し、レジストを除去した後に
、第1金属層をエツチングにより取り除くことによって
配線基板が得られるに至る。
Next, a plating layer is formed on the second metal layer using a plating bath made of a Pb-3n fluorine compound, and after removing the resist, the first metal layer is removed by etching to obtain a wiring board.

[発明が解決しようとする課題] 然しなから、前述したように、第2金属層にPb−3n
の弗素化合物でめっき層を形成しており、このような弗
素化合物は前記第2金属層である銅を著しく腐食させて
しまう。その上、Pb−3nの合金組成を保持するため
の管理が煩雑なものとなり、且つ公害発生の問題が露呈
している。
[Problems to be Solved by the Invention] However, as described above, when Pb-3n is used in the second metal layer,
The plating layer is formed of a fluorine compound, and such a fluorine compound significantly corrodes the copper that is the second metal layer. Moreover, the management for maintaining the alloy composition of Pb-3n becomes complicated, and the problem of pollution generation is exposed.

さらにまた、Pb−3nめっき層を剥離して、銅めっき
層のみの配線基板を形成させる場合には、弗素化合物を
主成分とするPb−3n剥離液を使用するため、銅めっ
き層の腐食や公害発生の問題がある。
Furthermore, when peeling off the Pb-3n plating layer to form a wiring board with only a copper plating layer, a Pb-3n stripping solution containing a fluorine compound as a main component is used, which prevents corrosion of the copper plating layer. There is a problem of pollution.

本発明は前記の課題を解決するためになされたものであ
って、有機溶剤やPb−3nの弗素化合物のように公害
を誘因する材料を使用することなく、安価に所望の回路
パターンを形成することを可能にした基板のパターン形
成方法を提供することを目的とする。
The present invention has been made to solve the above-mentioned problems, and it is possible to form a desired circuit pattern at low cost without using materials that cause pollution such as organic solvents or Pb-3n fluorine compounds. An object of the present invention is to provide a method for forming a pattern on a substrate that makes it possible to do so.

[課題を解決するための手段] 前記の課題を解決するために、本発明は、基板に設けら
れた第1金属層に水溶性レジストによりレジストパター
ンを形成する過程と、前記レジストパターンに導電性の
第2金属層を設ける過程と、 前記第2金属層にクロムを含むめっき層を形成する過程
と、 前記水溶性レジストを除去する過程と、前記第1金属層
にエツチングを行う過程と、を有することを特徴とする
[Means for Solving the Problems] In order to solve the above-mentioned problems, the present invention includes a process of forming a resist pattern using a water-soluble resist on a first metal layer provided on a substrate, and a process of forming a resist pattern on a first metal layer provided on a substrate, and a step of forming a resist pattern on a first metal layer provided on a substrate. a step of forming a plating layer containing chromium on the second metal layer; a step of removing the water-soluble resist; and a step of etching the first metal layer. It is characterized by having.

[作用] 本発明に係る基板のパターン形成方法では、第1金属層
に水溶性レジストよるレジストパターンが形成された後
、このレジストパターンに、例えば、銅めっきにより第
2金属層が設けられ、この第2金属層にクロムを含むめ
っき層が形成される。そして、水溶性レジストは、例え
ば、水酸化ナトリウム水溶液により除去された後、第2
金属層が設けられていない第1金属層がエツチングによ
り取り除かれて、所望の回路パターンを有する基板が形
成されるに至る。さらに、必要に応じてめっき層が除去
され、第2金属層上に、例えば、金めつきが施される。
[Function] In the substrate pattern forming method according to the present invention, after a resist pattern of a water-soluble resist is formed on the first metal layer, a second metal layer is provided on this resist pattern by, for example, copper plating. A plating layer containing chromium is formed on the second metal layer. Then, after the water-soluble resist is removed with, for example, a sodium hydroxide aqueous solution, the second
The first metal layer, which is free of metal layers, is etched away to form a substrate with the desired circuit pattern. Furthermore, the plating layer is removed as necessary, and gold plating, for example, is applied on the second metal layer.

[実施例コ 本発明に係る基板のパターン形成方法について実施例を
挙げ、添付の図面を参照しながら以下詳細に説明する。
[Example] The method for forming a pattern on a substrate according to the present invention will be described in detail below by giving examples and referring to the attached drawings.

第1ti!Jaにおいて、参照符号IOは基板を示し、
この基板10は種々の材料、例えば、ガラスで形成され
ることが出来、また、予め銅箔が接着されている銅張積
層板であってもよいが、本実施例では、セラミックスに
より形成される。基板10上には、例えば、銅箔をめっ
きすることにより第1の金属層12が形成される。
1st ti! In Ja, the reference IO designates the substrate;
This substrate 10 can be made of various materials, for example glass, or may be a copper-clad laminate to which copper foil is bonded in advance, but in this embodiment, it is made of ceramics. . A first metal layer 12 is formed on the substrate 10 by, for example, plating copper foil.

そこで、第1金属層12上に周知の水溶性フォトレジス
ト14を用いて所定のレジストパターン16を形成しく
第1図す参照)、このレジストパターン16に対応して
第1金属層12上に導電性金属、例えば、銅をめっきす
ることによって第2金属層18が形成される(第1図C
参照)。
Therefore, a predetermined resist pattern 16 is formed on the first metal layer 12 using a well-known water-soluble photoresist 14 (see Figure 1), and a conductive layer is formed on the first metal layer 12 corresponding to this resist pattern 16. A second metal layer 18 is formed by plating a metal such as copper (FIG. 1C).
reference).

次いで、第1図dに示すように、第2金属層18上に三
価のクロムをめっきすることにより、めっき層20が設
けられる。この場合、めっき層20を設けているのは、
後述するエツチングによって第2金属層18が浸食され
るのを阻止するためである。
Next, as shown in FIG. 1d, a plating layer 20 is provided by plating trivalent chromium on the second metal layer 18. In this case, the plating layer 20 is provided by
This is to prevent the second metal layer 18 from being eroded by etching, which will be described later.

さらに、第1図eに示すように、第1金属層12上に設
けられている水溶性フォトレジスト14を除去する。こ
こで、実質的には水酸化す) IJウム溶液を用いるこ
とによって、前記水溶性フォトレジスト14が容易に除
去される。
Furthermore, as shown in FIG. 1e, the water-soluble photoresist 14 provided on the first metal layer 12 is removed. Here, the water-soluble photoresist 14 is easily removed by using an IJ solution (substantially hydroxide).

次に、周知の塩化第二鉄等を用いて、第2金属層18が
重畳されていない第1金属層12をエツチングにより取
り除く (第1図g参照)。これによって、所定のパタ
ーンが形成された配線基板が得られるに至る。
Next, the first metal layer 12 on which the second metal layer 18 is not superimposed is removed by etching using well-known ferric chloride or the like (see FIG. 1g). As a result, a wiring board on which a predetermined pattern is formed is obtained.

なお、必要に応じて第2金属層18上に設けられている
めっき層20を剥離しく第1図g参照)、前記第2金属
層18上に金めつきを設けてもよい。
Note that, if necessary, the plating layer 20 provided on the second metal layer 18 may be peeled off (see FIG. 1g) to provide gold plating on the second metal layer 18.

その際、めっき層20の剥離はフェリシアン化カリウム
と水酸化ナトリウムの混合水溶液を用いることにより、
銅を腐食させずに安全に行うことが出来る。
At that time, the plating layer 20 is peeled off by using a mixed aqueous solution of potassium ferricyanide and sodium hydroxide.
This can be done safely without corroding the copper.

この場合、本実施例では、レジストパターン16を形成
するために水溶性フォトレジスト14を用いており、こ
のため、従来のように有機溶剤に溶けるフォトレジスト
を用いるものとは異なり、公害問題に対する対策が不要
となる。従って、作業上の安全性が向上するとともに、
高価で且つ公害防止用の処理設備を必要とする有機溶剤
を用いるものに較べ、製造コストを一挙に安価にし得る
という効果が得られる さらに、第2金属層18上には三価のクロムを含むめっ
き層20が形成されている。このように、三価のクロム
を用いることによって、水溶性フォトレジスト14が浸
食されることがなく、しかも、第2金属層18の腐食等
を惹起することがない。その上、Pb−3nの弗素化合
物では、合金組成を保持するための管理が煩雑であった
が、クロムめっきを採用することによってこのような欠
点が解決されることになる。
In this case, in this embodiment, a water-soluble photoresist 14 is used to form the resist pattern 16, and therefore, unlike conventional photoresists that are soluble in organic solvents, this is a countermeasure against pollution problems. becomes unnecessary. Therefore, work safety is improved and
Compared to the method using an organic solvent which is expensive and requires treatment equipment for pollution prevention, the manufacturing cost can be reduced at once.Furthermore, the second metal layer 18 contains trivalent chromium. A plating layer 20 is formed. In this way, by using trivalent chromium, the water-soluble photoresist 14 is not eroded, and the second metal layer 18 is not corroded. Furthermore, with the Pb-3n fluorine compound, management to maintain the alloy composition is complicated, but by employing chromium plating, such drawbacks can be solved.

[発明の効果コ 本発明に係る基板のパターン形成方法では、次のような
効果を奏する。
[Effects of the Invention] The substrate pattern forming method according to the present invention has the following effects.

水溶性のレジストでレジストパターンを形成するため、
従来使用されていた有機溶剤を不要とし、これによって
公害に対する対策が不要となり、しかも製造コストが高
騰することを阻止出来る。さらに、第2金属層にクロム
を含むめっき層を形成することによって前記第2金属層
の腐食等を防止することが可能になる。結果的に、所望
の配線基板を無公害で且つ安価に得ることが出来る。
To form a resist pattern with water-soluble resist,
It eliminates the need for conventionally used organic solvents, eliminates the need for countermeasures against pollution, and prevents increases in manufacturing costs. Furthermore, by forming a plating layer containing chromium on the second metal layer, it becomes possible to prevent corrosion of the second metal layer. As a result, a desired wiring board can be obtained pollution-free and at low cost.

4、4,

【図面の簡単な説明】[Brief explanation of drawings]

第1図a乃至gは本発明に係る基板のパタン形成方法を
示す説明図である。 IO・・・基板 14・・・水溶性フォト 16・・・レジストバタ 20・・・めっき層 12・・・第1金属層 レジスト ーン 18・・・第2金属層 1G、1 (c) (f) (d) (9)
FIGS. 1a to 1g are explanatory diagrams showing a method for forming a pattern on a substrate according to the present invention. IO...Substrate 14...Water-soluble photo 16...Resist butter 20...Plating layer 12...First metal layer resist stone 18...Second metal layer 1G, 1 (c) (f) (d) (9)

Claims (3)

【特許請求の範囲】[Claims] (1)基板に設けられた第1金属層に水溶性レジストに
よりレジストパターンを形成する過程と、前記レジスト
パターンに導電性の第2金属層を設ける過程と、 前記第2金属層にクロムを含むめっき層を形成する過程
と、 前記水溶性レジストを除去する過程と、 前記第1金属層にエッチングを行う過程と、を有するこ
とを特徴とする基板のパターン形成方法。
(1) A process of forming a resist pattern using a water-soluble resist on a first metal layer provided on a substrate, a process of providing a conductive second metal layer on the resist pattern, and a process of forming a conductive second metal layer on the resist pattern, and containing chromium in the second metal layer. A method for forming a pattern on a substrate, comprising: forming a plating layer; removing the water-soluble resist; and etching the first metal layer.
(2)請求項1記載の方法において、 第2金属層に三価のクロムを含むめっき層を形成するこ
とを特徴とする基板のパターン形成方法。
(2) A method for forming a pattern on a substrate according to claim 1, characterized in that a plating layer containing trivalent chromium is formed on the second metal layer.
(3)請求項1記載の方法において、 第2金属層にめっき層を形成した後、水溶性レジストを
アルカリ性水溶液で除去することを特徴とする基板のパ
ターン形成方法。
(3) A method for forming a pattern on a substrate according to claim 1, further comprising removing the water-soluble resist with an alkaline aqueous solution after forming the plating layer on the second metal layer.
JP21969489A 1989-08-25 1989-08-25 Formation of board pattern Pending JPH0382186A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21969489A JPH0382186A (en) 1989-08-25 1989-08-25 Formation of board pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21969489A JPH0382186A (en) 1989-08-25 1989-08-25 Formation of board pattern

Publications (1)

Publication Number Publication Date
JPH0382186A true JPH0382186A (en) 1991-04-08

Family

ID=16739499

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21969489A Pending JPH0382186A (en) 1989-08-25 1989-08-25 Formation of board pattern

Country Status (1)

Country Link
JP (1) JPH0382186A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05198927A (en) * 1991-09-20 1993-08-06 Hitachi Ltd Formation of conductor circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05198927A (en) * 1991-09-20 1993-08-06 Hitachi Ltd Formation of conductor circuit

Similar Documents

Publication Publication Date Title
US5160579A (en) Process for manufacturing printed circuit employing selective provision of solderable coating
US4804615A (en) Method for manufacture of printed circuit boards
US4751172A (en) Process for forming metal images
US4582778A (en) Multi-function photopolymer for efficiently producing high resolution images on printed wiring boards, and the like
WO1987007980A1 (en) Method for manufacture of printed circuit boards
US5733468A (en) Pattern plating method for fabricating printed circuit boards
US3904492A (en) Dual resist usage in construction of apertured multilayer printed circuit articles
EP0112898A1 (en) Making solderable printed circuit boards
US4735694A (en) Method for manufacture of printed circuit boards
JPH0382186A (en) Formation of board pattern
EP0517400B1 (en) Process for the manufacture of printed circuits using electrophoretically deposited organic resists
CA1258138A (en) Method for manufacture of printed circuit boards having solder-masked traces
JPS5838958B2 (en) Method for manufacturing through-hole printed wiring board
JPS5816594A (en) Method of producing printed circuit board
JPH01130589A (en) Manufacture of printed wiring board
WO1987007981A1 (en) Method for manufacture of printed circuit boards
JPH02117192A (en) Manufacture of printed wiring board
JPH06188562A (en) Manufacture of printed wiring board
JPH01146392A (en) Forming method of pattern
JPS6054799B2 (en) Printed board manufacturing method
JPS63283095A (en) Formation of pattern
JPS6242494A (en) Manufacture of printed wiring board
JPS6054800B2 (en) Printed board manufacturing method
JPS63283099A (en) Manufacture of printed wiring board
JPH0730233A (en) Manufacture of printed wiring board