JPH0382004A - Laminated capacitor and manufacture thereof - Google Patents

Laminated capacitor and manufacture thereof

Info

Publication number
JPH0382004A
JPH0382004A JP21827589A JP21827589A JPH0382004A JP H0382004 A JPH0382004 A JP H0382004A JP 21827589 A JP21827589 A JP 21827589A JP 21827589 A JP21827589 A JP 21827589A JP H0382004 A JPH0382004 A JP H0382004A
Authority
JP
Japan
Prior art keywords
dielectric
internal electrodes
internal electrode
laminated
internal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP21827589A
Other languages
Japanese (ja)
Other versions
JP2624849B2 (en
Inventor
Toshinori Amano
天野 俊紀
Susumu Mori
進 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP1218275A priority Critical patent/JP2624849B2/en
Priority to PCT/JP1990/001075 priority patent/WO1991003064A1/en
Priority to DE4091418A priority patent/DE4091418C2/en
Priority to DE4091418T priority patent/DE4091418T1/en
Priority to US07/663,942 priority patent/US5144527A/en
Priority to GB9103350A priority patent/GB2242070B/en
Publication of JPH0382004A publication Critical patent/JPH0382004A/en
Application granted granted Critical
Publication of JP2624849B2 publication Critical patent/JP2624849B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

PURPOSE:To obtain a laminated capacitor, size of which can be made smaller than and capacitance of which can be made larger than conventional devices, a capacitance value of which is hardly dispersed and which can be manufactured through a comparatively simple process, by forming a side margin region by etching or physically removing the side edge section of an internal electrode exposed to the side face of a dielectric. CONSTITUTION:In a laminated capacitor, which has a laminated dielectric, in which a plurality of dielectric layers are laminated while interposing internal electrodes 13, 14 on the inside, and in which the layers of the internal electrodes 13, 14 are made narrower than said dielectric layers and side margin regions 34, 35 are shaped onto the sides of the internal electrodes 13, 14 by the narrowing of the layers of the internal electrodes, the side margin regions 34, 35 are formed by etching or physically removing the side edge sections exposed of the internal electrodes 13, 14 on the side face of the laminated type dielectric from which the side edges of the internal electrodes 13, 14 having the same width as that of said dielectric layers are exposed. The first and second side faces of a sintered body 25 are covered with resist materials 26a, 26b, and third and fourth side faces 25c, 25d are etched, thus forming the side margin regions 34, 35.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、積層コンデンサ及びその製造方法に関し、よ
り特定やには、内部電極と誘電体側面との間のサイドマ
ージン領域の形成工程が改良された積層コンデンサ及び
その製造方法に関する。
Detailed Description of the Invention [Field of Industrial Application] The present invention relates to a multilayer capacitor and a method for manufacturing the same, and more particularly, the present invention relates to a multilayer capacitor and a method for manufacturing the same, and more particularly, the present invention relates to an improved process for forming a side margin region between an internal electrode and a dielectric side surface. The present invention relates to a multilayer capacitor and a method for manufacturing the same.

〔従来の技術〕[Conventional technology]

コンデンサの小型・大容量化を果たすために、積層コン
デンサが広く用いられている。積層コンデンサは、例え
ば第2図(a)及び(b)に示すように、導電ペースト
よりなる内部電極材1. 2が塗布されたセラ壽ツクグ
リーンシート3.4を用意し、それぞれを交互に複数枚
積層し、得られた積層体を厚み方向に圧着した後に焼成
し、内部電極材1. 2の引出されている焼結体側面に
外部電極を形成することにより得られている。
Multilayer capacitors are widely used to make capacitors smaller and larger in capacity. For example, as shown in FIGS. 2(a) and 2(b), a multilayer capacitor includes an internal electrode material 1 made of conductive paste. A plurality of ceramic green sheets 3.4 coated with the internal electrode materials 1. This is obtained by forming an external electrode on the side surface of the drawn sintered body of No. 2.

ところで、セラミックグリーンシート3.4上に形成さ
れている内部電極材1.2は、各セラミックグリーンシ
ート3.4の第1の端縁3a、4aから第2の端縁3b
、4b側に向かって延びるように形成されている。また
、各内部電極材l。
By the way, the internal electrode material 1.2 formed on the ceramic green sheets 3.4 extends from the first edge 3a, 4a to the second edge 3b of each ceramic green sheet 3.4.
, and are formed to extend toward the 4b side. In addition, each internal electrode material l.

2は、セラミックグリーンシート3.4の側端縁3c、
3d、4c、4dとの間に、幅Xのサイドマージン領域
5を残すような幅に形成されている。
2 is the side edge 3c of the ceramic green sheet 3.4;
The width is such that a side margin region 5 of width X is left between 3d, 4c, and 4d.

サイドマージン領域5を設けているのは、内部電極材1
.2の上下に位置するセラミックグリーンシート同士の
密着性を高めると共に、内部電極材1.2が焼結後に焼
結体側面に露出することを防止するためである。従って
、従来より、積層コンデンサにおいては、内部電極材1
.2の側方に幅Xのサイドマージン領域5を形成するこ
とが必須不可欠であった。
The side margin region 5 is provided by the internal electrode material 1
.. This is to improve the adhesion between the ceramic green sheets located above and below 2 and to prevent the internal electrode material 1.2 from being exposed on the side surface of the sintered body after sintering. Therefore, conventionally, in multilayer capacitors, internal electrode material 1
.. It was essential to form a side margin region 5 having a width of X on the sides of 2.

〔発明が解決しようとする技術的課題〕しかしながら、
サイドマージン領域5の幅Xが広い場合には、当然のこ
とながら、内部電極材1゜2の幅が挟まり、大容量化を
妨げることになる。
[Technical problem to be solved by the invention] However,
When the width X of the side margin region 5 is wide, the width of the internal electrode material 1.degree.2 is naturally pinched, which impedes an increase in capacity.

従って、より小型・大容量化を果たすには、サイドマー
ジン領域5の幅Xは狭い方が好ましい。
Therefore, in order to achieve smaller size and larger capacity, it is preferable that the width X of the side margin region 5 is narrower.

他方、積層コンデンサの量産に際しては、第3図(a)
、(b)に示すように、比較的大きな母セラミックグリ
ーンシート6.7を用意し、その一方主面に複数の母内
部電極材8.9を形成したものを交互に複数枚積層した
後に、−点鎖線A。
On the other hand, when mass-producing multilayer capacitors, Fig. 3(a)
, as shown in (b), a relatively large matrix ceramic green sheet 6.7 is prepared, and a plurality of matrix internal electrode materials 8.9 formed on one main surface are alternately laminated. - Dot-dashed line A.

Bに沿って積層体を切断することにより、個々の積層体
を得、該個々の積層体を焼成することにより個々の積層
コンデンサを製造している。
Individual laminates are obtained by cutting the laminate along line B, and individual laminate capacitors are manufactured by firing the individual laminates.

ところが、複数の母内部電極材8.9が形成された母セ
ラくツクグリーンシート6.7の積層に際しては、幾分
かの積層ずれが生じざるを得す、その結果、切断後に個
々の積層体内において内部電極材が積層体の側面に露出
する恐れがある。内部電極材が積層体の側面に露出する
と、耐圧不良や内部電極材同士の短絡が生じる。
However, when laminating the mother ceramic green sheets 6.7 on which a plurality of mother internal electrode materials 8.9 are formed, some lamination misalignment inevitably occurs, and as a result, after cutting, the individual laminated There is a possibility that the internal electrode material may be exposed on the side surface of the laminate inside the body. If the internal electrode materials are exposed on the side surfaces of the laminate, voltage resistance failure or short circuits between the internal electrode materials occur.

また、露出しないまでも、内部電極材が焼結体の側面近
傍にまで至っている場合、すなわち第2図(a)、(b
)のサイドマージン領域5が小さい場合には、上下のセ
ラミック層の密着強度が充分でなく、焼結後に層剥がれ
が生じる原因となる。
In addition, if the internal electrode material reaches near the side surface of the sintered body, even if it is not exposed, that is, Fig. 2 (a), (b)
), the adhesion strength between the upper and lower ceramic layers is not sufficient, causing layer peeling after sintering.

さらに、積層ずれが生じた場合には、内部電極材同士の
重なり面積も小さくなり、容量値が設計容量よりも低下
するおそれがあった。
Furthermore, if a lamination misalignment occurs, the overlapping area of the internal electrode materials will also become smaller, and there is a risk that the capacitance value will be lower than the designed capacitance.

上記の諸理由により、サイドマージン領域5の幅Xが狭
い方が好ましいにも関わらず、該幅Xを必要以上に大き
くする必要があり、小型化・大容量化の妨げとなってい
た。また、積層ずれによる容量値のばらつきやデラξネ
ーシッンも生じがちであった。
For the above-mentioned reasons, although it is preferable for the width X of the side margin region 5 to be narrow, it is necessary to make the width X larger than necessary, which hinders miniaturization and increase in capacity. In addition, variations in capacitance value and delamination due to lamination misalignment tended to occur.

よつア、本発明の目的は、従来の積層コンデンサに比べ
て、より一層小型化・大容量化が可能であり、容量値の
ばらつきが少なく、かつ比較的簡単な工程で製造し得る
安価な積層コンデンサ及びその製造方法を提供すること
にある。
An object of the present invention is to provide an inexpensive capacitor that can be made smaller and larger in capacitance than conventional multilayer capacitors, has less variation in capacitance value, and can be manufactured in a relatively simple process. An object of the present invention is to provide a multilayer capacitor and a method for manufacturing the same.

〔技術的課題を解決するための手段〕[Means for solving technical problems]

本発明は、間に内部電極を介在させて複数の誘電体層が
積層された積層型の誘電体を有し、誘電体層よりも内部
電極の幅が狭くされており、それによって内部電極の側
方にサイドマージン領域が設けられた積層コンデンサに
おいて、上記サイドマージン領域が、誘電体層の幅と同
一幅の内部電極の側端縁が露出している誘電体の側面で
露出している内部電極の側端縁部分をエツチングまたは
物理的に除去することにより形成されていることを特徴
とする。
The present invention has a laminated dielectric in which a plurality of dielectric layers are laminated with internal electrodes interposed therebetween, and the width of the internal electrodes is narrower than that of the dielectric layers. In a multilayer capacitor in which a side margin region is provided on the side, the side margin region is exposed on the side surface of the dielectric where the side edge of the internal electrode with the same width as the dielectric layer is exposed. It is characterized in that it is formed by etching or physically removing the side edge portions of the electrodes.

また、本発明の製造方法は、内部電極が間に介在されて
複数の誘電体層が積層されており、かつ内部電極の幅が
誘電体層と同一幅とされた積層型の誘電体を用意する工
程と、上記内部電極の側端縁が露出している積層型の誘
電体の側面において、内部電極の側端縁部分をエツチン
グまたは物理的に除去することにより内部電極の側方に
サイドマージン領域を形成する工程とを特徴とする。
Further, the manufacturing method of the present invention provides a laminated dielectric material in which a plurality of dielectric layers are laminated with internal electrodes interposed therebetween, and the internal electrodes have the same width as the dielectric layers. A side margin is formed on the side of the internal electrode by etching or physically removing the side edge portion of the internal electrode on the side surface of the laminated dielectric where the side edge of the internal electrode is exposed. The method is characterized by a step of forming a region.

なお、上記の物理的除去方法としては、内部電極材をス
パッタリングにより飛散させる逆スパツタ法や、内部電
極材を電気泳動法により列部へ移動させる方法がある。
In addition, as the above-mentioned physical removal method, there is a reverse sputtering method in which the internal electrode material is scattered by sputtering, and a method in which the internal electrode material is moved to the row section by electrophoresis.

また、本発明の積層コンデンサの製造方法においては、
矩形の厚状電体シートの一方主面に、厚状電体シートの
対向している端縁間に延びるように複数の母内部電極を
形成し、母内部電極の形成された厚状電体シートを積層
し、該積層された母誘電体を積層方向に切断することに
より、上述した積層型の個別誘電体を得てもよい。
Furthermore, in the method for manufacturing a multilayer capacitor of the present invention,
A plurality of internal base electrodes are formed on one principal surface of a rectangular thick electrical sheet so as to extend between opposing edges of the thick electrical sheet, and a thick electrical body on which internal internal electrodes are formed is formed. The laminated individual dielectric described above may be obtained by laminating sheets and cutting the laminated base dielectric in the lamination direction.

〔作用〕[Effect]

本発明では、サイドマージン領域が積層型の誘電体を得
た後に、エツチングまたは物理的除去により形成される
。従って、サイドマージン領域の暢を正確に形成するこ
とかで合、内部電極の重なり面積を正確に制御すること
ができ、引いては容量ばらつきを低減することができる
In the present invention, the side margin regions are formed by etching or physical removal after obtaining the laminated dielectric. Therefore, by accurately forming the width of the side margin region, it is possible to accurately control the overlapping area of the internal electrodes, and in turn, it is possible to reduce variations in capacitance.

また、誘電体Nt同一幅の内部電極を積層しておき、積
層後にエツチングまたは物理的除去によりサイドマージ
ン領域を形成するものであるため、積層ずれ考慮して必
要以」二にサイドマージン領域の幅を拡げる必要がない
、よって、より小型・大容量の積層コンデンサを得るこ
とができる。
In addition, since the internal electrodes of the dielectric Nt with the same width are stacked and the side margin regions are formed by etching or physical removal after stacking, the width of the side margin regions must be adjusted in consideration of stacking misalignment. Therefore, it is possible to obtain a smaller and larger capacity multilayer capacitor.

しかも、誘電体層の輻と同一幅の内部電極が積層された
積層体を用いるものであるため、積層ずれに対する許容
度が大きいので、積層作業を容易に行うここかで赤、か
つ必要最小限の輻のサイドマージン領域を有する積層コ
ンデンサを得ることができる。
Moreover, since it uses a laminated body in which internal electrodes with the same width as the dielectric layer convergence are laminated, there is a high tolerance for lamination misalignment, making lamination work easy. It is possible to obtain a multilayer capacitor having a side margin region of .

〔実施例の説明〕[Explanation of Examples]

第4図〜第10図を参照して、本発明の一実施例の製造
方法を説明する。本実施例は、誘電体セラミックスを用
いた積層コンデンサの製造方法に適用したものである。
A manufacturing method according to an embodiment of the present invention will be described with reference to FIGS. 4 to 10. This example is applied to a method of manufacturing a multilayer capacitor using dielectric ceramics.

第4図は、本実施例の製造に用いられる誘電体層として
のセラミックグリーンシート及びその上に形成される内
部電極材を説明するための斜視図である。矩形のセラミ
ックグリーンシート11゜12の上面に、それぞれ、内
部電極材13.14が膜状に形成されている。
FIG. 4 is a perspective view for explaining a ceramic green sheet as a dielectric layer used in the manufacture of this example and an internal electrode material formed thereon. Internal electrode materials 13 and 14 are formed in the form of a film on the upper surfaces of the rectangular ceramic green sheets 11 and 12, respectively.

セラミックグリーンシート11.12は、誘電体セラミ
ックスを主体とするセラミック・スラリーを図示の形状
に成形するこたにより得られる。
The ceramic green sheets 11 and 12 are obtained by molding a ceramic slurry mainly made of dielectric ceramic into the shape shown in the figure.

内部電極材13.14は、NiまたはCuのような導電
性材料を主体とする導電ペーストを塗布することにより
構成されている。内部電極材を構成する材料としては、
Ni及びCuの他、AgまたはAg−Pdのような種々
の金属材料を用いることができる。もっとも、後述する
エツチングに際し、適宜のエッチャントにより蝕刻され
得る材料により構成することが必要である。
The internal electrode materials 13 and 14 are constructed by applying a conductive paste mainly composed of a conductive material such as Ni or Cu. The materials that make up the internal electrode material are:
In addition to Ni and Cu, various metal materials such as Ag or Ag-Pd can be used. However, it is necessary to use a material that can be etched with an appropriate etchant during etching, which will be described later.

内部電極材13は、矩形のセラミックグリーンシート1
1の一方端縁11aから反対側の@縁11b側に向かっ
て延びるように、かつ端縁11bには至らないように形
成されている。また、内部を極相13の幅は、セラミッ
クグリーンシート11の幅と同一とされている。すなわ
ち、セラミックグリーンシート11の側端縁lic、l
id間の全幅に至る輻に、西部電極材13が形成されて
いる。
The internal electrode material 13 is a rectangular ceramic green sheet 1
It is formed so as to extend from one end edge 11a of 1 toward the opposite @ edge 11b side, but not to reach the end edge 11b. Further, the width of the internal polar phase 13 is the same as the width of the ceramic green sheet 11. That is, the side edges lic, l of the ceramic green sheet 11
A western electrode material 13 is formed in the convergence that spans the entire width between the id's.

内部電極材14についても、内部電極材13と同様に構
成されている。但し、セラミックグリーンシート11.
12を積層した際に、内部電極材13、!:内部電極材
14とが積層体の対向する側面に引出されるように、内
部電極材14が引出されているセラミックグリーンシー
ト12の一方端縁12aは、セラミックグリーンシート
11の一方端縁11aと反対側に位置されているや第4
図に示したセラミックグリーンシート11゜12を、交
互に複数枚積層することにより、第5図に示す積層体1
5を得ることができる。積層体15では、第1.第2の
セラミックグリーンシー)11.12が3枚ずつ、交互
に積層されており、さらに最上部に(必要により最下部
にも)内部電極材の付与されていないセラくツタグリー
ンシー)16が適宜数積層されている。
The internal electrode material 14 is also configured in the same manner as the internal electrode material 13. However, ceramic green sheet 11.
When stacking 12, internal electrode materials 13,! : One edge 12a of the ceramic green sheet 12 from which the internal electrode material 14 is drawn out is connected to the one edge 11a of the ceramic green sheet 11 so that the internal electrode material 14 is drawn out to the opposite side surface of the laminate. The fourth person is located on the opposite side.
By alternately laminating a plurality of ceramic green sheets 11 and 12 shown in the figure, a laminate 1 shown in FIG.
You can get 5. In the laminate 15, the first. The second ceramic green sea) 11 and 12 are stacked alternately in three sheets, and on the top (or the bottom if necessary) there is a ceramic ivy green sea) 16 that is not provided with internal electrode material. An appropriate number of layers are stacked.

ここでは、3枚の一方の内部電極13a=13Cが積層
体15の第1の側面15aに、他方の内部電極材14 
axl 4 cが第2の側面15bに引出されている。
Here, one of the three internal electrodes 13a=13C is placed on the first side surface 15a of the laminate 15, and the other internal electrode material 14
axl 4c is drawn out to the second side 15b.

また、各内部電極材13a−13c、14ax14cは
、共に、積層体15の第3゜第4の側面15c、15d
にも露出している。
Further, each of the internal electrode materials 13a to 13c and 14ax14c are located at the 3rd and 4th side surfaces 15c and 15d of the laminate 15.
It is also exposed.

なお、積層体15を得るに際しては、実際の量産工程で
は、第6図に示す母セラ逅ツクグリーンシートを用いる
ことが好ましい、すなわち、比較的大きな矩形の母セラ
ミックグリーンシート17上に、所定距離を隔てて一方
端縁17aから他方端縁17bに至る厚内部電極材18
a、18bを形成する。同様に、厚状電体シートとして
のセラミックグリーンシート19上にも厚内部電極材2
0a、20bをセラミックグリーンシート19の一方端
縁19aから他方端縁19bに至るように形成する。
In order to obtain the laminate 15, in the actual mass production process, it is preferable to use the mother ceramic green sheet shown in FIG. Thick internal electrode material 18 extending from one end edge 17a to the other end edge 17b across
a, 18b are formed. Similarly, the thick internal electrode material 2 is also placed on the ceramic green sheet 19 as the thick electric sheet.
0a and 20b are formed from one edge 19a of the ceramic green sheet 19 to the other edge 19b.

そして、セラミックグリーンシート17.19を図示の
向きのまま交互に複数枚積層し、−点鎖線A、Bに沿う
部分に相当する部分で切断することにより、第5図に示
す積層体15と同様の構造を多数得ることができる。
Then, a plurality of ceramic green sheets 17 and 19 are alternately stacked in the direction shown in the figure, and cut at a portion corresponding to the section along the dashed-dotted lines A and B, resulting in a structure similar to the laminate 15 shown in FIG. A large number of structures can be obtained.

このように、母セラξツクグリーンシート17゜19を
利用することにより、第5図に示した積層体15を効率
良く量産することができる。しかも、第5図の積層体1
5では、各内部電極材13a〜13 c +  14 
a 〜14 cは、第3.第4の側面15c、15dに
も露出する幅に形成されている。
In this way, by using the mother ceramic ξtsk green sheets 17 and 19, the laminate 15 shown in FIG. 5 can be efficiently mass-produced. Moreover, the laminate 1 in FIG.
5, each internal electrode material 13a to 13c + 14
a to 14c are the 3rd. It is formed in such a width that it is also exposed to the fourth side surfaces 15c and 15d.

従って、第6図のセラミックグリーンシート17゜19
を積層するに際し、第6図の矢印C方向に多少ずれが生
じたとしても、得られた積層型の誘電体15においては
矢印C方向には内部電極材の重なりずれは生じない、よ
って、母セラ1ツクグリーンシート17.19の積層に
際して避けることができない積層ずれが多少生じたとし
ても、電極室なり面積のばらつきが少ない積層体15を
安定に得ることができる。
Therefore, the ceramic green sheet 17°19 in Fig. 6
Even if some misalignment occurs in the direction of arrow C in FIG. 6 when laminating the internal electrode materials, there will be no overlapping misalignment of the internal electrode materials in the direction of arrow C in the obtained laminated dielectric 15. Even if some unavoidable lamination misalignment occurs when laminating the ceramic green sheets 17 and 19, it is possible to stably obtain a laminated body 15 with little variation in electrode chamber or area.

さらに、第6図の一点鎖線A、Bに相当の部分で切断し
て積層体を得る場合、積層体側面において内部電極材が
垂れるおそれがある。しかし、このような内部電極材の
垂れは、後述のエツチング材により確実に除去される。
Furthermore, if a laminate is obtained by cutting along the dashed-dotted lines A and B in FIG. 6, there is a risk that the internal electrode material may sag on the side surface of the laminate. However, such sagging of the internal electrode material can be reliably removed by the etching agent described later.

また、第2図に示した従来例では、内部電極材lを構成
するための導電ペーストを塗布した場合、ペーストの表
面張力により、第7図(a)に示すように、内部電極材
lの側端縁に隆起部21a。
In addition, in the conventional example shown in FIG. 2, when a conductive paste for configuring the internal electrode material l is applied, the surface tension of the paste causes the internal electrode material l to A raised portion 21a is provided on the side edge.

21bが形成されていた。従って、複数枚のセラミック
グリーンシートを積層した場合、内部電極材の厚みが均
一でないため、焼結後に層剥がれが生じ易い原因の一つ
となっていた。
21b was formed. Therefore, when a plurality of ceramic green sheets are laminated, the thickness of the internal electrode material is not uniform, which is one of the reasons why the layers tend to peel off after sintering.

これに対して、本実施例では、第7図(b)に相当の断
面図で示すように、内部電極材13は、セラミックグリ
ーンシー)11の側端縁11c。
On the other hand, in this embodiment, as shown in a corresponding cross-sectional view in FIG.

lid間の全幅に至るように形成されるため、内部電極
材13の厚みが幅方向において一様とされる。従って、
内部電極材の厚みの不均一に起因するデラミネーシヨン
の発生を効果的に防止することができる。
Since the internal electrode material 13 is formed to span the entire width between the lids, the thickness of the internal electrode material 13 is uniform in the width direction. Therefore,
The occurrence of delamination due to non-uniform thickness of the internal electrode material can be effectively prevented.

第5図に戻り、積層体15は、焼成に先立ち、厚み方向
にプレスすることにより各セラミックグリーンシー1間
が密着される。この場合、本実施例の積層体15では、
内部電極材13a〜13c。
Returning to FIG. 5, prior to firing, the laminate 15 is pressed in the thickness direction to bring the ceramic green sheets 1 into close contact with each other. In this case, in the laminate 15 of this example,
Internal electrode materials 13a to 13c.

14 aAl 4 Cが第3.第4の側面15c、15
a間の全幅に至るように形成されているので、第5図の
■−■線に沿う第8図(b)の模式的断面図で示すよう
に、第5図のY方向において厚みが均一となるように圧
着することができる。
14 aAl 4 C is the third. Fourth side 15c, 15
The thickness is uniform in the Y direction of Fig. 5, as shown in the schematic cross-sectional view of Fig. 8(b) along the line ■-■ of Fig. 5. It can be crimped so that

これに対して、第2図に示したセラミックグリーンシー
トを用いた従来例では、サイドマージン領域5が予め形
成されているため、第8図(a)に示すように、積層体
15中のサイドマージン領域が形成されている部分2に
おいて厚みが薄くなり、内部電極材1.2が形成されて
いる部分の積履体の厚みと9イドマージン領域が形成さ
れている側方の部分Zとの厚みとの差により、得られる
焼結体の側面においてデラミネーションが生じがちであ
った。
On the other hand, in the conventional example using the ceramic green sheet shown in FIG. 2, since the side margin region 5 is formed in advance, the The thickness becomes thinner in the portion 2 where the margin area is formed, and the thickness of the stack at the part where the internal electrode material 1.2 is formed and the thickness of the side part Z where the 9-id margin area is formed. Due to the difference, delamination tends to occur on the side surfaces of the obtained sintered body.

従って、本実施例の積層体では、このような理由による
デラミネーションの発生を効果的に防止できる。
Therefore, in the laminate of this example, the occurrence of delamination due to such reasons can be effectively prevented.

次に、積層方向に圧着された第5図の積層体15を焼成
し、積層型の誘電体としての焼結体を得る。さらに、第
9図に示すように、得られた焼結体25の第1.第2の
側面をレジスト材26a。
Next, the laminated body 15 shown in FIG. 5 which has been pressed in the lamination direction is fired to obtain a sintered body as a laminated dielectric. Furthermore, as shown in FIG. 9, the first . The second side surface is a resist material 26a.

26bで被覆する。このレジスト材26a、26bは、
後述するエツチングに際して用いるエッチャントにより
侵されない材料により構成されており、−例を挙げると
エポキシ樹脂等の合成樹脂を用いることができる。
26b. These resist materials 26a and 26b are
It is made of a material that is not attacked by the etchant used in the etching described below, and for example, synthetic resin such as epoxy resin can be used.

焼結体25内には、前述した内部電極材がセラミックス
の焼成に際して焼付けられることにより、内部電極13
a 〜13e、14a〜14cが形成されている。なお
、内部電極の参照番号は、前述した内部電極材乙同−の
参照番号を付して説明することにする。
The internal electrode material 13 is baked into the sintered body 25 when the ceramic is fired.
a to 13e and 14a to 14c are formed. It should be noted that the reference numbers of the internal electrodes will be explained using the same reference numbers as those of the internal electrode materials described above.

各内部電極13a=13c、14a 〜14cは、レジ
スト材26a、26bで被覆された部分を除いて、すな
わち焼結体25の第3.第4の側面25e、25dに露
出されている。
Each internal electrode 13a=13c, 14a to 14c is connected to the third electrode of the sintered body 25 except for the portion covered with the resist material 26a, 26b. It is exposed on the fourth side surfaces 25e and 25d.

次に、上記焼結体25の第3.第4の側面25C,25
dを、内部電極13a〜13c、14a〜14cを樋底
している材料を蝕刻し得るエッチャントによりエツチン
グする。エッチャントとしては、例えば硝酸のような強
酸を用いることができるが、内部電極材料として、Cu
及びNi以外の金層材料を用いた場合には、そのような
金属材料をエツチングし得る適宜のエッチャントが用い
られる。
Next, the third. Fourth side 25C, 25
d is etched using an etchant capable of etching the material forming the bottom of the internal electrodes 13a-13c, 14a-14c. As an etchant, for example, a strong acid such as nitric acid can be used, but as an internal electrode material, Cu
When a gold layer material other than Ni is used, an appropriate etchant capable of etching such a metal material is used.

エツチング後の状態を第1O図に平面断面図で示す。第
1O図から明らかなように、焼結体25内においては、
内部電極13aが焼結体25の第1の側面25aに引出
されている端縁31と隣接している二辺32.33が、
サイドマージン領域34.35を第3゜第4の側面25
c、25dとの間に形成するように、第3.第4の側面
25C925dから内側に後退されている。これは・エ
ツチングにより、内部電極13aの両側端縁部分が蝕刻
され、それによってサイドマージン領域34゜35が形
成されていることを意味する。
The state after etching is shown in a plan sectional view in FIG. 1O. As is clear from FIG. 1O, inside the sintered body 25,
The two sides 32 and 33 adjacent to the edge 31 from which the internal electrode 13a is drawn out to the first side surface 25a of the sintered body 25 are
Side margin area 34.35 3rd degree fourth side 25
c, 25d, the third. It is retreated inward from the fourth side surface 25C925d. This means that both side edge portions of the internal electrode 13a are etched by etching, thereby forming side margin regions 34 and 35.

他の内部電極13b、13c、14a−14c部分にお
いても同様にサイドマージン領域が形成されている。
Side margin regions are similarly formed in the other internal electrodes 13b, 13c, and 14a-14c.

また、第11図から明らかなように、サイドマージン領
域が形成されている部分には、エツチングにより空辣3
4a、35aが形成されているやエツチング後、焼結体
25を水等により洗浄し、エッチャントを除去する。し
かし、水洗いだけでは、残留エッチャント、特に空隙3
4a、35a内に残留しているエッチャントを完全に除
去することは難しい場合がある。そこで、本実施例では
、次に焼結体25を加熱雰囲気下に置き、残留エッチャ
ントを飛散させて除去する。
Furthermore, as is clear from FIG. 11, the area where the side margin area is formed has 3 vacancies due to etching.
After etching has been performed once 4a and 35a have been formed, the sintered body 25 is washed with water or the like to remove the etchant. However, washing with water alone will remove residual etchant, especially the voids 3.
It may be difficult to completely remove the etchant remaining in 4a, 35a. Therefore, in this embodiment, the sintered body 25 is then placed in a heated atmosphere to scatter and remove the residual etchant.

なお、上記加熱は、後述の外部電極を焼付&Jる工程で
与えられる熱を利用してもよい、その場合には、残留エ
ッチャントの除去と外部電極の焼付けを同一工程で行い
得る。
Note that the above-mentioned heating may utilize the heat given in the step of baking the external electrodes, which will be described later. In that case, the removal of the residual etchant and the baking of the external electrodes can be performed in the same step.

また、残留エッチャントの除去は、残留エッチャントに
よる内部電極の腐蝕を防止するためである。従って、エ
ツチング作用を奪うことさえ可能であれば、加熱以外の
方法を用いても良い0例えば、強酸のエッチャントであ
れば、アルカリ溶液に浸漬して残留エッチャントを中和
してもよい。
Further, the purpose of removing the residual etchant is to prevent corrosion of the internal electrodes due to the residual etchant. Therefore, a method other than heating may be used as long as it is possible to remove the etching effect.For example, if the etchant is a strong acid, the remaining etchant may be neutralized by immersion in an alkaline solution.

上記残留エッチャントの除去に続いて、レジスト材26
a、26bを除去する。レジスト材26a、26bの除
去は、機械的研磨または薬剤を用いた方法等により行い
得る。
Following the removal of the residual etchant, the resist material 26
a, 26b are removed. The resist materials 26a and 26b can be removed by mechanical polishing, a method using chemicals, or the like.

本実施例では、サイドマージン領域34.35が、エツ
チングにより形成されるので、焼結体25の第3.第4
の側面25c、25dから内側に正確な幅のサイドマー
ジン領域を形成することができる。しかも、セラ逅ツク
グリーンシートと内部電極材上を積層し、積層体を得た
後に、このサイドマージン領域34.35が形成される
ものであるため、積層ずれ等を考慮して余分な幅のサイ
ドマージン領域を形成する必要がない、すなわち、従来
例に比べて、より狭い幅にサイドマージン領域34.3
5を形成することができる。従って、小型・大容量の積
層コンデンサを実現し得ることがわかる。
In this embodiment, the side margin regions 34 and 35 are formed by etching, so the third side margin regions 34 and 35 of the sintered body 25 are formed by etching. Fourth
A side margin region with an accurate width can be formed inward from the side surfaces 25c and 25d. Moreover, since the side margin regions 34 and 35 are formed after the ceramic green sheets and internal electrode materials are laminated to obtain a laminate, an extra width is required to take into consideration lamination misalignment, etc. There is no need to form a side margin region, that is, the side margin region 34.3 has a narrower width than the conventional example.
5 can be formed. Therefore, it can be seen that a small-sized, large-capacity multilayer capacitor can be realized.

さらに、エツチングにより側面に露出した内部電極部分
を除去するものであるため、積層体15の側面で内部電
極材が露出している部分から垂れていたとしても、この
ような垂れは確実に除去される。
Furthermore, since the internal electrode portion exposed on the side surface is removed by etching, even if the internal electrode material is dripping from the exposed portion on the side surface of the laminate 15, such dripping is reliably removed. Ru.

最後に、レジスト材26a、26bが除去された面に例
えばAgを主体とする導電ペーストを塗布し、焼付ける
ことにより、第1図及び第12図に示すように、一対の
外部電極36.37を形成する。外部電極36は、内部
電極13a〜13cに、外部電極37は内部型114a
x14cに電気的に接続される。
Finally, a conductive paste containing, for example, Ag is applied to the surface from which the resist materials 26a and 26b have been removed and is baked, thereby forming a pair of external electrodes 36 and 37, as shown in FIGS. 1 and 12. form. The external electrode 36 is connected to the internal electrodes 13a to 13c, and the external electrode 37 is connected to the internal mold 114a.
It is electrically connected to x14c.

好ましくは、外部電極36.37を形成した後に、焼結
体25の第3.第4の側面25c、25dに酸化処理を
施してもよい、酸化処理は、例えば第12図の積層コン
デンサを酸化雰囲気中において所定の時間加熱処理を行
うことにより達成される0本実施例では、焼結体25の
第3.第4の側面25c、25dにおいて、比較的狭い
幅のサイドマージン領域34.35を経て内部電極13
a〜13c、14ax14cの側端縁が配置されている
ため、またエツチングによりサイドマージン領域が形成
されているものであるため、内部電極の側端縁が酸化雰
囲気により酸化されやすく、それによって内部電極側端
縁に酸化被膜が形成される。そして、この酸化被膜の形
成により、内部電極とセラミックスとの密着強度が効果
的に高められる。これは、酸化される際に、誘電体セラ
ミックスと内部電極との間に化学結合を生じるからであ
る。
Preferably, after forming the external electrodes 36 and 37, the third. The fourth side surfaces 25c and 25d may be subjected to oxidation treatment. In this embodiment, the oxidation treatment is achieved, for example, by heating the multilayer capacitor shown in FIG. 12 for a predetermined time in an oxidizing atmosphere. The third part of the sintered body 25. At the fourth side surfaces 25c and 25d, the internal electrode 13
Because the side edges of a to 13c and 14ax and 14c are arranged, and because the side margin region is formed by etching, the side edges of the internal electrodes are easily oxidized by the oxidizing atmosphere, and as a result, the internal electrodes An oxide film is formed on the side edges. The formation of this oxide film effectively increases the adhesion strength between the internal electrodes and the ceramic. This is because a chemical bond is formed between the dielectric ceramic and the internal electrode when it is oxidized.

よって、上記のような酸化処理を行うことにより、内部
電極13a−13c、14a−14cと誘電体セラミッ
クスとの密着性をより一層高め得ることが可能となる。
Therefore, by performing the oxidation treatment as described above, it is possible to further improve the adhesion between the internal electrodes 13a-13c, 14a-14c and the dielectric ceramic.

なお、上記酸化処理は、エツチングによりサイドマージ
ン領域34.35を形成した後であれば何れの段階にお
いて行ってもよい、すなわち、外部電極36.37の形
成に先立って酸化処理を行ってもよい。
Note that the above oxidation treatment may be performed at any stage after the side margin regions 34.35 are formed by etching, that is, the oxidation treatment may be performed prior to the formation of the external electrodes 36.37. .

また、好ましくは、第11図の空隙34a、35aに、
第13図に示すように、エポキシ樹脂等の合成樹脂39
を加圧注入することにより、焼結体25の側面25c、
25dをシールすることができる。なお、シール材とし
ては、合成樹脂の他、ゴム等の任意の材料を用い得る。
Preferably, in the gaps 34a and 35a in FIG.
As shown in FIG. 13, synthetic resin 39 such as epoxy resin
By injecting under pressure, the side surface 25c of the sintered body 25,
25d can be sealed. Note that as the sealing material, in addition to synthetic resin, any material such as rubber can be used.

上記シール処理についても、外部電極の形成後に行って
もよく、あるいは外部電極の形成に先立って行ってもよ
い。
The above-mentioned sealing treatment may also be performed after the formation of the external electrodes, or may be performed prior to the formation of the external electrodes.

さらに、上述した実施例では、エツチングを施した後に
、一対の外部電極36.37を形成したが、外部電極の
形成はエツチングに先立って行ってもよい。
Further, in the above embodiment, the pair of external electrodes 36 and 37 are formed after etching, but the external electrodes may be formed prior to etching.

上記実施例では、内部電極13a〜13c、14a〜1
4cが安価なNiまたはCuを用いて構威されているの
で、電極コストを低減することができる。また、積層ず
れ等を余り気にせずに母セラミックグリーンシートを積
層することができるので、製造工程が簡略化され、積層
コンデンサの量産コストを効果的に低減することができ
る。
In the above embodiment, the internal electrodes 13a to 13c, 14a to 1
Since 4c is constructed using inexpensive Ni or Cu, the electrode cost can be reduced. Further, since the base ceramic green sheets can be stacked without worrying too much about stacking misalignment, the manufacturing process is simplified and the mass production cost of multilayer capacitors can be effectively reduced.

なお、好ましくは、外部電極36.37が形成される焼
結体側面に、Niを主体とする導電ペーストをコーティ
ングし、しかる後外部電極36゜37を形成するように
すれば、内部電極と外部電極との電気的接続の信頼性を
高めることができる。
Preferably, the side surfaces of the sintered body on which the external electrodes 36 and 37 are formed are coated with a conductive paste mainly composed of Ni, and then the external electrodes 36 and 37 are formed, so that the internal electrodes and the external The reliability of electrical connection with the electrode can be increased.

また、N1に代えて、他の導電性材料層を焼結体25の
第1.第2の側面25a、25bに塗布しておいてもよ
く、その場合、エッチャントにより蝕刻されない材料を
用いれば、上蓮したレジスト材26a、26bの機能を
も持たせることができる。すなわち、外部電極形成用の
下地電極でレジスト材26a、26bを構威し得る。こ
の場合には、レジスト材の除去は必要でない。
Further, in place of N1, another conductive material layer is applied to the first layer of the sintered body 25. It may be applied to the second side surfaces 25a, 25b. In that case, if a material that is not etched by the etchant is used, it can also have the function of the resist materials 26a, 26b. That is, the resist materials 26a and 26b can be used as base electrodes for forming external electrodes. In this case, removal of the resist material is not necessary.

上述した実施例では、硝酸等の化学的薬剤をエッチャン
トとして用いて内部電極の側端縁をエッチングしたが、
実際のエツチングは、エッチャントに焼結体を浸漬する
ことにより、あるいは回転バレル内にエッチャントを貯
留しておき、該バレル内に焼結体を投入しバレルを回転
させることにより行い得る。
In the embodiments described above, the side edges of the internal electrodes were etched using a chemical agent such as nitric acid as an etchant.
Actual etching can be performed by immersing the sintered body in an etchant, or by storing the etchant in a rotating barrel, placing the sintered body into the barrel, and rotating the barrel.

また、第14図に断面図で示すように、エラチャン)4
1が貯留されている槽42に、焼結体25の第3または
第4の側面25c、25dのみを浸すようにしてエンチ
ングを施してもよい。この場合には、第3.第4の側面
25c、25dを順にエッチャントに浸すようにするこ
とにより、焼結体の他の外表面部分へのエッチャントの
付着を防止しつつ、エツチングを行い得る。従って、上
述したようなレジスト材26a、26bの使用を省略す
ることができる。
In addition, as shown in the cross-sectional view in FIG.
Enching may be performed by immersing only the third or fourth side surface 25c or 25d of the sintered body 25 into the tank 42 in which the sintered body 1 is stored. In this case, the third. By sequentially immersing the fourth side surfaces 25c and 25d in the etchant, etching can be performed while preventing the etchant from adhering to other outer surface portions of the sintered body. Therefore, the use of the resist materials 26a and 26b as described above can be omitted.

上述してきた実施例では、誘電体シートとして、セラミ
ックグリーンシートを用いたが、本発明は、セラミンク
グリーンシートを複数枚積層して内部電極材と共に一体
焼成してなる積層セラミックコンデンサに限定されるも
のではない。すなわち、誘電体シートとしては、誘電体
樹脂フィルムを用いることもでき、いわゆる積層型フィ
ルムコンデンサにも本発明を適用することができる。
In the embodiments described above, a ceramic green sheet was used as the dielectric sheet, but the present invention is limited to a multilayer ceramic capacitor formed by laminating a plurality of ceramic green sheets and firing them together with the internal electrode material. It's not a thing. That is, a dielectric resin film can be used as the dielectric sheet, and the present invention can also be applied to a so-called multilayer film capacitor.

さらに、長尺状のセラ壽ツクグリーンシートや樹脂フィ
ルムをその主面上に形成された内部電極と共に巻回して
なる巻回型コンデンサにも本発明を適用することができ
、従って、この種の巻回型コンデンサも本発明にいう積
層コンデンサに含まれるものであるここを指摘しておく
Furthermore, the present invention can also be applied to a wound type capacitor formed by winding a long ceramic green sheet or resin film together with an internal electrode formed on its main surface. It should be pointed out that wound type capacitors are also included in the multilayer capacitors referred to in the present invention.

〔発明の効果〕〔Effect of the invention〕

以上のように、本発明の製造方法では、内部電極側方の
サイドマージン領域が、内部電極の引出されている端縁
に隣接する内部電極の2辺をエンチングまたは物理的に
除去することにより形成される。すなわち、積層後にエ
ツチングまたは物理的除去によりサイドマージン領域が
形成されるものであるため、積層ずれ等を考慮すること
なく必要最小限の幅のサイドマージン領域を正確に形成
することができる。よって、小型・大容量であり、かつ
容量値のばらつ赤の少ない積層コンデンサを得ることが
できる。
As described above, in the manufacturing method of the present invention, the side margin region on the side of the internal electrode is formed by etching or physically removing the two sides of the internal electrode adjacent to the extended edge of the internal electrode. be done. That is, since the side margin region is formed by etching or physical removal after lamination, it is possible to accurately form the side margin region with the minimum necessary width without considering lamination misalignment or the like. Therefore, it is possible to obtain a multilayer capacitor that is small in size, has a large capacity, and has less variation in capacitance value.

また、積層後にエツチングまたは物理的除去によりサイ
ドマージン領域を形成するものであるため、上記のよう
な小型・大容量の積層コンデンサを得ることができるだ
けでなく、誘電体シートの積層に際しても位置決め許容
範囲が広がるため、積層作業を比較的簡単に行うことが
できる。さらに、内部電極形成用電極パターンを誘電体
層と同一幅に形成するものであるため、電極パターンの
種類を少なくすることができる。よって、作業工程の簡
略化により、積層コンデンサのコストを低減することが
可能となる。
In addition, since the side margin regions are formed by etching or physical removal after lamination, it is possible not only to obtain a small and large-capacity multilayer capacitor as described above, but also to maintain the positioning tolerance when laminating dielectric sheets. Since it spreads out, the lamination work can be done relatively easily. Furthermore, since the electrode pattern for forming internal electrodes is formed to have the same width as the dielectric layer, the number of types of electrode patterns can be reduced. Therefore, by simplifying the work process, it is possible to reduce the cost of the multilayer capacitor.

また、好ましくは、厚状電体シートに母内部電極材を形
成したものを積層し、切断することにより個別の積層型
誘電体を形成すれば、上記した積層コンデンサを効率良
く量産することができる。
Preferably, the above-described multilayer capacitors can be efficiently mass-produced by laminating thick electric sheets with the internal electrode material formed thereon and cutting them to form individual multilayer dielectrics. .

さらに誘電体としてセラミックを用い、エツチング等の
処理前に焼結するものの場合には、側面に露出している
内部電極が誘電体内部の焼結を促進する媒体となり、焼
結が短時間で良好に行い得
Furthermore, when ceramic is used as the dielectric and is sintered before etching or other processing, the internal electrodes exposed on the sides serve as a medium that promotes sintering inside the dielectric, resulting in quick and efficient sintering. can be done to

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例の積層コンデンサの平面断面
図、第2図(a)及び(b)は従来の積層コンデンサを
製造するのに用いられるセラミックグリーンシート及び
その上に形成される内部電極材形状を示す各平面図、第
3図(a)及び(b)は従来の積層コンデンサの量産に
際して用いられる母セラ逅ツクグリーンシート及びその
上に形成される母内部電極材の形状を説明するための各
平面図、第4図は本発明の一実施例の製造に用いられる
誘電体シートとしてのセラ67クグリーンシート及びモ
の上に形成される内部電極材の形状を説明するための斜
視図、第5図は積層体を示す斜視図、第6図は母セラ攬
ツクグリーンシートを積層する工程を説明するための斜
視図、第7図(a)及び(b)は、従来例及び実施例に
おける内部電極材の側端縁の形状を説明するための各断
面図であり、第8図(a)及び(b)は、それぞれ、従
来例及び実施例における積層体の圧着後の形状を説明す
るための略図的断面図であり、第8図(b)は第5図の
■−■線に沿う部分の断面図、第9図は焼結体の側面に
レジスト材を付与した状態を示す斜視図、第1O図はエ
ツチング後の内部電極形状を説明するための平面断面図
、第11図はエツチングにより生じた空隙を示す略図的
拡大断面図、第12図は本発明の一実施例の積層コンデ
ンサの斜視図、第13図はシール材を空隙に充填した状
態の断面図、第14図はエツチングの一例を説明するた
めの断面図である。 図において、11.12母誘電体層としてのセラミック
グリーンシート、lla、llb、12a、12bは端
縁、llc、lid、12c、12dは側端縁、13.
13a〜13c、14.14a〜14cは内部電極材、
17.19は母セラミックグリーンシート、18a、1
8b、20a。 20bは厚内部電極材、25は焼結体、25a。 25bは第1.第2の側面、25c、25dは第3、第
4の側面、26a、26bはレジスト材、34.35は
サイドマージン領域、34a、35aは空隙、 36゜ 37は外部電極を示す。
Figure 1 is a cross-sectional plan view of a multilayer capacitor according to an embodiment of the present invention, and Figures 2 (a) and (b) are ceramic green sheets used to manufacture conventional multilayer capacitors and the ceramic green sheets formed thereon. Each plan view, FIG. 3(a) and (b) showing the shape of the internal electrode material shows the shape of the mother ceramic green sheet used in the mass production of conventional multilayer capacitors and the shape of the mother internal electrode material formed thereon. FIG. 4 is a plan view for explaining the shape of the internal electrode material formed on the Cerac 67 green sheet and the dielectric sheet used in manufacturing one embodiment of the present invention. FIG. 5 is a perspective view showing a laminate, FIG. 6 is a perspective view illustrating the process of laminating mother ceramic green sheets, and FIGS. 7(a) and (b) are conventional FIGS. 8(a) and 8(b) are cross-sectional views for explaining the shapes of side edges of internal electrode materials in examples and examples, and FIGS. FIG. 8(b) is a cross-sectional view of a portion along the line ■-■ in FIG. 5, and FIG. 9 is a schematic cross-sectional view for explaining the shape of the sintered body. FIG. 1O is a plan sectional view for explaining the shape of the internal electrode after etching, FIG. 11 is a schematic enlarged sectional view showing the voids created by etching, and FIG. FIG. 13 is a perspective view of a multilayer capacitor according to an embodiment, FIG. 13 is a cross-sectional view of a state in which a gap is filled with a sealing material, and FIG. 14 is a cross-sectional view for explaining an example of etching. In the figure, 11.12 Ceramic green sheets as mother dielectric layers, lla, llb, 12a, 12b are edges, llc, lid, 12c, 12d are side edges, 13.
13a to 13c, 14.14a to 14c are internal electrode materials,
17.19 is the mother ceramic green sheet, 18a, 1
8b, 20a. 20b is a thick internal electrode material, 25 is a sintered body, and 25a. 25b is the first. The second side surface, 25c and 25d are third and fourth side surfaces, 26a and 26b are resist materials, 34.35 is a side margin region, 34a and 35a are voids, and 36.degree. and 37 are external electrodes.

Claims (3)

【特許請求の範囲】[Claims] (1)間に内部電極を介在させて複数の誘電体層が積層
された積層型の誘電体を有し、前記誘電体層よりも内部
電極の幅が狭くされており、それによって内部電極の側
方にサイドマージン領域が設けられた積層コンデンサに
おいて、 前記サイドマージン領域が、前記誘電体層の幅と同一幅
の内部電極の側端縁が露出している積層型の誘電体の側
面において、露出している内部電極の側端縁部分をエッ
チングまたは物理的に除去することにより形成されてい
ることを特徴とする、積層コンデンサ。
(1) It has a laminated dielectric in which a plurality of dielectric layers are laminated with internal electrodes interposed between them, and the width of the internal electrodes is narrower than that of the dielectric layers. In a multilayer capacitor in which a side margin region is provided on the side, the side margin region is on a side surface of a multilayer dielectric in which a side edge of an internal electrode having the same width as the dielectric layer is exposed, A multilayer capacitor characterized in that it is formed by etching or physically removing exposed side edge portions of internal electrodes.
(2)間に内部電極を介在させて複数の誘電体層が積層
されており、前記誘電体層よりも内部電極の幅が狭くさ
れており、それによって内部電極の側方にサイドマージ
ン領域が設けられた積層コンデンサの製造方法であって
、 内部電極が間に介在されて複数の誘電体層が積層されて
おり、かつ内部電極の幅が誘電体層の幅と同一にされて
いる積層型の誘電体を得る工程と、前記内部電極の側端
縁が露出している積層型の誘電体の側面において、露出
している内部電極の側端縁部分をエッチングまたは物理
的に除去することにより、内部電極の側方にサイドマー
ジン領域を形成する工程とを備えることを特徴とする、
積層コンデンサの製造方法。
(2) A plurality of dielectric layers are stacked with internal electrodes interposed between them, and the width of the internal electrodes is narrower than that of the dielectric layers, thereby creating side margin regions on the sides of the internal electrodes. A method for manufacturing a multilayer capacitor provided with a multilayer capacitor, wherein a plurality of dielectric layers are stacked with internal electrodes interposed therebetween, and the width of the internal electrodes is the same as the width of the dielectric layers. and by etching or physically removing the exposed side edge portions of the internal electrodes on the side surfaces of the laminated dielectric where the side edges of the internal electrodes are exposed. , forming a side margin region on the side of the internal electrode,
Method of manufacturing multilayer capacitors.
(3)矩形の母誘電体シートの一方主面に、該母誘電体
シートの対向している端縁間に延びるように複数の母内
部電極材を所定距離を隔てて平衡に形成する工程と、 前記母内部電極材が形成された母誘電体シートを積層し
、積層型の母誘電体を得る工程と、前記積層型の母誘電
体を積層方向に切断することにより、請求項2に記載の
積層型の誘電体を得る工程を備えることを特徴とする、
積層コンデンサの製造方法。
(3) a step of forming a plurality of internal electrode materials on one main surface of a rectangular parent dielectric sheet at predetermined distances so as to extend between opposing edges of the parent dielectric sheet; , the step of laminating the mother dielectric sheets on which the mother internal electrode material is formed to obtain a laminated mother dielectric, and cutting the laminated mother dielectric in the lamination direction, according to claim 2. characterized by comprising a step of obtaining a laminated dielectric material of
Method of manufacturing multilayer capacitors.
JP1218275A 1989-08-24 1989-08-24 Manufacturing method of multilayer capacitor Expired - Lifetime JP2624849B2 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP1218275A JP2624849B2 (en) 1989-08-24 1989-08-24 Manufacturing method of multilayer capacitor
PCT/JP1990/001075 WO1991003064A1 (en) 1989-08-24 1990-08-24 Laminated capacitor and method of producing the same
DE4091418A DE4091418C2 (en) 1989-08-24 1990-08-24 Method of manufacturing a multilayer capacitor
DE4091418T DE4091418T1 (en) 1989-08-24 1990-08-24 Multilayer capacitor and process for its manufacture
US07/663,942 US5144527A (en) 1989-08-24 1990-08-24 Multilayer capacitor and method of fabricating the same
GB9103350A GB2242070B (en) 1989-08-24 1991-02-18 Multilayer capacitor and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1218275A JP2624849B2 (en) 1989-08-24 1989-08-24 Manufacturing method of multilayer capacitor

Publications (2)

Publication Number Publication Date
JPH0382004A true JPH0382004A (en) 1991-04-08
JP2624849B2 JP2624849B2 (en) 1997-06-25

Family

ID=16717313

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1218275A Expired - Lifetime JP2624849B2 (en) 1989-08-24 1989-08-24 Manufacturing method of multilayer capacitor

Country Status (1)

Country Link
JP (1) JP2624849B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012227354A (en) * 2011-04-20 2012-11-15 Taiyo Yuden Co Ltd Manufacturing method of multilayer ceramic capacitor
JP2015523725A (en) * 2012-06-12 2015-08-13 エプコス アクチエンゲゼルシャフトEpcos Ag Multilayer device manufacturing method and multilayer device
JP2016225603A (en) * 2015-05-29 2016-12-28 太陽誘電株式会社 Multilayer ceramic capacitor and method of manufacturing the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101854519B1 (en) 2015-05-29 2018-05-03 다이요 유덴 가부시키가이샤 Multilayer ceramic capacitor and method for manufacturing the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5565423A (en) * 1978-11-13 1980-05-16 Nichicon Capacitor Ltd Method of manufacturing laminated film capacitor
JPS5565421A (en) * 1978-11-13 1980-05-16 Nichicon Capacitor Ltd Method of manufacturing laminated porcelain capacitor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5565423A (en) * 1978-11-13 1980-05-16 Nichicon Capacitor Ltd Method of manufacturing laminated film capacitor
JPS5565421A (en) * 1978-11-13 1980-05-16 Nichicon Capacitor Ltd Method of manufacturing laminated porcelain capacitor

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012227354A (en) * 2011-04-20 2012-11-15 Taiyo Yuden Co Ltd Manufacturing method of multilayer ceramic capacitor
JP2015523725A (en) * 2012-06-12 2015-08-13 エプコス アクチエンゲゼルシャフトEpcos Ag Multilayer device manufacturing method and multilayer device
JP2017079333A (en) * 2012-06-12 2017-04-27 エプコス アクチエンゲゼルシャフトEpcos Ag Method for manufacturing multilayer device and multilayer device
US10361018B2 (en) 2012-06-12 2019-07-23 Epcos Ag Method for producing a multi-layer component and multi-layer component
JP2016225603A (en) * 2015-05-29 2016-12-28 太陽誘電株式会社 Multilayer ceramic capacitor and method of manufacturing the same

Also Published As

Publication number Publication date
JP2624849B2 (en) 1997-06-25

Similar Documents

Publication Publication Date Title
US5144527A (en) Multilayer capacitor and method of fabricating the same
US6730183B2 (en) Laminated ceramic electronic components and manufacturing method therefor
JP2013165180A (en) Electronic component and method of manufacturing electronic component
US20120019100A1 (en) Laminated ceramic electronic component and manufacturing method therefor
JP2000012377A (en) Laminated ceramic electronic component and manufacture of the same
KR102597153B1 (en) Multi-layered ceramic capacitor and method of manufacturing the same
JPH0382004A (en) Laminated capacitor and manufacture thereof
JP2000340448A (en) Laminated ceramic capacitor
JPH1012455A (en) Lamination type coil component and its manufacture
JPH0382006A (en) Laminated capacitor
JP4427960B2 (en) Manufacturing method of thin film laminated electronic component
JP2000106320A (en) Laminated ceramic capacitor
JP3882718B2 (en) Manufacturing method of thin film laminated electronic component
JPH0382008A (en) Manufacture of laminated capacitor
JPH0382007A (en) Manufacture of laminated capacitor
JP3706503B2 (en) Multilayer electronic components
JPH04170016A (en) Manufacture of laminated ceramic electronic parts
JP4412837B2 (en) Multilayer electronic component and manufacturing method thereof
JPH0828309B2 (en) Multilayer capacitor
JPH07120600B2 (en) Manufacturing method of multilayer capacitor
JP2001185440A (en) Laminated ceramic capacitor
JPH08115844A (en) Monolithic ceramic capacitor
JPH03124012A (en) Manufacture of multilayer capacitor
JPH03123011A (en) Manufacture of laminated capacitor
JPH03129811A (en) Manufacture of laminated capacitor

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090411

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090411

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100411

Year of fee payment: 13

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100411

Year of fee payment: 13