JPH0380689U - - Google Patents

Description

【図面の簡単な説明】

第１図はシングルチツププロセツサのブロツク
図、第２図は高速積算器の部分を示すブロツク図
、第３図は同じくＡ／Ｄコンバータの部分を示す
ブロツク図、第４図は同じくアツプダウンカウン
タの部分を示すブロツク図、第５図は同じくシル
アル通信専用ポートの部分を示すブロツク図、第
６図は同じくｓｉｎθ、ｃｏｎθ演算器の部分を
示すブロツク図、第７図は同じく高速出力の部分
を示すブロツク図、第８図は同じく高速入力の部
分を示すブロツク図、第９図は同じくＴｄ補正・
Ｔｄ作成の部分を示すブロツク図、第１０図は同
じく高パワー出力の部分を示すブロツク図、第１
１図は第２の考案の実施例を示すシングルチツプ
プロセツサのブロツク図、第１２図は従来のシン
グルチツププロセツサを使用したインバータ装置
の制御の実施例を示すブロツク図である。 図において、１…シングルチツププロセツサ、
５…高速積算器、６…Ａ／Ｄコンバータ、７…Ｒ
ＯＭ、８…ＲＡＭ、９…アツプダウンカウンタ、
１０…シリアル通信専用入出力回路、１１…ｓｉ
ｎθ、ｃｏｎθ演算器、１２…高速出力回路、１
３…高速入力回路、１４Ａ…Ｔｄ補正回路、１４
Ｂ…Ｔｄ作成回路、１６…バツフアアンプ回路を
示す。なお、図中、同一符号は同一、または相当
部分を示す。

Claims (1)

1. 【実用新案登録請求の範囲】 (1) アナログ入力をデジタルに変換するＡ／Ｄ
   コンバータと、演算手段と、制御プログラム、入
   力データおよび上記演算手段による演算結果を記
   憶するメモリと、タイマと、上記タイマと同期し
   て入力ポートの状態変化を上記メモリに記憶する
   高速入力手段と、上記タイマと同期して出力する
   高速出力手段と、インバータ部のスイツチング素
   子のオン、オフ検出信号により上記高速出力手段
   の出力信号を補正して出力する補正手段と、比較
   的に大きな引き込み電流を制御して出力し、上記
   出力電流を外部信号入力により遮断する高パワー
   出力手段とを１つのチツプ上に集積したシングル
   チツププロセツサ。 (2) 高パワー出力手段は補正手段の出力信号を
   制御入力とし、比較的に大きな引き込み電流を制
   御して出力し、上記出力電流を外部信号入力によ
   り遮断することを特徴とする請求項(1)項記載の
   シングルチツププロセツサ。