JPS6281245U - - Google Patents
Info
- Publication number
- JPS6281245U JPS6281245U JP17043685U JP17043685U JPS6281245U JP S6281245 U JPS6281245 U JP S6281245U JP 17043685 U JP17043685 U JP 17043685U JP 17043685 U JP17043685 U JP 17043685U JP S6281245 U JPS6281245 U JP S6281245U
- Authority
- JP
- Japan
- Prior art keywords
- disk device
- storage device
- signal
- controller
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 4
Description
第1図から第6図はこの考案による記憶装置を
示すもので、第1図は全体構成を示すブロツク図
、第2図は第1図の要部を示す拡大ブロツク図、
第3図から第6図は第2図の他の実施例を示すブ
ロツク図、第7図は従来の記憶装置の全体構成を
示すブロツク図である。 1は計算機本体、2は第1コントローラ、3は
第2コントローラ、4は固定デイスク装置、5と
5Aはインターフエース、6はフレキシブルデイ
スク装置、6Aはフレキシブルデイスク装置、7
と7Aはインターフエース、8はコントローラ切
換器、8Aはインターフエース、10はモード信
号、10Aは切換信号、11は検知部、12はイ
ンターフエース切換回路である。なお、図中、同
一符号は同一又は相当部分を示す。
示すもので、第1図は全体構成を示すブロツク図
、第2図は第1図の要部を示す拡大ブロツク図、
第3図から第6図は第2図の他の実施例を示すブ
ロツク図、第7図は従来の記憶装置の全体構成を
示すブロツク図である。 1は計算機本体、2は第1コントローラ、3は
第2コントローラ、4は固定デイスク装置、5と
5Aはインターフエース、6はフレキシブルデイ
スク装置、6Aはフレキシブルデイスク装置、7
と7Aはインターフエース、8はコントローラ切
換器、8Aはインターフエース、10はモード信
号、10Aは切換信号、11は検知部、12はイ
ンターフエース切換回路である。なお、図中、同
一符号は同一又は相当部分を示す。
Claims (1)
- 【実用新案登録請求の範囲】 (1) 複数の動作モードを持ち、かつ前記動作モ
ードを正しいと判定した時にモード信号を発生す
る検知部を含むデイスク装置と、このデイスク装
置と各動作モードに対応するコントローラを含む
計算機本体との間に接続され、前記モード信号に
より所定の動作モードに適したコントローラを選
択する補助装置としてのコントローラ切換器とを
備えたことを特徴とする記憶装置。 (2) デイスク装置は複数の動作モードとして固
定デイスク装置機能とフレキシブルデイスク装置
機能を有することを特徴とする実用新案登録請求
の範囲第1項記載の記憶装置。 (3) デイスク装置はフレキシブルデイスク装置
からなり、このフレキシブルデイスク装置には、
このフレキシブルデイスク装置とは別に設けられ
た固定デイスク装置とフレキシブルデイスク装置
が接続されていることを特徴とする実用新案登録
請求の範囲第1項又は第2項記載の記憶装置。 (4) 検知部からのモード信号は、コントローラ
切換器内のインターフエース切換回路へその切換
信号として印加されるようにしたことを特徴とす
る実用新案登録請求の範囲第1項ないし第3項の
何れかに記載の記憶装置。 (5) 検知部からのモード信号は何れか一方のコ
ントローラに入力され、このコントローラから出
力された切換信号がインターフエース切換回路へ
印加されるようにしたことを特徴とする実用新案
登録請求の範囲第1項ないし第3項の何れかに記
載の記憶装置。 (6) 検知部からのモード信号は複数のコントロ
ーラに入力され、これらのコントローラから出力
された各信号がゲート回路を経てインターフエー
ス切換回路へその切換信号として印加されるよう
にしたことを特徴とする実用新案登録請求の範囲
第1項ないし第3項の何れかに記載の記憶装置。 (7) 検知部からのモード信号は、複数のコント
ローラに入力されると共に、切換信号としてイン
ターフエース切換回路へも印加されるようにした
ことを特徴とする実用新案登録請求の範囲第1項
ないし第3項記載の記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17043685U JPS6281245U (ja) | 1985-11-07 | 1985-11-07 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17043685U JPS6281245U (ja) | 1985-11-07 | 1985-11-07 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6281245U true JPS6281245U (ja) | 1987-05-23 |
Family
ID=31105166
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17043685U Pending JPS6281245U (ja) | 1985-11-07 | 1985-11-07 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6281245U (ja) |
-
1985
- 1985-11-07 JP JP17043685U patent/JPS6281245U/ja active Pending