JPH0379549U - - Google Patents
Info
- Publication number
- JPH0379549U JPH0379549U JP14079789U JP14079789U JPH0379549U JP H0379549 U JPH0379549 U JP H0379549U JP 14079789 U JP14079789 U JP 14079789U JP 14079789 U JP14079789 U JP 14079789U JP H0379549 U JPH0379549 U JP H0379549U
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- input
- digital signal
- operates
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Description
第1図は本考案の一実施例を示すブロツク図、
第2図はレベル制限回路の入出力特性、第3図は
エンフアシス回路の出力特性である。 1……入力VOL、2……エンフアシス回路、
3……サンプルホールド回路、4……ADコンバ
ータ、5……プロセツサー、6……レベル制限回
路、7……エンフアシスON/OFFSW、8…
…エンフアシスON/OFF駆動回路、9,14
……スイツチ、10……レベル制限回路切り換え
駆動回路、11……レベル制限回路ON/OFF
SW、12……ダイオード、13……出力端子で
ある。
第2図はレベル制限回路の入出力特性、第3図は
エンフアシス回路の出力特性である。 1……入力VOL、2……エンフアシス回路、
3……サンプルホールド回路、4……ADコンバ
ータ、5……プロセツサー、6……レベル制限回
路、7……エンフアシスON/OFFSW、8…
…エンフアシスON/OFF駆動回路、9,14
……スイツチ、10……レベル制限回路切り換え
駆動回路、11……レベル制限回路ON/OFF
SW、12……ダイオード、13……出力端子で
ある。
Claims (1)
- アナログ信号をデイジタル信号に変換するAD
変換器に入力される信号を高域強調回路(以下エ
ンフアシス回路)をON,OFFする回路を通し
、入力信号をデイジタル信号に変換し、変換した
デイジタル信号が最大値(以下フルビツト信号)
付近を出力することを検知して付加情報をデイジ
タル信号として送出すると共に入力レベルを制限
する回路を動作させると共にエンフアシス回路を
も動作させるようにしたことを特徴とするレベル
制限回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14079789U JPH0379549U (ja) | 1989-12-05 | 1989-12-05 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14079789U JPH0379549U (ja) | 1989-12-05 | 1989-12-05 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0379549U true JPH0379549U (ja) | 1991-08-14 |
Family
ID=31687742
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14079789U Pending JPH0379549U (ja) | 1989-12-05 | 1989-12-05 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0379549U (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4914419A (ja) * | 1972-06-12 | 1974-02-07 | ||
JPS5443448A (en) * | 1977-09-12 | 1979-04-06 | Sony Corp | Compressor |
JPS57208727A (en) * | 1981-06-17 | 1982-12-21 | Mitsubishi Electric Corp | Signal transmitter |
JPS58218245A (ja) * | 1982-05-05 | 1983-12-19 | ドルビ・ラボラトリ−ズ・ライセンシング・コ−ポレ−シヨン | アナログ及びデジタル信号装置 |
JPS5977712A (ja) * | 1982-10-25 | 1984-05-04 | Sony Corp | ノイズ低減処理回路 |
JPS59143420A (ja) * | 1983-02-04 | 1984-08-17 | Victor Co Of Japan Ltd | 分解能拡大装置 |
JPS6471309A (en) * | 1987-09-11 | 1989-03-16 | Sony Corp | Pre-emphasis/de-emphasis circuit |
-
1989
- 1989-12-05 JP JP14079789U patent/JPH0379549U/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4914419A (ja) * | 1972-06-12 | 1974-02-07 | ||
JPS5443448A (en) * | 1977-09-12 | 1979-04-06 | Sony Corp | Compressor |
JPS57208727A (en) * | 1981-06-17 | 1982-12-21 | Mitsubishi Electric Corp | Signal transmitter |
JPS58218245A (ja) * | 1982-05-05 | 1983-12-19 | ドルビ・ラボラトリ−ズ・ライセンシング・コ−ポレ−シヨン | アナログ及びデジタル信号装置 |
JPS5977712A (ja) * | 1982-10-25 | 1984-05-04 | Sony Corp | ノイズ低減処理回路 |
JPS59143420A (ja) * | 1983-02-04 | 1984-08-17 | Victor Co Of Japan Ltd | 分解能拡大装置 |
JPS6471309A (en) * | 1987-09-11 | 1989-03-16 | Sony Corp | Pre-emphasis/de-emphasis circuit |