JPH0377524B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、多重系電力変換制御相違に係り、特
に、電力変換器を制御する制御回路を複数設けて
多重系を構成し、複数の制御回路のうちのいずれ
かが故障しても運転を正常に継続するに好適の多
重系電力変換制御装置に関する。

〔従来の技術〕

第１図は、従来の多重系電力変換制御装置の系
統構成の一例を示すブロツク図である。例えばサ
イリスタ変換器を用いた電力変換器１０は、負荷
１２に所定の電力を供給する。負荷状態検出手段
すなわち電流検出器１４は、負荷１２への電力供
給状態を検出し、検出信号１００を出力する。多
重系電力変換制御装置は、制御回路１６Ａ，１６
Ｂ、…を含んでいる。各制御回路１６Ａ，１６
Ｂ、…は、負荷１２を所定状態にするための指令
信号１０２を取り込み、検出信号１００と指令信
号１０２とに基づいてサイリスタ変換器１０を制
御する制御信号１０４を形成する。多重系電力変
換制御装置は、制御回路１６Ａ，１６Ｂ，…から
の制御信号１０４Ａ，１０４Ｂ，…を切り換え、
パルストランス１８を介して、いずれかの制御信
号をサイリスタ変換器１０に供給する。

制御回路１６Ａは、電流検出器１４からの検出
信号１００と指令器１６０Ａからの指令信号１０
２Ａとの偏差を演算し信号１０６Ａを得る加算器
１６１Ａと、加算器１６１Ａからの信号１０６Ａ
を取り込み所定の演算処理を実行し演算信号１０
８Ａを形成する演算器１６２Ａと、演算器１６２
Ａからの演算信号１０８Ａと制御回路１６Ｂから
の演算信号１０８Ｂとを取り込み偏差１１０Ａを
検出する偏差検出器１６３Ａと、スチツチ１６４
Ａを介して偏差検出器１６３Ａからの偏差１１０
Ａを取り込むとともに演算信号１０８Ａを取り込
み加算信号１１２Ａを得る加算器１６５Ａと、加
算器１６５Ａからの加算信号１１２Ａに基づき制
御信号１０４を形成するパルス移相器１６６Ａ
と、制御信号１０４をパルストランス１８に供給
するスイツチ１６７Ａとを備えている。

他の制御回路１６Ｂ，…も制御回路１６Ａと同
様に構成されている。

スイツチ１６４５と１６７とは、各制御回路１
６Ａ，１６Ｂ，…の内部で運動する。スチツチ１
６４は、自らの系を使用中は回路を遮断する一方
で不使用時は回路を接続する状態になり、スイツ
チ１６７は、自らの系を使用中は回路を接続する
一方で不使用時は回路を遮断する状態になる。各
スイツチ１６４Ａ，１６４Ｂ，…とスチツチ１６
７Ａ，１６７Ｂ，…とは、診断装置２０により制
御される。診断装置２０は、演算器１６２Ａ，１
６２Ｂ，…およびパルス移相器１６６Ａ，１６６
Ｂ，…からの信号を取り込み、制御回路１６Ａ，
１６Ｂ，…が故障しているか否かを診断する。

〔発明が解決しようとする課題〕

第１図に示す多重系電力変換制御装置は、制御
回路１６Ａを使用中は制御回路１６Ｂ，…待期状
態とし、制御回路１６Ｂを使用中は制御回路１６
Ａ，…を待期状態として用いる。

例えば、制御回路１６Ａを使用状態とし制御回
路１６Ｂを待期状態として使用する場合、制御回
路１６Ａにおいては、スイツチ１６７Ａを接続状
態としスイツチ１６４Ａを遮断状態とし、制御回
路１６Ｂにおいては、スイツチ１６７Ｂを遮断状
態とし、スイツチ１６４Ｂを接続状態とする。

制御回路１６Ａの加算器１６１Ａは、指令器１
６０Ａからの指令信号１０２Ａと電流検出器１４
からの検出信号１００との偏差を演算し、信号１
０６Ａを得て、演算器１６２Ａに出力する。演算
器１６２Ａは、所定の演算処理を実行し演算信号
１０８Ａを出力する。この場合、スチツチ１６４
Ａが遮断状態となつているので、加算器１６５Ａ
は、演算信号１０８Ａを加算信号１１２Ａとし
て、パルス移相器１６６Ａに出力する。パルス移
相器１６６Ａは、加算信号１１２Ａを取り込み、
所定の移相処理を実行して制御信号１０４Ａを出
力し、パルストランス１８を介して、サイリスタ
変換器１０のゲートに印加する。

一方、制御回路１６Ｂにおいては、偏差検出器
１６３Ｂが、制御回路１６Ａの演算器１６２Ａの
演算信号１０８Ａと自らの演算器１６２Ｂの演算
信号１０８Ｂとを取り込み、偏差１１０Ｂを検出
し、スイツチ１６４Ｂを介して、加算器１６５Ｂ
に印加する。加算器１６５Ｂは、演算器１６２Ｂ
からの演算信号１０８Ｂとを偏差１１０Ｂとを加
算し、加算信号１１２Ｂを得る。パルス移相器１
６６Ｂは、加算信号１１２Ｂに基づいて、制御信
号を１０４Ｂを出力する。したがつて、パルス移
相器１６６Ｂから出力される制御信号１０４Ｂ
は、制御回路１６Ａから出力されている制御信号
１０４Ａと一応同じものとして、制御回路１６Ａ
が故障した時にその制御信号１０４Ａに代えて、
パルストランス１８に加えられる。

しかし、この種の多重系電力変換制御装置にお
いては、パルス移相器１６６Ａおよび１６６Ｂ等
における移相遅れ等は同しであるという仮定に基
づいているため、パルス移相器１６６Ａまたは１
６６Ｂ等の内部故障や内部ドリフト等により、パ
ルス移相器１６６Ａからの制御信号１０４Ａとパ
ルス移相器１６６Ｂから制御信号１０４Ｂ等との
間に位相差が生じることがあつた。このように、
制御信号１０４Ａと１０４Ｂ等との間に位相差が
あると、制御信号切り換えの前後において、大き
な偏差が生じることがあり、この偏差が負荷やサ
イリスタ変換器等を与え、その変動の大きさによ
つてはトリツプに移行するという欠点があつた。

本発明の目的は、制御信号の切り換え時に偏差
を生ずることがなく、負荷やサイリスタ変換器等
に変動を与えることのない多重系電力変換制御装
置を提供することがある。

〔課題を解決するための手段〕

本発明は、上記目的を達成するために、電力変
換器から所定の電力が供給される負荷の状態を検
出する負荷状態検出手段からの検出信号を取り込
むとともに前記負荷を所定の状態とするための指
令信号を取り込みこれらの検出信号および指令信
号に基づいて電力変換器を制御する制御信号を形
成する複数の対等な制御回路を設け、これら複数
の対等な制御回路からの制御信号を切り換えて電
力変換器に供給する多重系電力変換制御装置にお
いて、前記各制御回路が、負荷状態検出手段から
の検出信号と指令値との偏差を演算する加算器
と、加算から信号を取り込み所定の演算処理を行
なう演算器と、演算された信号に基づいて制御信
号を形成するパルス移相器と、パルス移相器から
出力される制御信号および現に電力変換器に供給
されている制御信号を取り込み両信号の位相の偏
差を検出しこの偏差に基づいて偏差修正信号を形
成し前記加算器に印加する偏差検出手段とを備え
た多重系電力変換制御装置を提案するものであ
る。

〔作用〕

本発明においては、各制御回路が、自からのパ
ルス移相器から出力される制御信号と現に電力変
換器に供給されている制御信号とを取り込み、両
信号の位相の偏差を検出し、この偏差に基づいて
偏差修正信号を形成し、自らの加算器にフイード
バツクして印加する偏差検出手段とを備えている
ので、自らのパルス移相器から出力される制御信
号が現に電力変換器に供給されている制御信号に
常に一致していることになる。

したがつて、使用中の制御回路と待機中の制御
回路との制御信号を切り換えた時に偏差を生ずる
ことがなく、負荷やサイリスタ変換器等に変動を
与えることもない。

〔実施例〕

第２図は、本発明による多重系電力変換制御装
置の一実施例の系統構成を示すブロツク図であ
る。第２図において、第１図の従来例と同じ機能
を果たす部分には、同一の符号を付け、その説明
を省略する。

本実施例の制御回路２６Ａが、第１図の制御回
路１６Ａと異なるのは、偏差検出器１６３Ａ，ス
イツチ１６４Ａ，加算器１６５Ａを削除する一方
で、パルストランス１８を介してサイルスタ変換
器１０に現に供給されている制御信号１２０を取
り込み、この制御信号１２０を制御回路２６Ａ自
身から出力される制御信号１０４と比較し、その
比較結果に応じて制御回路２６Ａから出力される
制御信号１０４Ａを修正するようにしたことであ
る。

制御回路２６は、指令信号１０２Ａを設定する
指令器１６０Ａと、指令器１６０Ａから指令信号
１０２Ａと電流検出器１４からの検出信号１００
との偏差を演算して信号１０６Ａを得る加算器１
６１Ａと、信号１０６Ａを取り込み所定の演算処
理を行なつて演算信号１０８Ａを形成する演算器
１６２Ａと、演算器１６２Ａからの演算信号１０
８Ａに基づいて制御信号１０４Ａを形成するパル
ス移相器１６６Ａと、パルス移相器１６６Ａから
出力される制御信号１０４Ａとサイリスタ変換器
１０に現に供給されている制御信号１２０とを取
り込み、制御信号１０４Ａと制御信号１２０との
偏差を検出し、この偏差に基づいて偏差修正信号
１３０を形成し、偏差修正信号１３０を加算器１
６１Ａに印加する偏差検出手段３０Ａとからな
る。

制御回路２６Ｂ，…等も、制御回路２６Ａと同
様に構成されている。

サイリスタ変換器１０に現に供給されている制
御信号１２０は、スイツチ１６７Ａまたは１６７
Ｂにより選択された制御信号１０４Ａまたは１０
４Ｂである。

第２図の多重系電力変換制御装置において、例
えば、制御回路２６Ａを使用中は、スイツチ１６
７Ａが接続状態にあり、制御回路２６Ａのパルス
移相器１６６Ａの制御信号１０４Ａが、パルスト
ランス１８を介して、サイリスタ変換器１０のゲ
ートに制御信号１２０として供給される。

偏差検出手段３０Ａの二つの入力信号１０４Ａ
と１２０とは、位相が等しく、偏差がゼロとなる
から、偏差修正信号１３０Ａはゼロとして加算器
１６１Ａに供給される。制御回路２６Ａのパルス
移相器１６６は、指令部１６０Ａからの指令信号
１０２Ａと電流検出器１４からの検出信号１００
とに基づいて制御信号１０４Ａを形成し、この制
御信号１０４Ａでサイリスタ変換器１０を制御
し、負荷に所定の電力を供給する。

一方、制御回路２６Ｂは、スイツチ１６７Ｂが
処断状態にあるので、パルス移相器１６６Ｂの出
力制御信号１０４Ｂが、サイリスタ変換器１０に
現に供給されている制御信号１２０位相に対して
偏差を生ずると、位相偏差検出手段３０Ｂでその
偏差を検出し、その偏差に基づいて形成した偏差
修正信号１３０Ｂを加算器１６１Ｂに印加し、制
御回路２６Ａの運転中の位相に対する制御回路２
６Ｂのパルス移相器１６６Ｂ位相のずれを補正す
る。したがつて、制御回路２６Ｂのパルス移相器
１６６Ｂからの制御信号１０４Ｂは、サイリスタ
変換器１０に現に供給されている制御信号１２０
すなわち制御回路２６Ａのパルス移相器１６６Ａ
から出力される制御信号１０４Ａと同一位相とな
つている。

この状態で、制御回路２６Ａに故障が生じ、制
御主体が待機中の制御回路２６Ｂに切り換わつた
としても、サイリスタ変換器１０に供給される制
御信号１２０の位相に変動を生ずることがなく、
使用中の制御回路２６Ａから待機中の制御回路２
６Ｂへの切り換えが円滑に行なわれる。結局、複
数のパルス移相器１６６Ａ，１６６Ｂ等の特性の
ずれが、負荷１２やサイリスタ変換器１０に変動
を与えることはない。

第３図は、第２図実施例に用いる偏差検出手段
３０の一具体例の構成を示すブロツク図てある。
ここでは、三相交流のサイリスタ変換器１０を制
御する場合の一相のみを表してある。偏差検出手
段３０は、少なくとも三つの入力パルスUPA，
WPB，VPBを取り込み位相遅れまたは進みを検
出する検出部３２と、前記位相遅れまたは進みの
検出信号ｅ，e´とクロツクパルスとに基づいて進
みまたは遅れの位相角度を計数するカウンタ部３
４と、カウンタ部３４からの計数値を所定の周期
で保持するレジスタ部３６とからなる。偏差検出
手段３０は、検出部３２から位相進み出力がある
間は、カウンタ部３４をカウントダウンさせ、検
出部３２から位相遅れ出力かある間は、カウンタ
部３４をカウントアツプさせる。

検出部３２は、入力パルスUPA，WPBを取り
込み位相遅れを検出する論理積回路３２１と、入
力パルスUPA，VPBを取り込み位相進みを検出
する論理積回路３２２とからなる。カウンタ部３
４は、アツプダウンカウンタ３４１と、UPA，
UPB等の入力パルスの整数倍の周波数のパルス
を発生するクロツクパルス発生器３４２と、検出
部３２からの位相遅れまたは位相進み信号により
クロツクパルス発生器３４２からのクロツクパル
スをゲートする論理積回路３４３および３４４と
からなる。アツプダウンカウンタ３４１は、位相
遅れ検出部３２１の出力がある間すなわち論理積
回路３４３が動作する間は、カウントアツプし、
位相遅れ検出部３２２の出力がある間すなわち論
理積回路３４４が動作する間は、カウントダウン
する。レジスタ３６は、カウンタ３４１からの出
力信号ｈを所定の周期毎に保持する。サンプリン
グ制御部３８は、入力パルスの立ち上がり部分で
動作し、サンプリング信号ｆおよびセツト信号ｇ
をレジスタ３６およびアツプダウンカウンタ３４
１にそれぞれ供給する。Ｄ／Ａ変換器４０は、レ
ジスタ３６からの出力信号ｉをアナログ電圧に変
換する。

第４図および第５図は、このように構成された
偏差検出手段３０の動作を説明するタイムチヤー
トである。入力パルスUPAおよびUPBは、それ
ぞれ２６Ａ系のパルスおよび２６Ｂ系のパルスを
示している。

第４図は、２６Ａ系のパルスUPAに対し２６
Ｂ系のパルスUPBが遅れている場合のタイムチ
ヤートである。論理積回路３２１において、２６
Ａ系のパルスUPAと２６Ｂ系のパルスWPBとの
論理積を求めると、ｅのようなパルス位相遅れ信
号が得られる。アツプダウンカウンタ３４１は、
信号ｅが得られている間、ｆに示すようにカウン
トアツプしていく。アツプダウンカウンタ３４１
は、信号ｅがなくなると、信号ｅがなくなつた時
のカウントを保持する。

サンプリング制御部３８は、２６Ａ系のパルス
UPAが立ち上る時に、信号ｆおよびｇを出力す
る。

信号ｆによりその時のカウントがレジスタ部３
６にセツトされ、その後リセツト信号ｇによりア
ツプダウンカウンタ３４１はゼロによりセツトさ
れ、以後、同様の動作を繰り返す。

第５図は、２６Ａ系のパルスUPAに対し２６
Ｂ系のパルスUPBが進んでいる場合のタイムチ
ヤートである。この場合は、論理積回路３２２に
おいて、２６Ａ系のパルスUPAと２６Ｂ系のパ
ルスVPBとの論理積を求めると、ｅのような位
相進み信号が得られる。アツプダウンカウンタ３
４１は、信号ｅが得られている間、ｆに示すよう
にカウントダウンしていく。アツプダウンカウン
タ３４１は、信号ｅがなくなると、信号ｅがなく
なつた時のカウントを保持する。このカウントは
負の値となる。アツプダウンカウンタ３４１のカ
ウントｆは、サンプリング制御部３８からの信号
により、レジスタ部３６に保持される。Ｄ／Ａ変
換器４０は、レジスタ部３６の出力をアナログ電
圧として出力する。レジスタ部３６の出力を直接
位相検出信号として使用しても良い。

このようにすると、遅れの時は例えば正の電圧
として、進みの時は負の電圧として、パルスの位
相ずれを検出できる。また、本発明においては、
デジタル演算を採用しているため、精度が良い。
すなわち、出力データの極性により位相の進み遅
れがわかり、しかもクロツクパルスの周波数を上
げればそれに伴つて精度が上がる。さらに、レジ
スタ部３６にカウントを保持するので、出力電圧
のリツプルが少ない。

〔発明の効果〕

本発明によれば、自らのパルス移相器から出力
される制御信号が現に電力変換器に供給されてい
る制御信号に常に一致していることになり、制御
信号の切り換え時に偏差を生ずることがなく、負
荷やサイリスタ変換器等に変動を与えることのな
い多重系電力変換制御装置が得られる。

【図面の簡単な説明】

第１図は従来の多重系電力変換制御装置の系統
構成の一例を示すブロツク図、第２図は本発明に
よる多重系電力変換制御装置の一実施例の系統構
成を示すブロツク図、第３図は本発明に用いる偏
差出手段の一具体例の構成を示すブロツク図、第
４図および第５図は第３図に示す偏差検出手段の
同動作を説明するタイムチヤートである。 １０……電力変換器（サイリスタ変換器）、１
２……負荷、１４……電流検出器、１６……制御
回路、１８……パルストランス、２０……診断装
置、２６……制御回路、３０……偏差検出手段、
３２……検出部、３４……カウンタ部、３６……
レジスタ、３８……サンプリング制御部、４０…
…Ｄ／Ａ変換器、１００……検出信号、１０２…
…指令信号、１０４……制御信号、１０６……信
号、１０８……演算信号、１１０……偏差、１１
２……加算信号、１２０……現に電力変換器に供
給されている制御信号、１６０……指令器、１６
１……加算器、１６２……演算器、１６３……偏
差検出器、１６４……スイツチ、１６５……加算
器、１６６……パルス移相器、１６７……スイツ
チ、３２１，３２２……論理積回路、３４１……
アツプダウンカウンタ、３４２……クロツクパル
ス発生器、３４３，３４４……論理積回路。

Claims (1)

1. 【特許請求の範囲】 １ 電力変換器から所定の電力が供給される負荷
   の状態を検出する負荷状態検出手段からの検出信
   号を取り込むとともに前記負荷を所定の状態とす
   るための指令信号を取り込み前記検出信号および
   指令信号に基づいて前記電力変換器を制御する制
   御信号を形成する複数の対等な制御回路を設け、
   当該複数の対等な制御回路からの制御信号を切り
   換えて前記電力変換器に供給する多重系電力変換
   制御装置において、 前記各制御回路が、 前記負荷状態検出手段からの検出信号と指令値
   との偏差を演算する加算器と、 当該加算器からの信号を取り込み所定の演算処
   理を行なう演算器と、 演算された信号に基づいて前記制御信号を形成
   するパルス移相器と、 当該パルス移相器から出力される制御信号およ
   び現に電力変換器に供給されている制御信号を取
   り込み、両信号の位相の偏差を検出し、当該偏差
   に基づいて偏差修正信号を形成し、前記加算器に
   印加する偏差検出手段と を備えたことを特徴とする多重系電力変換制御装
   置。