JPH0376243A - Test of semiconductor wafer formed with a plurality of ic chips - Google Patents

Test of semiconductor wafer formed with a plurality of ic chips

Info

Publication number
JPH0376243A
JPH0376243A JP1213529A JP21352989A JPH0376243A JP H0376243 A JPH0376243 A JP H0376243A JP 1213529 A JP1213529 A JP 1213529A JP 21352989 A JP21352989 A JP 21352989A JP H0376243 A JPH0376243 A JP H0376243A
Authority
JP
Japan
Prior art keywords
correction
wafer
directions
probe card
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1213529A
Other languages
Japanese (ja)
Inventor
Keiichi Sawada
沢田 圭一
Tetsuo Tada
多田 哲生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP1213529A priority Critical patent/JPH0376243A/en
Publication of JPH0376243A publication Critical patent/JPH0376243A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To facilitate the stepup of a prober by a method wherein which contact pad among contact pads in directions X and Y on an IC chip is shifted from the probe of a probe card is detected and not only the amounts of the shifts in the directions X and Y but also the amount of the shift in a direction thetais calculated from information on these shifts. CONSTITUTION:An additional correcting device 1 is between an LSI tester 10 and a control device 2. Contact failure pin information from the tester 10 is inputted in a test data loading register 12 through an exclusive bus 10a. A CPU (a central processing unit) 13 controls the whole device 1 and executes a correction algorithm 14 as well. Correction instructions 15, 16 and 17 in directions X, Y and theta, which are outputted from the algorithm 14, are given to the device 2.

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は半導体ウェハ上に複数個形成されたIC(集
積回路)チップのテスト方法に関し、特に、個々のIC
チップとプローブ針の位置合わせ方法の改善に関するも
のである。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a method for testing a plurality of IC (integrated circuit) chips formed on a semiconductor wafer, and in particular, to a method for testing a plurality of IC (integrated circuit) chips formed on a semiconductor wafer.
This invention relates to improving the alignment method between the tip and the probe needle.

[従来の技術] 第11図は、従来のプローバ装置を示すブロック図であ
る。このブローμは、LSIテスタ本体10、テスタの
測定部6、ICチップ測定用のプローブ針11aを有す
るプローブカード11、複数のICチップが形成された
ウェハ8を載せるチャック9、プローブカード11をウ
ェハと平行な面内でθ方向に回転させるプローブカード
駆動装置4、チャック9をウェハに平行な市内の直交す
るX、Y方向とθ回転方向に移動させるチャック駆動装
置5、プローブカード駆動装置4およびチャック駆動装
置5を制御する制御装置2、ウエハ8の厚みを感知する
容量センサおよびアライメント検出装置7、そして、そ
のセンサおよび検出装置7によって位置を認識する位置
検出袋f3を備えている。
[Prior Art] FIG. 11 is a block diagram showing a conventional prober device. This blow μ consists of an LSI tester main body 10, a measuring section 6 of the tester, a probe card 11 having a probe needle 11a for measuring IC chips, a chuck 9 for placing a wafer 8 on which a plurality of IC chips are formed, and a probe card 11 for placing the probe card 11 on a wafer. A probe card drive device 4 that rotates the chuck 9 in the θ direction in a plane parallel to the wafer, a chuck drive device 5 that moves the chuck 9 in the orthogonal X, Y directions, and the θ rotation direction in the city parallel to the wafer, and a probe card drive device 4 and a control device 2 that controls the chuck drive device 5, a capacitive sensor and alignment detection device 7 that senses the thickness of the wafer 8, and a position detection bag f3 that recognizes the position by the sensor and the detection device 7.

第12図は、第11図のプローバを用いて行なわれる従
来のウェハテストの流れを示すフローチャートである。
FIG. 12 is a flowchart showing the flow of a conventional wafer test performed using the prober of FIG. 11.

まず、ステップ24において、プローバに被測定ウェハ
上のICチップの情報を設定値として入力する。この設
定値には、チップサイズ(X、 Y) 、ウェハサイズ
、そしてフェイル回数によって測定を中止せるフェイル
カウントなどが含まれる。ステップ25において、測定
治具であるプローブカードを取付ける。プローブカード
の角度調整はこの段階では行なわれない。ステップ26
において、被測定ウェハが挿入される。
First, in step 24, information about the IC chips on the wafer to be measured is input to the prober as set values. These set values include chip size (X, Y), wafer size, and fail count that allows you to stop measurement depending on the number of failures. In step 25, a probe card, which is a measurement jig, is attached. No angle adjustment of the probe card is performed at this stage. Step 26
At , a wafer to be measured is inserted.

通常はロット単位(8〜24枚)で測定するのでそれら
の全ウェハをカセットに入れ、その中の1枚がチャック
9上に載せられる。ステップ27において、チャック9
上に載せられた1枚目のウェハは、アライメントされる
。アライメントとは、プローバ装置の持っている水平X
および垂直Y方向に、ウェハ8をICチップごとに切断
するスクライプラインの方向を合わせることである。ア
ライメント終了後、チャック9はプローブカードの真下
に移動する。
Usually, measurement is performed in lots (8 to 24 wafers), so all of the wafers are placed in a cassette, and one of the wafers is placed on the chuck 9. In step 27, the chuck 9
The first wafer placed on top is aligned. Alignment is the horizontal
and aligning the direction of the scribe line for cutting the wafer 8 into IC chips in the vertical Y direction. After the alignment is completed, the chuck 9 moves directly below the probe card.

その後、第13A図、第13B図および第13C図に示
されているように、被測定チップ8aのコンタクトパッ
ド8bにプローブカード11の針11aを合わせるため
に、チャック駆動装置5によって手動で微調整される。
Thereafter, as shown in FIGS. 13A, 13B, and 13C, fine adjustments are made manually using the chuck drive device 5 in order to align the needles 11a of the probe card 11 with the contact pads 8b of the chip to be measured 8a. be done.

ここで、第13B図は第13A図のウェハ8中の1つの
ICチップ8aを拡大した図であり、第13C図は第1
3B図の一部をさらに拡大した図である。ところで、チ
ャック9の調整だけでは、未だプローブカード針118
のθ方向は、チャ、ツク9のθ方向とずれている。これ
は、チャック9の水平垂直方向X、Yがプローバのアラ
イメント機能によってプローブ針間の水平垂直方向X、
Yと一致しているのに対して、プローブカード11はそ
れと一致していないからである。したがって、この段階
でプローブカード11の角度θを調整する。この調整は
、目視でコンタクトパッド8b上に針11aを落し、そ
の針跡11bを確認しながらカード駆動袋f14を用い
て人手で行なう。ステップ29において、チップ8aに
ついてLSIテスタ10でコンタクトテストを実施し、
これにパスすればウェハ8のセツティングが完了する。
Here, FIG. 13B is an enlarged view of one IC chip 8a in the wafer 8 of FIG. 13A, and FIG. 13C is an enlarged view of one IC chip 8a in the wafer 8 of FIG.
3B is a further enlarged view of a part of FIG. 3B. By the way, the probe card needle 118 cannot be adjusted only by adjusting the chuck 9.
The θ direction of is shifted from the θ direction of the chuck 9. This means that the horizontal and vertical directions X and Y of the chuck 9 are the horizontal and vertical directions between the probe needles due to the alignment function of the prober.
This is because while the probe card 11 matches Y, it does not match the probe card 11. Therefore, the angle θ of the probe card 11 is adjusted at this stage. This adjustment is performed manually by visually dropping the needle 11a onto the contact pad 8b and checking the needle mark 11b using the card drive bag f14. In step 29, a contact test is performed on the chip 8a using the LSI tester 10,
If this passes, the setting of the wafer 8 is completed.

ff113B図と第13C図はこの目視の状態を示した
ものである。以上によって、プローバ装置のセットアツ
プが完了する。
Fig. ff113B and Fig. 13C show this visually observed state. With the above steps, the setup of the prober device is completed.

ブローバ装置のセットアツプ後、ステップ30において
、ウェハテストを開始する。ステップ32において、装
置のセットアツプ時に使用した1枚目のウェハ8上のチ
ップ8aを測定する。このチップの測定結果により、フ
ェイルならば、ステップ33においてフェイルカウント
が上がってステップ35で次のチップへ移動し、逆にバ
スならば、そのままステップ35に進んで次のチップに
移動する。そして、ステップ36においてフェイルカウ
ント数を設定値と比較して、設定値に達すれば何らかの
異常として被測定ウェハをリジェクトしてステップ37
においてウェハをカセットにしまう。当然、ウェハ上の
未測定チップがなくなっても、ウェハをカセットにしま
う。ステップ38において、2枚目以降のウェハの枚数
を判断し、2枚目以後のウェハが存在すれば、ステップ
39においてアライメントして、ステップ32のウェハ
測定に進み、ウェハが存在していなければ終了するとい
うフローである。
After setting up the blower device, a wafer test is started in step 30. In step 32, the chip 8a on the first wafer 8 used when setting up the apparatus is measured. According to the measurement result of this chip, if it is a fail, the fail count is increased in step 33 and the process moves to the next chip in step 35. Conversely, if it is a bus, the process directly proceeds to step 35 and moves to the next chip. Then, in step 36, the fail count number is compared with a set value, and if it reaches the set value, the wafer to be measured is rejected as some kind of abnormality, and step 37
The wafer is stored in a cassette. Naturally, even if there are no unmeasured chips on the wafer, the wafer is stored in the cassette. In step 38, the number of wafers after the second one is determined, and if there are wafers after the second one, alignment is performed in step 39, and the process proceeds to wafer measurement in step 32, and if there are no wafers, the process ends. The flow is as follows.

[発明が解決しようとする課題] 上述のような従来のテスト方法では、プローブカード1
1のθ調整が人手による目視に頼っている。ところが、
被測定チップのピンの増大によるプローブ針の本数の増
加やプローブ針間の間隔(パッド寸法に依存)の縮小化
に伴なって針跡の目視が困難になる。また、針ずれ(コ
ンタクト不良)発生が起こる可能性は、装置のセットア
ツプ時に使用した1枚目のウェハでは低いが、2枚目以
降のウェハでは人手によるピンコンタクトテストを実施
せずに一定のアライメント後に自動的にテストが開始す
るので針ずれ発生率が高くなる。
[Problem to be solved by the invention] In the conventional test method as described above, the probe card 1
The θ adjustment of 1 relies on manual visual inspection. However,
As the number of probe needles increases due to the increase in the number of pins on the chip to be measured, and as the distance between the probe needles (depending on the pad size) decreases, it becomes difficult to visually observe the needle marks. Additionally, the possibility of needle misalignment (defective contact) occurring is low for the first wafer used when setting up the equipment, but for subsequent wafers, a certain level of pin contact testing is required without performing a manual pin contact test. Since the test starts automatically after alignment, the probability of needle misalignment increases.

したがって、単純なフェイルカウントカウント機能では
リジェクトされるウェハが続出するという問題があった
Therefore, there is a problem in that a simple fail count function results in a large number of wafers being rejected.

このような先行技術における課題に鑑み、本発明の目的
は、ブローμ装置のセットアツプを容易にするとともに
、針ずれを自動的に補正してコンタクト不良のないウェ
ハテストを実行できる方法を提供することである。
In view of these problems in the prior art, an object of the present invention is to provide a method that facilitates the setup of a blow μ device, automatically corrects needle misalignment, and performs a wafer test without contact failure. That's true.

[課題を解決するための手段] 本発明によれば、複数のICチップの形成された半導体
ウェハのテスト方法は、ICチップ上のX方向のいずれ
のコンタクトパッドがプローブカードのプローブ針とず
れているかをテスタ測定結果からX方向のずれ情報とし
て検知し、同様に、ICチップ上のY方向のいずれのコ
ンタクトパッドがプローブ針とずれているかをY方向の
ずれ情報として検知し、それらX方向とY方向のずれ情
報に基づいてウェハとプローブカードとを相対的に移動
させることによってX方向とY方向のずれを自動的に補
正するのみならず、X方向とY方向のずれ情報から回転
方向であるθ方向のずれをも算出してθ方向のずれをも
自動的に補正するステップを含んでいる。
[Means for Solving the Problems] According to the present invention, a method for testing a semiconductor wafer on which a plurality of IC chips are formed is provided such that any contact pad in the X direction on the IC chip is misaligned with the probe needle of the probe card. Similarly, which contact pad in the Y direction on the IC chip is misaligned with the probe needle is detected as deviation information in the Y direction from the tester measurement results. By relatively moving the wafer and probe card based on the Y-direction misalignment information, it not only automatically corrects the X-direction and Y-direction misalignment, but also automatically corrects the X-direction and Y-direction misalignment based on the X-direction and Y-direction misalignment information. The method includes a step of also calculating a certain deviation in the θ direction and automatically correcting the deviation in the θ direction as well.

[作用] 本発明の方法によれば、ICチップ上のX方向とY方向
においていずれのコンタクトパッドがプローブカードの
プローブ針とずれているかをテスタの測定結果からずれ
情報として検知し、このずれ情報からX方向とY方向の
ずれのみならずθ方向のずれの量をも算出するので、そ
れぞれのずれ方向の成分を自動的に調整して、針ずれに
よるコンタクト不良のないICチップのテストを能率良
く行なうことができる。
[Operation] According to the method of the present invention, which contact pad on the IC chip is misaligned with the probe needle of the probe card in the X direction and the Y direction is detected as misalignment information from the measurement results of the tester, and this misalignment information is detected. Since it calculates not only the deviation in the X and Y directions but also the deviation in the θ direction, the components in each deviation direction are automatically adjusted, making it possible to efficiently test IC chips without contact failure due to needle deviation can do well.

[発明の実施例] 第1図は、本発明の方法に用いられるプローブ針跡を示
すブロック図である。第1図のブローμは第11図のも
のに類似しているが、LSIテスタ10と制御装!2と
の間に付加的な補正装置1を含んでいる。第2図は、補
正装置1の内部構造を示すブロック図である。テストデ
ータ取込みレジスタ12には、LSIテスタ10からの
コンタクト不良ビン情報が専用バス10aを介して人力
される。CPU (中央処理装置)13は補正装置1全
体を制御し、補正アルゴリズム14をも実行する。補正
アルゴリズム14から出力されるX。
[Embodiments of the Invention] FIG. 1 is a block diagram showing probe traces used in the method of the present invention. The blow μ in FIG. 1 is similar to that in FIG. 11, but the LSI tester 10 and the control unit! 2 includes an additional correction device 1. FIG. 2 is a block diagram showing the internal structure of the correction device 1. Contact failure bin information from the LSI tester 10 is manually entered into the test data import register 12 via the dedicated bus 10a. A CPU (central processing unit) 13 controls the entire correction device 1 and also executes a correction algorithm 14. X output from the correction algorithm 14.

Y、θのそれぞれの方向の補正命令15,16゜17は
、制御装置2へ与えられる。
Correction commands 15, 16° 17 in the Y and θ directions are given to the control device 2.

第3A図、第3B図および第3C図は、ICチップ8a
のコンタクトパッド8bとプローブ針跡11bのずれの
状態を示している。まず初めに、補正装置1で補正しよ
うとするずれを定義しておかねばならない。第3A図は
θ方向のずれを表わしており、X方向またはY方向のい
くつかのビンがコンタクト不良となっている。第3B図
はY方向のずれを表わしており、X方向の全ピンがコン
タクト不良となる。第3C図はX方向のずれを表わして
おり、Y方向の全ピンがコンタクト不良となる。実際に
は、これらθ、 y、 X方向のずれが複合してコンタ
クト不良の原因となっている。したがって、実際のずれ
は、これらθ、  Y、 X方向のずれに分解して補正
してやればよいことになる。
FIG. 3A, FIG. 3B, and FIG. 3C show the IC chip 8a.
This shows the state of misalignment between the contact pad 8b and the probe needle mark 11b. First of all, the deviation to be corrected by the correction device 1 must be defined. FIG. 3A shows the deviation in the θ direction, and some bins in the X or Y direction have poor contact. FIG. 3B shows the deviation in the Y direction, and all the pins in the X direction have contact defects. FIG. 3C shows the deviation in the X direction, and all the pins in the Y direction have contact defects. In reality, these deviations in the θ, y, and X directions combine to cause contact failure. Therefore, the actual deviation can be corrected by breaking it down into deviations in the θ, Y, and X directions.

また、±20μmのアライメント精度と100μmのパ
ッド間隔(最小針間隔でもある)から考えて、起こり得
るずれの程度は約50μmと考えられ、補正できる程度
は1パッド間隔分程度とする。
Furthermore, considering the alignment accuracy of ±20 μm and the pad spacing of 100 μm (which is also the minimum needle spacing), the degree of possible deviation is considered to be about 50 μm, and the degree that can be corrected is about one pad spacing.

第4図は、ウェハテスト前にCP013のために準備す
るファイルを示している。本発明はコンタクト不良ビン
情報に基づいて針ずれを補正するので、事前に針ずれの
分析に必要な情報が与えられていなければならない。す
なわち、X、Y方向の針立て座標リスト、テスタのビン
リストPxP7、コンタクトパッド8aの大きさ(h、
  l1l)、補正回数N1およびアライメント回数M
などをファイルに入力しておく。
FIG. 4 shows files prepared for CP013 before wafer testing. Since the present invention corrects needle misalignment based on contact failure bin information, information necessary for analyzing needle misalignment must be provided in advance. That is, the needle stand coordinate list in the X and Y directions, the tester bin list PxP7, and the size of the contact pad 8a (h,
l1l), number of corrections N1 and number of alignments M
Enter the following into the file.

第5図は、本発明によるウェハテストの手順の一例を示
すフローチャートである。第5図のフローチャートは第
12図のものに類似しているが、補正アルゴリズムのス
テップ14aおよび14bを付加的に含んでいる。
FIG. 5 is a flowchart showing an example of a wafer test procedure according to the present invention. The flowchart of FIG. 5 is similar to that of FIG. 12, but additionally includes steps 14a and 14b of the correction algorithm.

第6図は補正アルゴリズム14の内部ルーチンを示して
いる。この補正アルゴリズム14によるプローブカード
補正は、プローブカード11のセットアツプ時のステッ
プ2つにおけるコンタクトテストがフェイルの場合にス
テップ14aにおいて、および、毎回のウェハ上のチッ
プ測定時にステップ31でピンコンタクト不良が発生し
たときにステップ14bにおいて実行されるものである
FIG. 6 shows the internal routine of the correction algorithm 14. The probe card correction by this correction algorithm 14 is performed in step 14a when the contact test in the two steps when setting up the probe card 11 fails, and in step 31 when the pin contact is defective during each chip measurement on the wafer. This is executed in step 14b when this occurs.

この場合、初期設定として、補正回数カウンタ11アラ
イメント回数カウンタJ1そしてθ、 Y、 Xフラグ
Iθ*  IY+  ’Xをいずれも“0”にしておく
In this case, as initial settings, the correction number counter 11, the alignment number counter J1, and the θ, Y, and X flags Iθ*IY+'X are all set to "0".

ステップ2つにおいてピンコンタクトテストが実行され
た結果、バスならばステップ30のウェハテスト開始に
進み、フェイルならばステップ14aに進んで補正アル
ゴリズム14内の不良ピン分析ルーチン41に入る。不
良ピン分析ルーチン41においては、θ、X、Y方向の
それぞれの補正ルーチン17,15.16へ進むか、ま
たはその補正回数に依存してステップ42へ進んで再び
アライメントするか、あるいはステップ37に進んでそ
のウェハをリジェクトして次のウェハのテストに進むか
が決定される。もしθ、 x、 y方向の補正ルーチン
17,15.16に進めば、それぞれのルーチンによっ
て補正がされ、ステップ2つに戻って再びピンコンタク
トが実行され、パスになるまでこれらの補正が繰返され
る。ステップ42の再アライメントに進んだ場合も同様
に、その回数J−J+1をステップ43でカウントし、
再びステップ29でピンコンタクトテストを実行する。
As a result of the pin contact test executed in the two steps, if it is a bus, the process proceeds to step 30 to start the wafer test, and if it is a fail, the process proceeds to step 14a and enters the defective pin analysis routine 41 in the correction algorithm 14. In the defective pin analysis routine 41, the process proceeds to correction routines 17, 15, and 16 in the θ, A decision is made whether to proceed and reject the wafer and proceed to test the next wafer. If you proceed to correction routines 17, 15, and 16 in the θ, x, and y directions, corrections will be made by each routine, and the process will return to step 2 to perform pin contact again, and repeat these corrections until a pass is achieved. . Similarly, when proceeding to the realignment in step 42, the number of times J-J+1 is counted in step 43,
A pin contact test is performed again in step 29.

すなわち、先に設定した補正回数Nおよびアライメント
回数Mによって、このアルゴリズム14が最大で何回目
るかが決定されているのである。以上の補正アルゴリズ
ム14は、ステップ31のコンタクトテスト後のステッ
プ14bにおいても全く同様に実行される。
That is, the maximum number of times this algorithm 14 is executed is determined by the number of corrections N and the number of alignments M set previously. The above correction algorithm 14 is executed in exactly the same way in step 14b after the contact test in step 31.

第7図は不良ピン分析ルーチン41の内容を示している
。不良ピン分析ルーチン41は、ステップ44において
、不良ピン情報F (n)をLSIテスタ10から取込
む。ステップ45において、その情報F (n)を前述
の分析対象ピンPx(n)PY (n)と比較して、対
象となるピンについてのみ情報Fx  (n)およびF
Y (n)を抽出する。そして、ステップ46において
、X方向ずれを検出するために、Y方向のピンが全ピン
不良FY  (n)−PY  (n)かを判断する。全
ピン不良であればステップ48において補正カウンタを
カウントアツプ(I−1+1)L、、ステップ51にお
いて設定補正回数以下(I≦N)と判断されればX方向
補正ルーチン15へ進む。逆に、ステップ51において
設定補正回数を越えている(1>N)と判断されれば、
ステップ54に進む。ステップ54においては、アライ
メント回数Jが設定値Mと比較され、ステップ42の再
アライメントに進むかステップ37のリジェクトに進む
かが決定される。
FIG. 7 shows the contents of the defective pin analysis routine 41. The defective pin analysis routine 41 takes in defective pin information F (n) from the LSI tester 10 in step 44 . In step 45, the information F (n) is compared with the above-mentioned analysis target pin Px (n) PY (n), and information Fx (n) and F
Extract Y (n). Then, in step 46, in order to detect the deviation in the X direction, it is determined whether all the pins in the Y direction are defective FY (n)-PY (n). If all the pins are defective, the correction counter is counted up (I-1+1)L in step 48, and if it is determined in step 51 that the number of corrections is less than the set number of corrections (I≦N), the process proceeds to the X-direction correction routine 15. Conversely, if it is determined in step 51 that the set number of corrections has been exceeded (1>N),
Proceed to step 54. In step 54, the number of alignments J is compared with the set value M, and it is determined whether to proceed to realignment in step 42 or to reject in step 37.

同様に、Y方向ずれを検出するために、ステップ47に
おいてX軸方向のピンが全ピン不良かを判断し、前述と
同様の経路であるステップ49および52を通ってY方
向補正ルーチン16へ進む。
Similarly, in order to detect deviation in the Y direction, it is determined in step 47 whether all the pins in the X axis direction are defective, and the process proceeds to the Y direction correction routine 16 through steps 49 and 52, which are the same routes as described above. .

X、 Yのいずれの方向においても全ピン不良ではない
場合はθ方向のずれと考えられるので、ステップ50お
よび53を通ってθ方向補正ルーチン17へ進む。
If all the pins are not defective in either the X or Y direction, it is considered that the deviation is in the θ direction, and the process passes through steps 50 and 53 to proceed to the θ direction correction routine 17.

第8図はX方向補正ルーチン15の内容を示している。FIG. 8 shows the contents of the X-direction correction routine 15.

このルーチンにおいて、初めはX軸の正負のいずれの方
向にずれているかがわからないので、1回目の補正では
正方向にチャック9を移動させ、それでもずれが解消さ
れない場合には2回目として負方向に移動させるために
、まずフラグ■、がステップ55において判別される。
In this routine, it is not known at first whether the deviation is in the positive or negative direction of the In order to move, flag (2) is first determined in step 55.

Ix−〇ならば1回目の補正を意味し、チャック9(す
なわちチップ8a)をX軸の正方向に1コンタクトパツ
ドの半分h/2の距離だけ移動させる命令を補正装置2
へ出す。そして、ステップ57でフラグIx=1にして
、ステップ58においてX軸の正方向にチャック9を移
動させ、その後、メインルーチン上のステップ2つまた
は32に進んでピンコンタクトテストが行なわれる。
If Ix-〇, it means the first correction, and the correction device 2 issues a command to move the chuck 9 (that is, the chip 8a) in the positive direction of the X axis by a distance of half h/2 of one contact pad.
Take it out. Then, in step 57, the flag Ix is set to 1, and in step 58, the chuck 9 is moved in the positive direction of the X axis, and then the process proceeds to step 2 or 32 of the main routine, where a pin contact test is performed.

ここで、その補正方向が誤りであったのならば、当然Y
方向の全ピン不良となり、再びX方向補正ルーチン15
に戻ってくるのである。そのとき、フラグlX−1にな
っているので、ステップ59において、2度目の補正と
してX軸の負方向へ1度目の補正の2倍の距離りだけチ
ャック9を移動させればよいことになる。これによって
X方向の補正が完了する。
Here, if the correction direction is wrong, then of course Y
All pins in the direction are defective, and the X direction correction routine 15 is executed again.
It will come back to. At that time, the flag is set to lX-1, so in step 59, it is sufficient to move the chuck 9 in the negative direction of the X axis by a distance twice that of the first correction. . This completes the correction in the X direction.

第9図はY方向補正ルーチン16の内容を示している。FIG. 9 shows the contents of the Y direction correction routine 16.

これは第8図のX方向の補正ルーチンと同様の手順を示
しており、X方向がY方向に置換えられているものであ
る。
This shows a procedure similar to the X-direction correction routine in FIG. 8, except that the X-direction is replaced by the Y-direction.

第10図は、θ方向の補正ルーチン17の内容を示して
いる。このルーチンはフラグIθを有しており、ステッ
プ65において1回目の補正か2回目の補正かを判断す
る。θ方向補正においては、プローブカード11を回転
させる角度θを不良ピン情報Fx(n)から算出しなけ
ればならない。
FIG. 10 shows the contents of the correction routine 17 in the θ direction. This routine has a flag Iθ, and in step 65 it is determined whether it is the first correction or the second correction. In the θ direction correction, the angle θ at which the probe card 11 is rotated must be calculated from the defective pin information Fx(n).

したがって、まずステップ66において不良ピン情報F
x  (n)をパッド順に並び換えてF’x(n)を求
める。ステップ67において、この並び換えた不良ピン
情報Fx  (n)とX方向のピン情報Px  (n)
を比較して、パスしているピンの情報S、(n)を得る
。ステップ68において、このパスピン情報Sx  (
n)をX座標のX(xn)と照らし合わせてX方向のパ
スしているピンの距#iXを求める(後尾のパスピン座
標−先頭のパスピン座標−距離)。この距離Xだけはチ
ップのパッド内にプローブ針がコンタクトしていること
がわかるので、ステップ69において、チップのパッド
長りと距離Xからθ−tan−’  (m/X)を算出
する。以後はX方向補正と同様であって、ステップ70
において、プローブカード11を正方向に角度θだけ回
転させる命令を制御装置2へ出す。
Therefore, first in step 66, the defective pin information F
F'x(n) is obtained by rearranging x(n) in the order of pads. In step 67, the rearranged defective pin information Fx (n) and the X direction pin information Px (n)
The information on the passing pin, S,(n), is obtained by comparing the S,(n). In step 68, this pass pin information Sx (
n) with the X coordinate X (xn) to find the distance #iX of the passing pin in the X direction (trailing passing pin coordinate - leading passing pin coordinate - distance). Since it is known that the probe needle is in contact with the pad of the chip for this distance X, in step 69, θ-tan-' (m/X) is calculated from the pad length of the chip and the distance X. The subsequent steps are the same as the X direction correction, and step 70
At this point, a command is issued to the control device 2 to rotate the probe card 11 by an angle θ in the positive direction.

そして、ステップ71でフラグIθ−1にし、ステップ
72でプローブカード11を正方向にθだけ回転させる
。その後、メインルーチンのステップ29または32へ
戻りコンタクトテストが実行される。依然としてコンタ
クト不良があれば、再度θ方向補正ルーチン17に戻り
、フラグ■θ−1であるからステップ73に進む。そこ
で、負方向に2θだけプローブカード11を回転させて
メインルーチンのステップ29または32へ再度戻る。
Then, in step 71, the flag Iθ-1 is set, and in step 72, the probe card 11 is rotated by θ in the forward direction. Thereafter, the process returns to step 29 or 32 of the main routine and a contact test is executed. If there is still a contact failure, the process returns to the θ direction correction routine 17 again, and since the flag is 2 θ-1, the process proceeds to step 73. Therefore, the probe card 11 is rotated by 2θ in the negative direction and the process returns to step 29 or 32 of the main routine again.

以上のようなX、 Y、  θ方向の補正ルーチン15
.16.17を回れば、x、 y、θ方向のずれが複合
化されていても、必ずコンタクトがとれることになる。
Correction routine 15 in the X, Y, and θ directions as described above
.. If you go around 16.17, you will definitely be able to make contact even if the deviations in the x, y, and θ directions are compounded.

また、チップやプローブカードに異常があった場合でも
、補正カウンタの設定値Nや再アライメントカウンタの
設定値Mによってウェハがリジェクトされ、効率の良い
ウェハテストが可能となる。
Furthermore, even if there is an abnormality in the chip or probe card, the wafer is rejected based on the correction counter setting value N and the realignment counter setting value M, allowing efficient wafer testing.

なお、上述の実施例ではプローブカード11を回転させ
てθ方向の補正をしたが、チャック9を回転させて補正
してもよいことが当業者にとって明らかであろう。
In the above-described embodiment, the probe card 11 was rotated to perform the correction in the θ direction, but it will be clear to those skilled in the art that the chuck 9 may be rotated to perform the correction.

[発明の効果] 以上のように、本発明によれば、ICチップ上のX、Y
方向のいずれのコンタクトパッドがプローブカードのプ
ローブ針とずれているかをテスタの測定結果からX、Y
方向のずれ情報として検知し、X、Y方向のずれを自動
的に補正することができるのみならず、X、 Y方向の
ずれ情報から回転方向であるθ方向のずれをも算出して
θ方向のずれをも自動的に補正することができる。した
がって、能率的で精度の良いウェハテストを行なうこと
ができる。
[Effects of the Invention] As described above, according to the present invention, X, Y on an IC chip
Check which contact pad in the direction (X, Y) is misaligned with the probe needle of the probe card from the tester measurement results.
Not only can it detect deviation information in the X and Y directions and automatically correct deviations in the It is also possible to automatically correct any deviations. Therefore, efficient and accurate wafer testing can be performed.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の方法に用いられるプローバ装置を示す
ブロック図である。 第2図は本発明の方法に用いられる補正装置の内容を示
すブロック図である。 第3A図、第3B図および第3C図は、コンタクトパッ
ドとプローブ針のずれの状態を示す図である。 第4図は、準備ファイルの内容を示す図である。 第5図は、本発明の一実施例によるウェハテストの手順
を示すフローチャートである。 第6図は、補正アルゴリズムの内部ルーチンを示すフロ
ーチャートである。 第7図は、不良ピン分析ルーチンの内容を示す図である
。 第8図は、X方向補正ルーチンの内容を示す図である。 第9図は、Y方向補正ルーチンの内容を示す図である。 第10図は、θ方向補正ルーチンの内容を示す図である
。 第11図は、従来のウェハテストに用いられるプローバ
装置を示すブロック図である。 第12図は、従来のウェハテストの手順を示すフローチ
ャートである。 第13A図は、複数のICチップが形成されたウェハを
示す上面図である。 第13B図は、ブローμにセットされたウェハ上の1つ
のICチップを自現した状態の拡大図である。 第13C図は、第13B図の一部をさらに拡大した図で
ある。 図において、1は補正装置、2は制御装置、3は位置検
出装置、4はカード駆動装置、5はチャック駆動装置、
6はテストヘッド、7は容量センサおよびアライメント
検出装置、8はウェハ、9はチャック、10はLSIテ
スタ、11はプローブカード、llaはプローブ針、1
2はテストデータ取込レジスタ、13はCPU、14は
補正アルゴリズム、15はX方向補正命令、16はY方
向補正命令、17はθ方向補正命令を示す。 なお、各図において同一符号は同一内容または相当部分
を示す。
FIG. 1 is a block diagram showing a prober device used in the method of the present invention. FIG. 2 is a block diagram showing the contents of a correction device used in the method of the present invention. FIGS. 3A, 3B, and 3C are diagrams showing the state of misalignment between the contact pad and the probe needle. FIG. 4 is a diagram showing the contents of the preparation file. FIG. 5 is a flowchart showing the procedure of a wafer test according to an embodiment of the present invention. FIG. 6 is a flowchart showing the internal routine of the correction algorithm. FIG. 7 is a diagram showing the contents of the defective pin analysis routine. FIG. 8 is a diagram showing the contents of the X-direction correction routine. FIG. 9 is a diagram showing the contents of the Y-direction correction routine. FIG. 10 is a diagram showing the contents of the θ direction correction routine. FIG. 11 is a block diagram showing a prober device used in conventional wafer testing. FIG. 12 is a flowchart showing the procedure of a conventional wafer test. FIG. 13A is a top view showing a wafer on which a plurality of IC chips are formed. FIG. 13B is an enlarged view showing one IC chip on the wafer set in the blow μ. FIG. 13C is a further enlarged view of a part of FIG. 13B. In the figure, 1 is a correction device, 2 is a control device, 3 is a position detection device, 4 is a card drive device, 5 is a chuck drive device,
6 is a test head, 7 is a capacitance sensor and alignment detection device, 8 is a wafer, 9 is a chuck, 10 is an LSI tester, 11 is a probe card, lla is a probe needle, 1
2 is a test data acquisition register, 13 is a CPU, 14 is a correction algorithm, 15 is an X-direction correction instruction, 16 is a Y-direction correction instruction, and 17 is a θ-direction correction instruction. In each figure, the same reference numerals indicate the same contents or corresponding parts.

Claims (1)

【特許請求の範囲】 複数のICチップの形成された半導体ウェハのテスト方
法であって、 前記ICチップ上のX方向のいずれのコンタクトパット
がプローブカードのプローブ針とずれているかをテスタ
の測定結果からX方向のずれ情報として検知し、 同様に、前記ICチップ上のY方向のいずれのコンタク
トパッドが前記プローブ針とずれているかをY方向のず
れ情報として検知し、 前記X方向とY方向のずれ情報に基づいて、前記ウェハ
と前記プローブカードとを相対的に移動させることによ
ってX方向とY方向のずれを自動的に補正するのみなら
ず、それらのX方向とY方向のずれ情報から回転方向で
あるθ方向のずれをも算出してθ方向のずれをも自動的
に補正するステップを含むことを特徴とする半導体ウェ
ハのテスト方法。
[Claims] A method for testing a semiconductor wafer on which a plurality of IC chips are formed, the tester determining which contact pad in the X direction on the IC chip is misaligned with the probe needle of a probe card. Similarly, which contact pad in the Y direction on the IC chip is misaligned with the probe needle is detected as misalignment information in the X direction, and Based on the misalignment information, not only the misalignment in the X and Y directions is automatically corrected by relatively moving the wafer and the probe card, but also the rotation is performed based on the misalignment information on the X and Y directions. A method for testing a semiconductor wafer, comprising the step of also calculating a deviation in the θ direction and automatically correcting the deviation in the θ direction.
JP1213529A 1989-08-18 1989-08-18 Test of semiconductor wafer formed with a plurality of ic chips Pending JPH0376243A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1213529A JPH0376243A (en) 1989-08-18 1989-08-18 Test of semiconductor wafer formed with a plurality of ic chips

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1213529A JPH0376243A (en) 1989-08-18 1989-08-18 Test of semiconductor wafer formed with a plurality of ic chips

Publications (1)

Publication Number Publication Date
JPH0376243A true JPH0376243A (en) 1991-04-02

Family

ID=16640702

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1213529A Pending JPH0376243A (en) 1989-08-18 1989-08-18 Test of semiconductor wafer formed with a plurality of ic chips

Country Status (1)

Country Link
JP (1) JPH0376243A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0582603A (en) * 1991-09-18 1993-04-02 Nec Corp Probe card alignment
JPH0653212U (en) * 1992-12-28 1994-07-19 ザ・グッドイヤー・タイヤ・アンド・ラバー・カンパニー Pneumatic tire

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0582603A (en) * 1991-09-18 1993-04-02 Nec Corp Probe card alignment
JPH0653212U (en) * 1992-12-28 1994-07-19 ザ・グッドイヤー・タイヤ・アンド・ラバー・カンパニー Pneumatic tire

Similar Documents

Publication Publication Date Title
JPS6115341A (en) Wafer prober
US6021380A (en) Automatic semiconductor wafer sorter/prober with extended optical inspection
JPS6362245A (en) Wafer prober
US6640002B1 (en) Image processing apparatus
US4943767A (en) Automatic wafer position aligning method for wafer prober
JP2928331B2 (en) Prober alignment device and method
WO1998001745A9 (en) Automatic semiconductor wafer sorter/prober with extended optical inspection
JPH0376243A (en) Test of semiconductor wafer formed with a plurality of ic chips
JP2570585B2 (en) Probe device
JP2005150224A (en) Semiconductor testing apparatus using probe information and testing method
KR101305948B1 (en) Method of aligning a substrate and apparatus for performing the same
JPH065690B2 (en) Semiconductor wafer probe method
JPS6216018B2 (en)
JPH0254544A (en) Brobing
JPH01162177A (en) Probing method
JPS6184029A (en) Semiconductor inspecting device
JPH06349902A (en) Semiconductor device inspection device and its inspection method
JP2627929B2 (en) Inspection device
JP2694462B2 (en) Positioning method for semiconductor wafer chips
JPH07235584A (en) Device for positioning chip ic
KR100465760B1 (en) Method and system for testing of semiconductor wafer
JPH02137347A (en) Alignment
JP2686606B2 (en) Template registration method
JPS6399541A (en) Semiconductor wafer prober apparatus
JPS63127545A (en) Prober