JPH0375628B2 - - Google Patents
Info
- Publication number
- JPH0375628B2 JPH0375628B2 JP56154915A JP15491581A JPH0375628B2 JP H0375628 B2 JPH0375628 B2 JP H0375628B2 JP 56154915 A JP56154915 A JP 56154915A JP 15491581 A JP15491581 A JP 15491581A JP H0375628 B2 JPH0375628 B2 JP H0375628B2
- Authority
- JP
- Japan
- Prior art keywords
- mask
- wafer
- center
- silicon wafer
- room temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 24
- 229910052710 silicon Inorganic materials 0.000 claims description 24
- 239000010703 silicon Substances 0.000 claims description 24
- 230000008021 deposition Effects 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 5
- 235000012431 wafers Nutrition 0.000 description 51
- 239000004065 semiconductor Substances 0.000 description 25
- 238000000034 method Methods 0.000 description 17
- 238000004140 cleaning Methods 0.000 description 13
- 238000000151 deposition Methods 0.000 description 13
- 239000000758 substrate Substances 0.000 description 13
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 8
- 229910052750 molybdenum Inorganic materials 0.000 description 8
- 239000011733 molybdenum Substances 0.000 description 8
- 238000004544 sputter deposition Methods 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000007747 plating Methods 0.000 description 5
- 229910001092 metal group alloy Inorganic materials 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 239000011261 inert gas Substances 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 229910000765 intermetallic Inorganic materials 0.000 description 1
- LQBJWKCYZGMFEV-UHFFFAOYSA-N lead tin Chemical compound [Sn].[Pb] LQBJWKCYZGMFEV-UHFFFAOYSA-N 0.000 description 1
- 238000001883 metal evaporation Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000000489 vacuum metal deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/04—Coating on selected surface areas, e.g. using masks
- C23C14/042—Coating on selected surface areas, e.g. using masks using masks
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
- H01L21/682—Mask-wafer alignment
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/945—Special, e.g. metal
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Organic Chemistry (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
- Weting (AREA)
Description
【発明の詳細な説明】
本発明は半導体処置装置、特に半導体マスクキ
ング技術の改良に関する。
ング技術の改良に関する。
従来、半導体装置を製造するのには真空スパツ
タクリーニング技術及び真空めつきクリーニング
技術が広く使用されて来た。例えば、米国特許第
3410774号は露出領域をクリーニングするために、
陰極がバイアスされた加工片の選択された電気的
に露出された領域を逆スパツタする方法及び装置
を開示している。米国特許第3401055号はめつき
さるべき基板と蒸発源間に存在するマスクを介し
て金属層を真空蒸着する方法を開示している。こ
の様な半導体装置の製造に対する従来の真空技術
の応用においては、第１図に示された如く、シリ
コンの如き材料より成る半導体基板１２は予じめ
形成されている電極９を露出する窓１１を有する
絶縁層７が覆われている。この例における処理の
最初の段階は半導体モジユールにその後結合する
ために第２図に示された如く、はんだコンタクト
１４のためのベースとして働く金属合金の層１３
を付着する事である。この蒸着を行なうための従
来の方法及び装置は第３図に示されている。図で
真空ポンプ３によつてその密封領域２内の真空に
耐えることができる真空室１は図示されたよう
に、陽極４、マスク８及び基板１２を支持してい
る。金属合金層１３の蒸着の前に電極層９を清浄
にするために、不活性ガスが貯蔵室７から室２内
に導入され、陽極において電離され、イオン６が
発生される。電力供給装置５は陽極４にその正極
が接続され、負極がマスク８及び半導体ウエハ
（基板）１２に接続され、帯電されたイオン６は
マスク８に向つて加速されている。マスク８中の
窓１０中を通るイオンは半導体ウエハ１２に向つ
て加速され、金属電極層９と衝突し、これによつ
て所望のクリーニング動作を行なう如く任意の不
所望の酸化物被覆を除去する。この逆スパツタリ
ング・クリーニング動作を行うプロセスはマスク
８及び基板１２の温度を上昇させる。マスク８
は、スパツタリング装置の繰返し使用中、加速さ
れるイオン６のエツチングの電場に繰返しさらさ
れるので、マスク８はスパツタリングに対して高
度に耐久性のある、例えばモリブデンの如き材料
より形成されなければならない。αMp＝5.5×
10-6／℃であるモリブデンの熱膨張係数はαSi＝
3.0×10-6／℃であるシリコンの熱膨張係数より
大きいが、従来のスパツタリング過程の応用は加
工片１２に対する相対的に小さな全寸法に向けら
れ、結果の像位置に対する比較的大きな交差を許
容するので、マスク８及びシリコン基板１２に対
する熱膨張係数の差は重要とは考えられない。こ
の事は上記米国特許第3410774号の第５欄、第51
〜55行において確認されている。
タクリーニング技術及び真空めつきクリーニング
技術が広く使用されて来た。例えば、米国特許第
3410774号は露出領域をクリーニングするために、
陰極がバイアスされた加工片の選択された電気的
に露出された領域を逆スパツタする方法及び装置
を開示している。米国特許第3401055号はめつき
さるべき基板と蒸発源間に存在するマスクを介し
て金属層を真空蒸着する方法を開示している。こ
の様な半導体装置の製造に対する従来の真空技術
の応用においては、第１図に示された如く、シリ
コンの如き材料より成る半導体基板１２は予じめ
形成されている電極９を露出する窓１１を有する
絶縁層７が覆われている。この例における処理の
最初の段階は半導体モジユールにその後結合する
ために第２図に示された如く、はんだコンタクト
１４のためのベースとして働く金属合金の層１３
を付着する事である。この蒸着を行なうための従
来の方法及び装置は第３図に示されている。図で
真空ポンプ３によつてその密封領域２内の真空に
耐えることができる真空室１は図示されたよう
に、陽極４、マスク８及び基板１２を支持してい
る。金属合金層１３の蒸着の前に電極層９を清浄
にするために、不活性ガスが貯蔵室７から室２内
に導入され、陽極において電離され、イオン６が
発生される。電力供給装置５は陽極４にその正極
が接続され、負極がマスク８及び半導体ウエハ
（基板）１２に接続され、帯電されたイオン６は
マスク８に向つて加速されている。マスク８中の
窓１０中を通るイオンは半導体ウエハ１２に向つ
て加速され、金属電極層９と衝突し、これによつ
て所望のクリーニング動作を行なう如く任意の不
所望の酸化物被覆を除去する。この逆スパツタリ
ング・クリーニング動作を行うプロセスはマスク
８及び基板１２の温度を上昇させる。マスク８
は、スパツタリング装置の繰返し使用中、加速さ
れるイオン６のエツチングの電場に繰返しさらさ
れるので、マスク８はスパツタリングに対して高
度に耐久性のある、例えばモリブデンの如き材料
より形成されなければならない。αMp＝5.5×
10-6／℃であるモリブデンの熱膨張係数はαSi＝
3.0×10-6／℃であるシリコンの熱膨張係数より
大きいが、従来のスパツタリング過程の応用は加
工片１２に対する相対的に小さな全寸法に向けら
れ、結果の像位置に対する比較的大きな交差を許
容するので、マスク８及びシリコン基板１２に対
する熱膨張係数の差は重要とは考えられない。こ
の事は上記米国特許第3410774号の第５欄、第51
〜55行において確認されている。
しかしながら、従来の逆スパツタリング・クリ
ーニング動作が精密な製造公差を有する比較的大
きな半導体ウエハに適用される時は、室温及びほ
ぼ300℃間の結果の温度の変動間隔における膨張
の差は結果の像の位置の不正確さによる実質的な
収率の損失を生じる。この問題は層１３及び１４
の真空金属蒸着が逆スパツタ清浄化動作に直ちに
続く事が望まれる場合は複雑となる。なんとなれ
ば蒸着される層１３及び１４によつて生じる位置
は半導体基板１２上の電極９を露出する窓１１の
位置と一致しなくなる。
ーニング動作が精密な製造公差を有する比較的大
きな半導体ウエハに適用される時は、室温及びほ
ぼ300℃間の結果の温度の変動間隔における膨張
の差は結果の像の位置の不正確さによる実質的な
収率の損失を生じる。この問題は層１３及び１４
の真空金属蒸着が逆スパツタ清浄化動作に直ちに
続く事が望まれる場合は複雑となる。なんとなれ
ば蒸着される層１３及び１４によつて生じる位置
は半導体基板１２上の電極９を露出する窓１１の
位置と一致しなくなる。
この問題の影響を減少させるための１つの技術
は、C.E.Benjamin著“FIXTURE DESIGN TO
REDUCE METAL MASK／SILICON
WAFER THE RMAL MISMATCH
EFFECTS，“IBM Technical Disclosure
Bulletin，Vol.9，No.７，December1976に開示さ
れている。この刊行物では、工具を用いること
で、従来の設計に対して２桁だけ半導体装置のウ
エハ上の薄膜パターンの加熱基板−金属マスク蒸
着中に固有の不整列の問題を軽減している。この
方法は何等マスクもしくはウエハのアクテイブ領
域をあいまいにする事なく、半径の方向にのみ熱
膨張させるためにばねでクランプされてシリコン
ウエハ１２及び金属蒸着マスク８を拘束する技術
を使用している。この技術はマスク８及びばねを
半径方向にのみ伸張させるように強制する３つの
ピンマスク及びばねの両方の中の細長いみぞが使
用される。これ等は１つの円のまわりに粗な等間
隔を有する（約120゜離れている）。みぞの長軸は
半径方向にあり、マスク及びばねの伸張がみぞの
側面に対して力を加え、中心が効果的に工具に関
して固定された状態で半径方向の運動を可能なら
しめている。マスク及びばねの両方の周辺は垂直
方向に浮上し、水平方向には半径方向のみぞ中の
ピンによつてのみ制限される。この時ウエハ１２
の中心はマスク８の中心に効果的に結合され、全
ての部品の無制限的膨張（異なる率における）が
可能にされる。ベースはマスク８、ウエハ１２及
びばねの周辺の外部の最上部リングと接触し、マ
スクは板ばねからの（ウエハを介する）亜知力に
よつて最上部リングの底面表面に対してのみ圧縮
される。マスク８及びウエハ１２の中心を互に拘
束する事の正味の影響は、加熱基板中の最大の不
一致をマスク８及びウエハ１２が周辺上（もしく
は近くの）一点で拘束される時に存在する熱的不
一致のわずか1/2にする事である。この事は装置
の信頼性の見地から重要である。なんとなればこ
の様な不整置及び蒸着中の熱は金属合金層１３を
して貫通孔１１を不完全に覆い、好ましくない金
属間化合物の形成を生じその後のコンタクトの故
障を生ずるからである。
は、C.E.Benjamin著“FIXTURE DESIGN TO
REDUCE METAL MASK／SILICON
WAFER THE RMAL MISMATCH
EFFECTS，“IBM Technical Disclosure
Bulletin，Vol.9，No.７，December1976に開示さ
れている。この刊行物では、工具を用いること
で、従来の設計に対して２桁だけ半導体装置のウ
エハ上の薄膜パターンの加熱基板−金属マスク蒸
着中に固有の不整列の問題を軽減している。この
方法は何等マスクもしくはウエハのアクテイブ領
域をあいまいにする事なく、半径の方向にのみ熱
膨張させるためにばねでクランプされてシリコン
ウエハ１２及び金属蒸着マスク８を拘束する技術
を使用している。この技術はマスク８及びばねを
半径方向にのみ伸張させるように強制する３つの
ピンマスク及びばねの両方の中の細長いみぞが使
用される。これ等は１つの円のまわりに粗な等間
隔を有する（約120゜離れている）。みぞの長軸は
半径方向にあり、マスク及びばねの伸張がみぞの
側面に対して力を加え、中心が効果的に工具に関
して固定された状態で半径方向の運動を可能なら
しめている。マスク及びばねの両方の周辺は垂直
方向に浮上し、水平方向には半径方向のみぞ中の
ピンによつてのみ制限される。この時ウエハ１２
の中心はマスク８の中心に効果的に結合され、全
ての部品の無制限的膨張（異なる率における）が
可能にされる。ベースはマスク８、ウエハ１２及
びばねの周辺の外部の最上部リングと接触し、マ
スクは板ばねからの（ウエハを介する）亜知力に
よつて最上部リングの底面表面に対してのみ圧縮
される。マスク８及びウエハ１２の中心を互に拘
束する事の正味の影響は、加熱基板中の最大の不
一致をマスク８及びウエハ１２が周辺上（もしく
は近くの）一点で拘束される時に存在する熱的不
一致のわずか1/2にする事である。この事は装置
の信頼性の見地から重要である。なんとなればこ
の様な不整置及び蒸着中の熱は金属合金層１３を
して貫通孔１１を不完全に覆い、好ましくない金
属間化合物の形成を生じその後のコンタクトの故
障を生ずるからである。
この技術は1/2程度熱膨張係数の不一致の影響
を軽減し得るが、新しいより大きな半導体ウエハ
及び小さな半導体チツプ構造に対する結果の不整
置は以前著しい収率の損失を生じる。さらに異物
の存在によつてウエハの周辺のまわりに不均一な
ばねの圧力が存在すれば、マスク及びウエハが相
対的に静止している点はもはやマスクの中心にな
く、その点はその縁に沿う位置にある。この事は
不整置の問題に対して固定具を与えるこ事による
任意の改良を無効にする。
を軽減し得るが、新しいより大きな半導体ウエハ
及び小さな半導体チツプ構造に対する結果の不整
置は以前著しい収率の損失を生じる。さらに異物
の存在によつてウエハの周辺のまわりに不均一な
ばねの圧力が存在すれば、マスク及びウエハが相
対的に静止している点はもはやマスクの中心にな
く、その点はその縁に沿う位置にある。この事は
不整置の問題に対して固定具を与えるこ事による
任意の改良を無効にする。
本発明の目的は半導体基板をスパツタリングに
よつてクリーニングする改良技術を与える事にあ
る。
よつてクリーニングする改良技術を与える事にあ
る。
本発明のさらに他の目的は半導体基板上に層を
蒸着めつきする改良技術を与える事にある。
蒸着めつきする改良技術を与える事にある。
本発明のさらに他の目的は高温におけるシヤド
ウ・マスキングに対する改良された技術を与える
事にある。
ウ・マスキングに対する改良された技術を与える
事にある。
本発明のさらに他の目的は高温度のシヤドウ・
マスク及び加工片間の平均不整置を減少させる事
にある。
マスク及び加工片間の平均不整置を減少させる事
にある。
これ等及び他の目的、特徴及び利点は本明細書
によつて開示される熱的に補償されたシヤドウ・
マスクによつて達成される。シリコン半導体チツ
プ上にパターン化された金属層を形成するための
真空スパツタ清浄化及びめつき動作においては、
動作中に使用されるモリブデンのシヤドウ・マス
ク及び半導体チツプ自体のシリコン材料間の熱膨
張の差による整列の問題が生ずる。この問題はマ
スク及びチツプが室温にある時にモブリデン・マ
スクとシリコンチツプ間に熱膨張の差を予想し、
半導体チツプ上の意図された製造化及び蒸着位置
に関するは半径方向オフセツト位置にモリブデ
ン・マスク中に開孔を形成する事によつて解決さ
れる。次いで、マスク及びシリコンチツプが同心
位置に保持され、クリーニング及び蒸着温度に上
昇される時、モリブデン及びマスクの膨張の差が
マスク中の開孔をシリコンウエハ上に意図された
蒸着位置と完全な整列関係にもたらす。シヤド
ウ・マスクに対する半径方向オフセツト構造の予
想されない結果は、たとえ、マスク及びウエハが
相互に同心位置に保持されていなくても、マスク
開孔及び予じめ蒸着されたウエハ上の構造のすべ
てにわたる平均の全不整合及び最大不整合を減少
する事である。これによつてはるかに大きい加工
片も半導体基板上の予定の構造体の位置に関して
付着される金属層の結果の整列についての最小の
製造公差を保持して加工可能となる。
によつて開示される熱的に補償されたシヤドウ・
マスクによつて達成される。シリコン半導体チツ
プ上にパターン化された金属層を形成するための
真空スパツタ清浄化及びめつき動作においては、
動作中に使用されるモリブデンのシヤドウ・マス
ク及び半導体チツプ自体のシリコン材料間の熱膨
張の差による整列の問題が生ずる。この問題はマ
スク及びチツプが室温にある時にモブリデン・マ
スクとシリコンチツプ間に熱膨張の差を予想し、
半導体チツプ上の意図された製造化及び蒸着位置
に関するは半径方向オフセツト位置にモリブデ
ン・マスク中に開孔を形成する事によつて解決さ
れる。次いで、マスク及びシリコンチツプが同心
位置に保持され、クリーニング及び蒸着温度に上
昇される時、モリブデン及びマスクの膨張の差が
マスク中の開孔をシリコンウエハ上に意図された
蒸着位置と完全な整列関係にもたらす。シヤド
ウ・マスクに対する半径方向オフセツト構造の予
想されない結果は、たとえ、マスク及びウエハが
相互に同心位置に保持されていなくても、マスク
開孔及び予じめ蒸着されたウエハ上の構造のすべ
てにわたる平均の全不整合及び最大不整合を減少
する事である。これによつてはるかに大きい加工
片も半導体基板上の予定の構造体の位置に関して
付着される金属層の結果の整列についての最小の
製造公差を保持して加工可能となる。
全体的蒸着動作は第３図に示されている。図中
陽極４（これは金属蒸発るつぼを兼ねる）、シヤ
ドウ・マスク８及びケイ素半導体ウエハ１２の相
対的位置が真空室２内において示されている。動
作が開始される時に、半導体基板１２上の電極９
は金属合金層１３及び錫−鉛はんだ層１４を真空
蒸着する前にクリーニングされなければならな
い。これは不活性ガスの正イオンがマスク８の窓
１０を通る様に加速され、半導体基板１２上に衝
突するスパツタエツチングプロセスによつて達成
される。この動作はモリブデン・マスク８及び半
導体ウエハ１２の温度を略300℃に上昇する。シ
リコンウエハ１２及びモリブデンのシヤドウ・マ
スク８間の熱膨張の差の不利な影響を克服するた
めに、シヤドウ・マスク８は本発明に従う次の如
き構造を有する。
陽極４（これは金属蒸発るつぼを兼ねる）、シヤ
ドウ・マスク８及びケイ素半導体ウエハ１２の相
対的位置が真空室２内において示されている。動
作が開始される時に、半導体基板１２上の電極９
は金属合金層１３及び錫−鉛はんだ層１４を真空
蒸着する前にクリーニングされなければならな
い。これは不活性ガスの正イオンがマスク８の窓
１０を通る様に加速され、半導体基板１２上に衝
突するスパツタエツチングプロセスによつて達成
される。この動作はモリブデン・マスク８及び半
導体ウエハ１２の温度を略300℃に上昇する。シ
リコンウエハ１２及びモリブデンのシヤドウ・マ
スク８間の熱膨張の差の不利な影響を克服するた
めに、シヤドウ・マスク８は本発明に従う次の如
き構造を有する。
第４図に示された如く、シヤドウ・マスク８は
開孔のパターン１０を有する平板である。シリコ
ンウエハ１２上の構造体１４及びシヤドウ・マス
ク８の開孔１０は組立体の温度が室温から動作温
度までΔT度上昇された後に整列されなければな
らないので、室温におけるシヤドウ・マスク８の
中心線２０からの各開孔１０の夫々の距離Ｒは、
ほぼΔT×ｒ×（シヤドウ・マスク８の材料の熱
膨張係数αMp−ウエハ１２の熱膨張係数αSi）だけ
室温におけるシリコンウエハ上のシヤドウ像１４
の対応する所望の距離に対して距離ΔRを縮少さ
せる。第４図及び第５図を参照するに、室温にお
いて、蒸着層１４ａ〜１４ｇの位置は回路モジユ
ールのコンタクト・パターンに正確に整合するた
めに所望の位置ｒにあり、シヤドウ・マスク８の
開孔１０ａ〜１０ｇは位置Ｒで不整合である。本
発明の１つの態様はこれ等の不整合はシヤドウ・
マスク８へ意図的に導入され、シヤドウ・マスク
８の中心線２０に対する開孔１０の夫々の距離は
高蒸着温度ΔT度上昇されるときのシヤドウ・マ
スク８とウエハ１２との熱膨張係数の差の影響を
予想するためにシリコンウエハ上のシヤドウ像の
対応する所望の距離ｒに対して減少される。
開孔のパターン１０を有する平板である。シリコ
ンウエハ１２上の構造体１４及びシヤドウ・マス
ク８の開孔１０は組立体の温度が室温から動作温
度までΔT度上昇された後に整列されなければな
らないので、室温におけるシヤドウ・マスク８の
中心線２０からの各開孔１０の夫々の距離Ｒは、
ほぼΔT×ｒ×（シヤドウ・マスク８の材料の熱
膨張係数αMp−ウエハ１２の熱膨張係数αSi）だけ
室温におけるシリコンウエハ上のシヤドウ像１４
の対応する所望の距離に対して距離ΔRを縮少さ
せる。第４図及び第５図を参照するに、室温にお
いて、蒸着層１４ａ〜１４ｇの位置は回路モジユ
ールのコンタクト・パターンに正確に整合するた
めに所望の位置ｒにあり、シヤドウ・マスク８の
開孔１０ａ〜１０ｇは位置Ｒで不整合である。本
発明の１つの態様はこれ等の不整合はシヤドウ・
マスク８へ意図的に導入され、シヤドウ・マスク
８の中心線２０に対する開孔１０の夫々の距離は
高蒸着温度ΔT度上昇されるときのシヤドウ・マ
スク８とウエハ１２との熱膨張係数の差の影響を
予想するためにシリコンウエハ上のシヤドウ像の
対応する所望の距離ｒに対して減少される。
このようにして、シヤドウ・マスク８及びシリ
コンウエハ１２はスパツタエツチング・クリーニ
ング及び真空蒸着ステツプのための動作温度に上
昇される時、シヤドウ・マスク８の板の材料とシ
リコンウエハ１２との膨張の差はシヤドウ・マス
ク８中の開孔をシリコンウエハ１２の意図された
蒸着位置と整合関係をもたらす。これは大きい径
のシリコン上の蒸着層１４の正確な整合を可能と
する。
コンウエハ１２はスパツタエツチング・クリーニ
ング及び真空蒸着ステツプのための動作温度に上
昇される時、シヤドウ・マスク８の板の材料とシ
リコンウエハ１２との膨張の差はシヤドウ・マス
ク８中の開孔をシリコンウエハ１２の意図された
蒸着位置と整合関係をもたらす。これは大きい径
のシリコン上の蒸着層１４の正確な整合を可能と
する。
Ｒとｒの正確な関係は次の如く誘導される。Ｒ
は室温におけるマスクの中心性２０の軸からのシ
ヤドウ・マスク８中の開孔１０の中心の距離であ
り、ｒは、室温におけるウエハの中心線２０の軸
からのシリコンウエハ１２上の開孔１４の中心の
距離である。マスク８及びウエハ１２が処理のた
めに動作温度までΔT度上昇される時、マスクは
第１の率で熱膨張し、Ｒはより大きな値R1を取
り、ウエハは第２の率で熱膨張し、ｒは大きな値
r1を取る。R1及びr1に対する式は次の通りであ
る。
は室温におけるマスクの中心性２０の軸からのシ
ヤドウ・マスク８中の開孔１０の中心の距離であ
り、ｒは、室温におけるウエハの中心線２０の軸
からのシリコンウエハ１２上の開孔１４の中心の
距離である。マスク８及びウエハ１２が処理のた
めに動作温度までΔT度上昇される時、マスクは
第１の率で熱膨張し、Ｒはより大きな値R1を取
り、ウエハは第２の率で熱膨張し、ｒは大きな値
r1を取る。R1及びr1に対する式は次の通りであ
る。
R1＝Ｒ＋RαMpΔT (1)
r1＝ｒ＋rαSiΔT (2)
開孔１０及び構造体１４は上昇された高動作温
度で整列される事が望まれているので、式(1)及び
式(2)を次の(3)に代入して、簡単化すると、 R1＝r1 (3) Ｒ（１＋αMpΔT）＝ｒ（１＋αSiΔT） (4) Ｒ＝ｒ（１＋αSiΔT／１＋αMpΔT） (5) 式(5)はウエハの寸法ｒからマスクを構成するた
めに使用されることができるＲとｒの正確な関係
である。
度で整列される事が望まれているので、式(1)及び
式(2)を次の(3)に代入して、簡単化すると、 R1＝r1 (3) Ｒ（１＋αMpΔT）＝ｒ（１＋αSiΔT） (4) Ｒ＝ｒ（１＋αSiΔT／１＋αMpΔT） (5) 式(5)はウエハの寸法ｒからマスクを構成するた
めに使用されることができるＲとｒの正確な関係
である。
式(5)は次のように近似により簡単化することが
できる。
できる。
ΔR＝Ｒ−ｒ (6)
従つて
ΔR＝ｒ（１＋αMpΔT／１＋αSiΔT）−ｒ(7)
＝rΔT［αMp−αSi／１＋αMpΔT］ (8)
300℃のオーダの値を有するΔTに対しては、
１＞＞αMpΔT (9)
であるので、
ΔRrΔT（αMp−αSi） (10)
式(10)の近似式は式(8)から計算された値に対して
ΔRの計算値の誤差は１％以下であることを示
す。
ΔRの計算値の誤差は１％以下であることを示
す。
ウエハ１２上の構造体１４の所望の結果の位置
に基づくマスク８中の開孔１０の設計の例は次の
通りである。
に基づくマスク８中の開孔１０の設計の例は次の
通りである。
構造体１４は、ウエハの中心からｒ＝5.58800
±0.000025cmのところに63.5cmの直径のシリコン
ウエハに蒸着されることが望まれる。モリブデ
ン・マスクは300℃のスパツタエツチング・クリ
ーニング及び真空めつき動作において使用される
ものとする。マスクの中心からマスクの開孔の
（室温）距離Ｒは次の通りに計算される。式(5)は Ｒ＝ｒ｛１＋αSiΔT／１＋αMpΔT｝ (5) ΔT＝300℃−25℃（室温）＝275℃ αSi＝3.0×10-6／℃ αMp＝5.5×10-6／℃ 及び ｒ＝5.58800±0.000025cm したがつて Ｒ＝5.58800｛１＋3.0×10-6×275／１＋5.5×10-6×
275｝ Ｒ＝5.58800（1.000825／1.001512） Ｒ＝5.58800×0.99931 Ｒ＝5.58414cm マスク８をその開孔１０がマスクの中心線２０
から距離Ｒにある様に形成する事によつて、構造
体１４は熱処理ステツプ中に高度の位置精度で蒸
着することができる。
±0.000025cmのところに63.5cmの直径のシリコン
ウエハに蒸着されることが望まれる。モリブデ
ン・マスクは300℃のスパツタエツチング・クリ
ーニング及び真空めつき動作において使用される
ものとする。マスクの中心からマスクの開孔の
（室温）距離Ｒは次の通りに計算される。式(5)は Ｒ＝ｒ｛１＋αSiΔT／１＋αMpΔT｝ (5) ΔT＝300℃−25℃（室温）＝275℃ αSi＝3.0×10-6／℃ αMp＝5.5×10-6／℃ 及び ｒ＝5.58800±0.000025cm したがつて Ｒ＝5.58800｛１＋3.0×10-6×275／１＋5.5×10-6×
275｝ Ｒ＝5.58800（1.000825／1.001512） Ｒ＝5.58800×0.99931 Ｒ＝5.58414cm マスク８をその開孔１０がマスクの中心線２０
から距離Ｒにある様に形成する事によつて、構造
体１４は熱処理ステツプ中に高度の位置精度で蒸
着することができる。
上述の誘導式はマスク８及びウエハ１２はその
同軸中心のまわりに半径方向に均一に熱膨張する
と仮定している。これは上記IBM Technical
Disclosure Bulletin，Vol.19，No.７，
December1976に開示された条件である。マスク
及びウエハ間の相対的運動のみが関心時であるの
で、分析は温度差に体する膨張差のすべてをマス
クのせいにしてウエハのせいにせず簡単化する事
が出来る。
同軸中心のまわりに半径方向に均一に熱膨張する
と仮定している。これは上記IBM Technical
Disclosure Bulletin，Vol.19，No.７，
December1976に開示された条件である。マスク
及びウエハ間の相対的運動のみが関心時であるの
で、分析は温度差に体する膨張差のすべてをマス
クのせいにしてウエハのせいにせず簡単化する事
が出来る。
第４図を説明するに、Ｘ軸はマスク開孔１０ｆ
及び１０ｇの中心と一致し、１０ｇの方向に向い
た水平線と規定される。Ｙ軸はマスク開孔１０ｄ
及び１０ｂの中心と一致し、１０ｂの方に向う垂
直線と規定される。さらに、開孔１０ｂ，１０
ｄ，１０ｆ及び１０ｇの中心はマスクの中心線２
０から等距離にあるものとする。無修正のシヤド
ウ・マスクの場合、開孔１０ｂ，１０ｃ，１０
ｄ、１０ｆ及び１０ｇの中心はウエハ構造体１４
ｂ，１４ｃ，１４ｄ，１４ｆ及び１４ｇと室温に
おいて一致する。マスク開孔１０ｂの中心及びウ
エハ構造体１４ｂの中心は組立体の温度がΔT度
上昇するときに一致状態に保持されたままであ
る。さらにΔTに体するマスクの膨張の差は、マ
スク開孔１０ｂの中心及びマスクの中心線２０間
の距離にΔPの増分を生ずるものとする。次に、
検査により、開孔１０ｃの中心はウエハ構造体１
４ｃの中心に対してｙ方向に−Δpだけずれ、開
孔１０ｄはｙ方向に−2Δpだけずれる。開孔１０
ｆの中心はｘ方向に−Δp、ｙ方向に−Δpだけず
れ、√２Δpのベクトル和だけ正味の変位を生ず
る。同様に、開孔１０ｇの中心は√２Δpだけず
れている。従つて、無修正のマスクのときこのよ
うな５個のマスク開孔の場合、不整列の大きさの
和は5.8Δpであり、任意の不整列に対する最大の
大きさは、2Δpである。
及び１０ｇの中心と一致し、１０ｇの方向に向い
た水平線と規定される。Ｙ軸はマスク開孔１０ｄ
及び１０ｂの中心と一致し、１０ｂの方に向う垂
直線と規定される。さらに、開孔１０ｂ，１０
ｄ，１０ｆ及び１０ｇの中心はマスクの中心線２
０から等距離にあるものとする。無修正のシヤド
ウ・マスクの場合、開孔１０ｂ，１０ｃ，１０
ｄ、１０ｆ及び１０ｇの中心はウエハ構造体１４
ｂ，１４ｃ，１４ｄ，１４ｆ及び１４ｇと室温に
おいて一致する。マスク開孔１０ｂの中心及びウ
エハ構造体１４ｂの中心は組立体の温度がΔT度
上昇するときに一致状態に保持されたままであ
る。さらにΔTに体するマスクの膨張の差は、マ
スク開孔１０ｂの中心及びマスクの中心線２０間
の距離にΔPの増分を生ずるものとする。次に、
検査により、開孔１０ｃの中心はウエハ構造体１
４ｃの中心に対してｙ方向に−Δpだけずれ、開
孔１０ｄはｙ方向に−2Δpだけずれる。開孔１０
ｆの中心はｘ方向に−Δp、ｙ方向に−Δpだけず
れ、√２Δpのベクトル和だけ正味の変位を生ず
る。同様に、開孔１０ｇの中心は√２Δpだけず
れている。従つて、無修正のマスクのときこのよ
うな５個のマスク開孔の場合、不整列の大きさの
和は5.8Δpであり、任意の不整列に対する最大の
大きさは、2Δpである。
本発明による半径方向にオフセツトした開孔パ
ターンを有するシヤドウ・マスク構造体の場合、
中心開孔１０ｃの中心は中心ウエハ構造体１４ｃ
と一致している。本発明による室温でのマスク開
孔１０ｂ，１０ｄ，１０ｆ及び１０ｇの中心は次
の如くウエハ構造体１４ｂ，１４ｄ，１４ｆ及び
１４ｇの中心から半径方向にオフセツトされる。
開孔１０ｂはｙ方向に−Δpだけ、開孔１０ｄは
ｙ方向に＋Δpだけオフセツトされる。開孔１０
ｇはｘ方向において−Δpだけオフセツトされ、
開孔１０ｆはｘ方向に＋Δpにオフセツトされて
いる。マクク開孔１０ｂの中心は組立体の温度が
ΔT度上昇すると、無修正のマスクの前例と同様
にウエハ構造体１４ｂの並置部分に対して固定さ
れたままである（ｙ方向に−Δpだけオフセツト
されている）。検査によつて開孔１０ｃの中心は
ウエハ構造体１４ｃの中心に対してｙ方向に−
Δpだけずれており、開孔１０ｄはｙ方向に−Δp
だけずれている。開孔１０ｆの中心はｘ方向に０
だけ、ｙ方向に−Δpだけずれている。同様に、
開孔１０ｇの中心はｘ方向に０だけ、ｙ方向に−
Δpだけずれている。従つて、本発明による半径
方向オフセツト開孔パターンをなす、これ等の５
つのマスク開孔の場合は不整列に対する大きさの
和は5Δpで最大の大きさはΔpである。
ターンを有するシヤドウ・マスク構造体の場合、
中心開孔１０ｃの中心は中心ウエハ構造体１４ｃ
と一致している。本発明による室温でのマスク開
孔１０ｂ，１０ｄ，１０ｆ及び１０ｇの中心は次
の如くウエハ構造体１４ｂ，１４ｄ，１４ｆ及び
１４ｇの中心から半径方向にオフセツトされる。
開孔１０ｂはｙ方向に−Δpだけ、開孔１０ｄは
ｙ方向に＋Δpだけオフセツトされる。開孔１０
ｇはｘ方向において−Δpだけオフセツトされ、
開孔１０ｆはｘ方向に＋Δpにオフセツトされて
いる。マクク開孔１０ｂの中心は組立体の温度が
ΔT度上昇すると、無修正のマスクの前例と同様
にウエハ構造体１４ｂの並置部分に対して固定さ
れたままである（ｙ方向に−Δpだけオフセツト
されている）。検査によつて開孔１０ｃの中心は
ウエハ構造体１４ｃの中心に対してｙ方向に−
Δpだけずれており、開孔１０ｄはｙ方向に−Δp
だけずれている。開孔１０ｆの中心はｘ方向に０
だけ、ｙ方向に−Δpだけずれている。同様に、
開孔１０ｇの中心はｘ方向に０だけ、ｙ方向に−
Δpだけずれている。従つて、本発明による半径
方向オフセツト開孔パターンをなす、これ等の５
つのマスク開孔の場合は不整列に対する大きさの
和は5Δpで最大の大きさはΔpである。
上述の事から、本発明による半径方向のオフセ
ツト開孔パターンを有するシヤドウ・マスク構造
体はたとえマスク及びウエハが温度変化に対して
相互に同心位置に保持されないまでも、最大の不
整列及び平均即ち全体的不整列を著しく減少する
という予測せざる結果を有する。この事はクラン
プされたマスク及びウエハの相互に固定された点
がマスク／ウエハ合成体上にランダムに位置され
ているより一般的な場合にもあてはまる。
ツト開孔パターンを有するシヤドウ・マスク構造
体はたとえマスク及びウエハが温度変化に対して
相互に同心位置に保持されないまでも、最大の不
整列及び平均即ち全体的不整列を著しく減少する
という予測せざる結果を有する。この事はクラン
プされたマスク及びウエハの相互に固定された点
がマスク／ウエハ合成体上にランダムに位置され
ているより一般的な場合にもあてはまる。
第１図は従来の半導体基板及び金属電極層構造
体の断面図である。第２図は電極上にはんだ層が
蒸着された後の第１図の従来の構造体の断面図で
ある。第３図は従来の真空スパツタリング及びめ
つき装置の対する側面図である。第４図はシヤド
ウ・マスク及びその背面に位置付けられて、スパ
ツタクリーニング及び蒸着動作が行なわれる半導
体ウエハ正面図である。第５図は第４図の断面線
５−５に沿つてみた断面図である。 ８……マスク、１０ａ，１０ｂ，１０ｃ，１０
ｄ，１０ｅ，１０ｆ，１０ｇ……開孔、１２……
半導体ウエハ、１４ａ，１４ｂ，１４ｃ，１４
ｄ，１４ｅ，１４ｆ，１４ｇ……構造体（はんだ
層）。
体の断面図である。第２図は電極上にはんだ層が
蒸着された後の第１図の従来の構造体の断面図で
ある。第３図は従来の真空スパツタリング及びめ
つき装置の対する側面図である。第４図はシヤド
ウ・マスク及びその背面に位置付けられて、スパ
ツタクリーニング及び蒸着動作が行なわれる半導
体ウエハ正面図である。第５図は第４図の断面線
５−５に沿つてみた断面図である。 ８……マスク、１０ａ，１０ｂ，１０ｃ，１０
ｄ，１０ｅ，１０ｆ，１０ｇ……開孔、１２……
半導体ウエハ、１４ａ，１４ｂ，１４ｃ，１４
ｄ，１４ｅ，１４ｆ，１４ｇ……構造体（はんだ
層）。
Claims (1)
- １ 開孔パターンが貫通された平板であつて、室
温で前記平板の中心からの各前記開口パターンの
それぞれの距離が、室温でシリコンウエハの対応
するシヤドウ像の前記シリコンウエハの中心から
の対応する所望の距離に対して、（高温と前記室
温との温度差）×前記所望の距離×（前記平板の材
料の熱膨張係数とシリコンウエハの熱膨張係数と
の差）だけずれており、それによつて、前記平板
および前記シリコンウエハが処理のために前記高
温に温度上昇がされた場合、前記平板の材料の熱
膨張の差によつてその中の開孔をシリコンウエハ
上の意図された蒸着位置に整合するように穴を開
口するようにしたことを特徴とするシヤドウ・マ
スク。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/218,910 US4391034A (en) | 1980-12-22 | 1980-12-22 | Thermally compensated shadow mask |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57113228A JPS57113228A (en) | 1982-07-14 |
| JPH0375628B2 true JPH0375628B2 (ja) | 1991-12-02 |
Family
ID=22816979
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56154915A Granted JPS57113228A (en) | 1980-12-22 | 1981-10-01 | Shadow mask |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4391034A (ja) |
| EP (1) | EP0054641B1 (ja) |
| JP (1) | JPS57113228A (ja) |
| DE (1) | DE3168927D1 (ja) |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR900001825B1 (ko) * | 1984-11-14 | 1990-03-24 | 가부시끼가이샤 히다찌세이사꾸쇼 | 성막 지향성을 고려한 스퍼터링장치 |
| US4676993A (en) * | 1984-11-29 | 1987-06-30 | General Electric Company | Method and apparatus for selectively fine-tuning a coupled-dual resonator crystal and crystal manufactured thereby |
| US4627379A (en) * | 1984-11-29 | 1986-12-09 | General Electric Company | Shutter apparatus for fine-tuning a coupled-dual resonator crystal |
| US4833430A (en) * | 1984-11-29 | 1989-05-23 | General Electric Company | Coupled-dual resonator crystal |
| US4715940A (en) * | 1985-10-23 | 1987-12-29 | Gte Products Corporation | Mask for patterning electrode structures in thin film EL devices |
| US4915057A (en) * | 1985-10-23 | 1990-04-10 | Gte Products Corporation | Apparatus and method for registration of shadow masked thin-film patterns |
| US4615781A (en) * | 1985-10-23 | 1986-10-07 | Gte Products Corporation | Mask assembly having mask stress relieving feature |
| US4980240A (en) * | 1989-04-20 | 1990-12-25 | Honeywell Inc. | Surface etched shadow mask |
| US5139610A (en) * | 1989-04-20 | 1992-08-18 | Honeywell Inc. | Method of making a surface etched shadow mask |
| US4988424A (en) * | 1989-06-07 | 1991-01-29 | Ppg Industries, Inc. | Mask and method for making gradient sputtered coatings |
| JP3446835B2 (ja) * | 1991-03-27 | 2003-09-16 | Ｈｏｙａ株式会社 | ガラス光学素子用プレス成形型 |
| US5154797A (en) * | 1991-08-14 | 1992-10-13 | The United States Of America As Represented By The Secretary Of The Army | Silicon shadow mask |
| US5235135A (en) * | 1992-02-14 | 1993-08-10 | Motorola, Inc. | Sealed electronic package providing in-situ metallization |
| US5427983A (en) * | 1992-12-29 | 1995-06-27 | International Business Machines Corporation | Process for corrosion free multi-layer metal conductors |
| US5776790A (en) * | 1996-02-28 | 1998-07-07 | International Business Machines Corporation | C4 Pb/Sn evaporation process |
| US6168832B1 (en) | 1997-01-20 | 2001-01-02 | Coherent, Inc. | Three-dimensional masking method for control of coating thickness |
| GB9701114D0 (en) * | 1997-01-20 | 1997-03-12 | Coherent Optics Europ Ltd | Three-dimensional masking method for control of optical coating thickness |
| US6030513A (en) * | 1997-12-05 | 2000-02-29 | Applied Materials, Inc. | Full face mask for capacitance-voltage measurements |
| US6774474B1 (en) * | 1999-11-10 | 2004-08-10 | International Business Machines Corporation | Partially captured oriented interconnections for BGA packages and a method of forming the interconnections |
| TW480572B (en) * | 2001-04-11 | 2002-03-21 | Princo Corp | Vacuum vapor deposition apparatus |
| US6756184B2 (en) * | 2001-10-12 | 2004-06-29 | Taiwan Semiconductor Manufacturing Co., Ltd | Method of making tall flip chip bumps |
| US7309269B2 (en) * | 2002-04-15 | 2007-12-18 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating light-emitting device and apparatus for manufacturing light-emitting device |
| US20060021869A1 (en) * | 2004-07-28 | 2006-02-02 | Advantech Global, Ltd | System for and method of ensuring accurate shadow mask-to-substrate registration in a deposition process |
| US7854820B2 (en) * | 2006-10-16 | 2010-12-21 | Lam Research Corporation | Upper electrode backing member with particle reducing features |
| US8106331B2 (en) * | 2007-10-03 | 2012-01-31 | International Business Machines Corporation | Apparatus for controlling alignment between precision ground plates and method of controlling a desired alignment between opposing precision ground plates |
| US8288877B1 (en) | 2008-10-25 | 2012-10-16 | Hrl Laboratories, Llc | Actuator enhanced alignment of self-assembled microstructures |
| US8736082B1 (en) * | 2008-10-25 | 2014-05-27 | Hrl Laboratories, Llc | Key structure and expansion enhanced alignment of self-assembled microstructures |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4998382A (ja) * | 1973-01-26 | 1974-09-18 | ||
| JPS5511185A (en) * | 1978-07-11 | 1980-01-25 | Mitsubishi Electric Corp | Mask jig |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3117025A (en) * | 1961-08-31 | 1964-01-07 | Space Technology Lab Inc | Thin filming apparatus |
| US3401055A (en) * | 1964-12-31 | 1968-09-10 | Ibm | Vapor depositing solder |
| US3410774A (en) * | 1965-10-23 | 1968-11-12 | Ibm | Method and apparatus for reverse sputtering selected electrically exposed areas of a cathodically biased workpiece |
| GB1092740A (en) * | 1966-07-15 | 1967-11-29 | Standard Telephones Cables Ltd | A method of masking the surface of a substrate |
| US3664295A (en) * | 1970-11-02 | 1972-05-23 | Gte Sylvania Inc | Means for achieving a controlled gradient density coating on a light attenuation medium |
| US3897324A (en) * | 1973-06-25 | 1975-07-29 | Honeywell Inc | Material deposition masking for microcircuit structures |
| DD127137B1 (de) * | 1976-08-17 | 1979-11-28 | Elektromat Veb | Vorrichtung zum kompensieren der waermeeinwirkung an justier- und belichtungseinrichtungen |
| US4096821A (en) * | 1976-12-13 | 1978-06-27 | Westinghouse Electric Corp. | System for fabricating thin-film electronic components |
| US4278710A (en) * | 1979-08-27 | 1981-07-14 | The United States Of America As Represented By The Secretary Of The Navy | Apparatus and method for submicron pattern generation |
-
1980
- 1980-12-22 US US06/218,910 patent/US4391034A/en not_active Expired - Lifetime
-
1981
- 1981-10-01 JP JP56154915A patent/JPS57113228A/ja active Granted
- 1981-10-09 EP EP81108132A patent/EP0054641B1/en not_active Expired
- 1981-10-09 DE DE8181108132T patent/DE3168927D1/de not_active Expired
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4998382A (ja) * | 1973-01-26 | 1974-09-18 | ||
| JPS5511185A (en) * | 1978-07-11 | 1980-01-25 | Mitsubishi Electric Corp | Mask jig |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3168927D1 (en) | 1985-03-28 |
| EP0054641B1 (en) | 1985-02-13 |
| JPS57113228A (en) | 1982-07-14 |
| EP0054641A1 (en) | 1982-06-30 |
| US4391034A (en) | 1983-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0375628B2 (ja) | ||
| JP2766433B2 (ja) | 半導体気相成長装置 | |
| US4164461A (en) | Semiconductor integrated circuit structures and manufacturing methods | |
| KR100460143B1 (ko) | 반도체 제조설비용 프로세스 챔버 | |
| CN100390955C (zh) | 使用静电卡盘的基板保持机构及其制造方法 | |
| US5507499A (en) | Method of sealing useful in semiconductor processing apparatus for bridging materials having a thermal expansion differential | |
| US4113578A (en) | Microcircuit device metallization | |
| US3625837A (en) | Electroplating solder-bump connectors on microcircuits | |
| US20200381276A1 (en) | Multisubstrate process system | |
| EP0939436B1 (en) | Manufacture of flip-chip devices | |
| US6676812B2 (en) | Alignment mark shielding ring without arcing defect and method for using | |
| US6171453B1 (en) | Alignment mark shielding ring and method of using | |
| US3897324A (en) | Material deposition masking for microcircuit structures | |
| JP2001020058A (ja) | 基板支持チャック上にウエハスペーシングマスクを作るための装置及び方法 | |
| TW201932629A (zh) | 半導體設備 | |
| US3315637A (en) | Self-centering, proportionating wafer fixture | |
| US4121241A (en) | Multilayer interconnected structure for semiconductor integrated circuit | |
| JP3109309B2 (ja) | イオンビ―ムプロセス装置のプラズマ引出し用グリッド | |
| US4011143A (en) | Material deposition masking for microcircuit structures | |
| JP2000216233A (ja) | 基板支持チャックにウェ―ハスぺ―シングマスクを製作する方法及び装置 | |
| US20060021869A1 (en) | System for and method of ensuring accurate shadow mask-to-substrate registration in a deposition process | |
| JPS62211374A (ja) | スパツタリング装置 | |
| JPS60249329A (ja) | スパッタエッチング装置 | |
| JPH02254162A (ja) | スパッタ装置 | |
| US20220406640A1 (en) | Methodology for substrate to cathode planarity and centering alignment |