JPH0374965B2 - - Google Patents

Info

Publication number
JPH0374965B2
JPH0374965B2 JP59228541A JP22854184A JPH0374965B2 JP H0374965 B2 JPH0374965 B2 JP H0374965B2 JP 59228541 A JP59228541 A JP 59228541A JP 22854184 A JP22854184 A JP 22854184A JP H0374965 B2 JPH0374965 B2 JP H0374965B2
Authority
JP
Japan
Prior art keywords
gaas
fet
fets
drain
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59228541A
Other languages
Japanese (ja)
Other versions
JPS61105914A (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP22854184A priority Critical patent/JPS61105914A/en
Publication of JPS61105914A publication Critical patent/JPS61105914A/en
Publication of JPH0374965B2 publication Critical patent/JPH0374965B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、マイクロ波帯信号周波数を変換する
ミクサ回路の回路構成に関する。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a circuit configuration of a mixer circuit that converts a microwave band signal frequency.

(従来の技術) 低い周波数帯ではバイポーラトランジスタを使
用して差動増幅回路が構成されるが、その場合に
はベース・エミツタ間で電圧対電流特性の非直線
性を改善するため、第3図に示すようにバイポー
ラトランジスタ351,352のエミツタにそれ
ぞれ直列抵抗353,354を追加しなければな
らない。これらの抵抗353,354により雑音
指数が劣化することはバイポーラトランジスタが
マイクロ波帯でGaAs−FETに比べて雑音指数が
高いことと相まつて、実用的なマイクロ波帯ミク
サをバイポーラトランジスタで構成する防げとな
つていた。
(Prior art) In a low frequency band, a differential amplifier circuit is constructed using bipolar transistors, but in that case, in order to improve the nonlinearity of the voltage vs. current characteristic between the base and emitter, the As shown in FIG. 3, series resistors 353 and 354 must be added to the emitters of bipolar transistors 351 and 352, respectively. The deterioration of the noise figure caused by these resistors 353 and 354 is coupled with the fact that bipolar transistors have a higher noise figure than GaAs-FETs in the microwave band. It was becoming.

一方、GaAs−FETはマイクロ波帯で高利得が
得られるデバイスとして、以前から増幅器やミク
サに使用されている。GaAs−FETを使用したミ
クサの一例は第4図に示すように、単一のGaAs
−FETを使用し、歪特性を利用して一対の入力
信号の和または差の周波数の信号を生成してい
た。第4図において、401はドレーン電源供給
端子、402,403はそれぞれ信号入力端子、
406は信号出力端子、430はGaAs−FET、
431は負荷抵抗器である。
On the other hand, GaAs-FETs have long been used in amplifiers and mixers as devices that can obtain high gain in the microwave band. An example of a mixer using GaAs-FET is a single GaAs-FET as shown in Figure 4.
-FET was used to generate a signal with the frequency of the sum or difference of a pair of input signals by utilizing distortion characteristics. In FIG. 4, 401 is a drain power supply terminal, 402 and 403 are signal input terminals,
406 is a signal output terminal, 430 is a GaAs-FET,
431 is a load resistor.

(発明が解決しようとする問題点) 上に説明した構成においては、単一のデバイス
に3つの異なる周波数が存在するため、上記一対
の入力信号間の分離が不足しているという欠点
と、出力端子に入力信号の一部が出力されてしま
うという欠点があつた。
(Problems to be Solved by the Invention) The configuration described above has the drawbacks of a lack of isolation between the pair of input signals, and a lack of separation between the pair of input signals due to the presence of three different frequencies in a single device. The drawback was that part of the input signal was output to the terminal.

また、従来方式のミクサでは局部発振信号の出
力端子への漏れを補正するため補正回路を付加す
ると、局部発振信号に中間周波数信号を混合して
生成した送信出力が局部発振側端子にも漏れるの
で、この信号が補正回路を通つて出力端子へ送出
される。この漏れ出力と正規の信号の出力とでは
遅延時間が大幅に異なるため、伝送特性にはエコ
ー歪が生じてしまうという欠点があつた。
In addition, in conventional mixers, when a correction circuit is added to correct leakage of the local oscillation signal to the output terminal, the transmission output generated by mixing the local oscillation signal with the intermediate frequency signal also leaks to the local oscillation side terminal. , this signal is sent to the output terminal through a correction circuit. Since the delay time is significantly different between this leakage output and the output of the normal signal, there is a drawback that echo distortion occurs in the transmission characteristics.

このような欠点を除くため最近になつてバラン
ス型ミクサの素子としてFETを用い平衡性分離
度を向上させるミキサ回路が特開昭54−100617号
に提案されている。しかしこの回路でも差動増幅
器の正相側の出力レベルの低下に基づく平衡性の
劣化に対しては特に防止していないのでその効果
は不十分である。
In order to eliminate these drawbacks, a mixer circuit has recently been proposed in Japanese Patent Application Laid-Open No. 100617/1983, which uses FETs as elements of the balanced mixer to improve the degree of balanced separation. However, this circuit does not particularly prevent deterioration of balance due to a decrease in the output level on the positive phase side of the differential amplifier, so its effect is insufficient.

本発明の目的はこのような欠点を解消し、一対
の入力信号端子間に大きな分離度を得るため、そ
れぞれの増幅回路の出力端に双対の差動増幅回路
を上記漏れ成分を相互に打消すように接続するこ
とによつて上記欠点を除去し、出力端子には上記
一対の入力信号のいずれもが十分に小さく抑圧で
きるように構成したGaAs−FETによるミクサ回
路を提供することにある。
The purpose of the present invention is to eliminate such drawbacks and to obtain a large degree of separation between a pair of input signal terminals, by providing a pair of differential amplifier circuits at the output terminals of each amplifier circuit to mutually cancel out the leakage components. It is an object of the present invention to provide a mixer circuit using GaAs-FETs, which eliminates the above-mentioned drawbacks by connecting the mixer circuit in this manner, and is configured such that both of the above-mentioned pair of input signals can be suppressed to a sufficiently low level at the output terminal.

(問題点を解決するための手段) 本発明によるミクサ回路はGaAs−FETによる
もので、第1〜第10のGaAs−FETと第1および
第2の抵抗器とから成るものである。
(Means for Solving the Problems) The mixer circuit according to the present invention is based on GaAs-FETs, and includes first to tenth GaAs-FETs and first and second resistors.

第1および第2のGaAs−FETはソースを共通
接続し、ソース共通接続点に第1の抵抗器を接続
したものである。
The sources of the first and second GaAs-FETs are commonly connected, and the first resistor is connected to the common source connection point.

第3のGaAs−FETは第2のGaAs−FETのゲ
ートにゲートを接続し、ソースを第1および第2
のGaAs−FETと第1の抵抗器とのソース共通接
続点に接続したものである。
The third GaAs-FET has its gate connected to the gate of the second GaAs-FET, and its source connected to the first and second GaAs-FET.
The source is connected to the common source connection point of the GaAs-FET and the first resistor.

第1の抵抗器は一端を上記ソース共通接地点に
接続し、他端を接地電位点に接続したものであ
る。
The first resistor has one end connected to the source common ground point and the other end connected to the ground potential point.

第4および第5のGaAs−FETは、第1の
GaAs−FETのドレーンにソースを接続したもの
である。
The fourth and fifth GaAs-FETs are connected to the first
The source is connected to the drain of a GaAs-FET.

第6のGaAs−FETは、第2のGaAs−FETの
ドレーンにソースを接続し、第5のGaAs−FET
のゲートにゲートを接続し、第4のGaAs−FET
のドレーンにドレーンを接続したものである。
The sixth GaAs-FET has its source connected to the drain of the second GaAs-FET, and the source of the sixth GaAs-FET is connected to the drain of the second GaAs-FET.
The gate of the fourth GaAs-FET is connected to the gate of the fourth GaAs-FET.
The drain is connected to the drain of the drain.

第7のGaAs−FETは、第2のGaAs−FETの
ドレーンにソースを接続し、第4のGaAs−FET
のゲートにゲートを接続し、第5のGaAs−FET
のドレーンにドレーンを接続したものである。
The seventh GaAs-FET has its source connected to the drain of the second GaAs-FET, and the fourth GaAs-FET
The gate is connected to the gate of the fifth GaAs-FET.
The drain is connected to the drain of the drain.

第8のGaAs−FETは第2の抵抗器にソースを
接続し、第5および第6のGaAs−FETのゲート
にドレーンを接続したものである。
The eighth GaAs-FET has its source connected to the second resistor, and its drain connected to the gates of the fifth and sixth GaAs-FETs.

第9のGaAs−FETは、第8のGaAs−FETの
ソースおよび第2の抵抗器にソースを接続し、第
4および第7のGaAs−FETのゲートにドレーン
を接続したものである。
The ninth GaAs-FET has its source connected to the source of the eighth GaAs-FET and the second resistor, and its drain connected to the gates of the fourth and seventh GaAs-FETs.

第2の抵抗器は、第8および第9のGaAs−
FETのソースに接地電位点との間に接続したも
のである。
The second resistor includes eighth and ninth GaAs-
It is connected between the source of the FET and the ground potential point.

第10のGaAs−FETは、第9のGaAs−FETの
ゲートにゲートを接続し、第8および第9の
GaAs−FETのソースおよび第2の抵抗器の共通
接続点にソースを接続したものである。
The 10th GaAs-FET has its gate connected to the gate of the 9th GaAs-FET, and the 8th and 9th
The source is connected to a common connection point between the source of the GaAs-FET and the second resistor.

上記構成において、本発明は第1および第3の
GaAs−FETのゲート共通接続点から第1の周波
数の高周波信号を加え、第9および第10のGaAs
−FETのゲート共通接続点から第2の周波数の
高周波信号を加え、第4および第6のGaAs−
FETのドレーン共通接続点、または第5および
第7のGaAs−FETのドレーン共通接続点から第
1および第2の周波数の高周波信号の和または差
の周波数を有する第3の高周波信号を取出すこと
ができるように構成したものである。
In the above configuration, the present invention provides the first and third
A high frequency signal of the first frequency is applied from the common gate connection point of the GaAs-FET, and the ninth and tenth GaAs
-A high-frequency signal of the second frequency is applied from the common connection point of the gates of the FETs, and the fourth and sixth GaAs-
A third high-frequency signal having a frequency that is the sum or difference of the high-frequency signals of the first and second frequencies can be extracted from the common drain connection point of the FET or the common drain connection point of the fifth and seventh GaAs-FETs. It is configured so that it can be done.

(実施例) 次に、本発明について図面を参照して詳細に説
明する。
(Example) Next, the present invention will be described in detail with reference to the drawings.

第1図は、本発明によるミクサ回路の一実施例
を示す回路図である。第1図において、101は
電源用端子、102は第1の周波数信号の入力端
子、103は第2の周波数信号の入力端子、10
6,107はそれぞれ信号の出力端子、104,
105はそれぞれバイアス用端子、110〜11
9はそれぞれGaAs−FET、120〜126はそ
れぞれ抵抗器である。一対のGaAs−FET11
0,111は第1の周波数信号用の差動増幅回路
であつて、GaAs−FET110のドレーン側に送
相の出力が得られ、GaAs−FET111のドレー
ン側に正相の出力が得られる。双対の差動増幅回
路を形成するGaAs−FET116〜119はゲー
トに加えられる制御電圧の極性についてGaAs−
FET110の出力を負荷抵抗器120へ接続し
てGaAs−FET111の出力を負荷抵抗器121
へ接続するか、あるいはGaAs−FET110の出
力を負荷抵抗器121へ接続してGaAs−FET1
11の出力を負荷抵抗器120へ接続するかの2
つのモードの切換え動作を行うものである。入力
端子103に加えられた第2の周波数の信号は差
動増幅回路を形成するGaAs−FET113,11
4で増幅され、双対差動増幅回路を形成する
GaAs−FET116〜119の出力の切換え制御
を行うものである。第1および第2の信号入力端
子102,103に加えられた信号は共に平衡し
て双対差動回路を形成するGaAs−FET116〜
119に加えられるため、出力端子106,10
7への漏れが少ない。一般に抵抗器125の値が
小さいとGaAs−FET110,111による差動
増幅回路ではGaAs−FET111のドレーンに現
れる正相の出力がGaAs−FET110のドレーン
に現れる逆相の出力に比べて低くなりやすい。こ
のような場合には、双対差動増幅回路116〜1
19に加える信号の平衡性を劣化させ、出力端子
106,107への漏れの発生原因にもなる。
FIG. 1 is a circuit diagram showing an embodiment of a mixer circuit according to the present invention. In FIG. 1, 101 is a power supply terminal, 102 is a first frequency signal input terminal, 103 is a second frequency signal input terminal, 10
6, 107 are signal output terminals, 104,
105 are bias terminals, 110 to 11
9 are GaAs-FETs, and 120 to 126 are resistors. A pair of GaAs-FET11
0 and 111 are differential amplifier circuits for the first frequency signal, and a phase sending output is obtained on the drain side of the GaAs-FET 110, and a positive phase output is obtained on the drain side of the GaAs-FET 111. The GaAs-FETs 116 to 119 forming the dual differential amplifier circuit have GaAs-
Connect the output of FET110 to load resistor 120 and connect the output of GaAs-FET111 to load resistor 121.
or by connecting the output of GaAs-FET 110 to load resistor 121.
2 of connecting the output of 11 to the load resistor 120.
It performs switching operations between two modes. The second frequency signal applied to the input terminal 103 is applied to GaAs-FETs 113 and 11 forming a differential amplifier circuit.
4 to form a dual differential amplifier circuit.
It controls switching of the outputs of the GaAs-FETs 116 to 119. The signals applied to the first and second signal input terminals 102 and 103 are balanced together to form a dual differential circuit.
119, so the output terminals 106, 10
There is little leakage to 7. Generally, when the value of the resistor 125 is small, in a differential amplifier circuit using GaAs-FETs 110 and 111, the positive phase output appearing at the drain of GaAs-FET 111 tends to be lower than the negative phase output appearing at the drain of GaAs-FET 110. In such a case, the dual differential amplifier circuits 116 to 1
This deteriorates the balance of the signal applied to the terminals 19 and causes leakage to the output terminals 106 and 107.

本発明ではGaAs−FET112を追加し、入力
端子102に加えられた第1の周波数の正相側の
信号を抵抗器125に加える事によつて補正し、
GaAs−FET111のドレーンへ出力しているた
めGaAs−FETを使用した差動増幅回路で生じや
すい正相側のレベル低下にもとづく平衡性の劣化
を防止している。第2の周波数を増幅する差動増
幅回路を形成するGaAs−FET113,114に
対してもGaAs−FET115を追加して平衡性を
改善している。GaAs−FET113〜115から
成る差動増幅回路は不平衡信号を平衡信号に改善
する作用のみならず、第2の周波数の信号を増幅
し、双対差動増幅回路を形成するGaAs−FET1
16〜119に存在する信号が入力端子103へ
漏れ出すことがないように防止する働きもある。
入力端子102からみた場合でも入力端子103
からみたほどではないがGaAs−FET110〜1
12から成る差動増幅回路がバツフア作用を有す
るため、双対差動増幅回路を形成するGaAs−
FET116〜119に存在する信号が漏れ出す
ことがないように防止する働きがある。
In the present invention, a GaAs-FET 112 is added, and the signal on the positive phase side of the first frequency applied to the input terminal 102 is corrected by applying it to the resistor 125.
Since the signal is output to the drain of the GaAs-FET 111, deterioration in balance due to a drop in the level on the positive phase side, which tends to occur in differential amplifier circuits using GaAs-FETs, is prevented. A GaAs-FET 115 is also added to GaAs-FETs 113 and 114 forming a differential amplifier circuit for amplifying the second frequency to improve balance. The differential amplifier circuit consisting of GaAs-FETs 113 to 115 not only improves an unbalanced signal to a balanced signal, but also amplifies the second frequency signal and forms a dual differential amplifier circuit.
It also serves to prevent the signals present at ports 16 to 119 from leaking to the input terminal 103.
Even when viewed from the input terminal 102, the input terminal 103
GaAs-FET110~1 although not as much as it looks from the outside
Since the differential amplifier circuit consisting of 12 has a buffer effect, the GaAs-
It functions to prevent signals present in FETs 116 to 119 from leaking out.

第1図に示す回路において、入力端子103よ
り局部発振信号を入力し、入力端子102より高
周波信号を加えれば高周波信号の混変調特性が改
善される。第1図においては、抵抗器124を挿
入し、入力端子103に加えるべき局部発振信号
レベルを多少高めることによつてGaAs−FET1
16〜119の切換え動作時の波形を矩形にする
ことができ、高周波信号の混変調特性をさらに一
層改善することができる。また、本発明によるミ
クサ回路を入力端子103から局部発振信号を入
力し、入力端子102から中間周波数信号を入力
し、出力端子106または出力端子107から出
力を得るものとする。出力端子106,107と
入力端子103との間に位相とレベルとが可変な
補償回路を追加することによつて、伝送信号の混
変調特性に優れ、出力端子106,107に局部
発振信号の漏れや熱雑音が少ない送信ミクサが構
成される。
In the circuit shown in FIG. 1, if a local oscillation signal is input from the input terminal 103 and a high frequency signal is added from the input terminal 102, the cross-modulation characteristics of the high frequency signal can be improved. In FIG. 1, by inserting a resistor 124 and increasing the local oscillation signal level to be applied to the input terminal 103,
The waveform during the switching operation of 16 to 119 can be made rectangular, and the cross modulation characteristics of high frequency signals can be further improved. Further, it is assumed that the mixer circuit according to the present invention receives a local oscillation signal from an input terminal 103, receives an intermediate frequency signal from an input terminal 102, and obtains an output from an output terminal 106 or an output terminal 107. By adding a compensation circuit whose phase and level are variable between the output terminals 106, 107 and the input terminal 103, the cross-modulation characteristics of the transmission signal are excellent, and the leakage of local oscillation signals to the output terminals 106, 107 is prevented. A transmission mixer with low heat and thermal noise is constructed.

第2図は、斯かるミクサ回路の一応用例による
周波数変換装置を示すブロツク図である。第2図
において、242は中間周波増幅回路、241は
中間周波信号の入力端子、243は局部発振回
路、247は第1図に示すミクサ回路、245,
246はそれぞれ位相とレベルとを可変できる補
正回路であり、245は半固定インダクタンス、
246は半固定抵抗器である。伝送特性の混変調
特性を改善するためには中間周波信号のレベルを
十分に絞り、直線性のよい小信号レベル範囲で使
用する。斯かる場合には相対的に局部発振レベル
が高くなり、ミクサ回路の平衡特性が優れていて
も出力端子における局部発振信号の漏れの量がめ
だつようになる。これを補正するためインダクタ
245と抵抗器246とから成る補正回路を設
け、出力端子に存在する局部発振信号とは逆位相
で同一レベルの補正を加え、局部発振信号の漏れ
の量をより小さくすることができる。
FIG. 2 is a block diagram showing a frequency converter according to an example of application of such a mixer circuit. In FIG. 2, 242 is an intermediate frequency amplification circuit, 241 is an intermediate frequency signal input terminal, 243 is a local oscillation circuit, 247 is a mixer circuit shown in FIG. 1, 245,
246 is a correction circuit that can vary the phase and level, 245 is a semi-fixed inductance,
246 is a semi-fixed resistor. In order to improve the cross-modulation characteristics of the transmission characteristics, the level of the intermediate frequency signal is sufficiently reduced and used within a small signal level range with good linearity. In such a case, the local oscillation level becomes relatively high, and even if the mixer circuit has excellent balance characteristics, the amount of leakage of the local oscillation signal at the output terminal becomes noticeable. In order to correct this, a correction circuit consisting of an inductor 245 and a resistor 246 is provided, and correction is made at the same level and in opposite phase to the local oscillation signal present at the output terminal, thereby further reducing the amount of leakage of the local oscillation signal. be able to.

第2図の場合には、局部発振信号を加える入力
端子203にはGaAs−FETにより成る差動増幅
回路がバツフア増幅器として動作し、局部発振回
路の方へ漏れ出す送信信号レベルが十分に小さな
値となり、前記のエコー歪が十分に小さくなる。
In the case of Fig. 2, a differential amplifier circuit made of GaAs-FET operates as a buffer amplifier at the input terminal 203 to which the local oscillation signal is applied, and the level of the transmission signal leaking toward the local oscillation circuit is set to a sufficiently small value. Therefore, the echo distortion described above becomes sufficiently small.

(発明の効果) 以上説明したように本発明では一対の入力信号
端子間に大きな分離度を得るため、それぞれの増
幅回路の出力端に双対の差動増幅回路を漏れ成分
を相互に打消すように接続することによつて平衡
性が良好になり、偶数次の混変調歪が少ないとい
う効果がある。さらに、それぞれのGaAs−FET
はDC直結形であるため、モノリシツクICに適し
ており、小形化に加えて高信頼化が容易に達成で
きるという効果もある。
(Effects of the Invention) As explained above, in the present invention, in order to obtain a large degree of separation between a pair of input signal terminals, a pair of differential amplifier circuits is installed at the output terminal of each amplifier circuit so that leakage components are mutually canceled out. By connecting it to , the balance is improved and even-order cross-modulation distortion is reduced. Furthermore, each GaAs-FET
Since it is a DC direct-coupled type, it is suitable for monolithic ICs, and has the effect of easily achieving high reliability in addition to miniaturization.

特に、差動増幅器の正相側の出力レベルの低下
に基づく平衡性の劣化を防止するためのGaAs−
FETを、高周波信号入力端および局部発振信号
入力端にそれぞれ付加することにより各入出力端
子間の分離度を一層高くしている。
In particular, GaAs-
By adding FETs to each of the high frequency signal input terminal and the local oscillation signal input terminal, the degree of separation between each input and output terminal is further increased.

さらに本発明では、GaAs−FETを用いてソー
ス直列抵抗を省略しているため雑音の発生が少な
く、伝送特性の混変調特性を改善するために中間
周波信号レベルを低減しても出力端子に含まれる
熱雑音と局部発振信号レベルとは十分に低く抑え
ることができる。
Furthermore, in the present invention, the source series resistance is omitted by using GaAs-FET, so noise is generated less, and even if the intermediate frequency signal level is reduced in order to improve the cross-modulation characteristics of the transmission characteristics, the noise is not included in the output terminal. Thermal noise and local oscillation signal level caused by this can be kept sufficiently low.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、本発明によるミクサ回路の一実施例
を示す回路図である。第2図は、第1図に示すミ
クサ回路を応用した周波数変換装置の一実施例を
示すブロツク図である。第3図は、バイポーラト
ランジスタによる従来技術によつて構成した差動
増幅回路の一例を示す回路原理図である。第4図
は、従来技術によるGaAs−FETを使用したミク
サ回路の一例を示す回路図である。 110〜119,430……GaAs−FET、1
20〜126,246,351,352,431
……抵抗器、351,352……バイポーラトラ
ンジスタ、242……中間周波増幅回路、243
……局部発振回路、245……インダクタ、24
7……ミクサ回路、101〜107,202,2
03,206,207,241,244,401
〜403,406……端子。
FIG. 1 is a circuit diagram showing an embodiment of a mixer circuit according to the present invention. FIG. 2 is a block diagram showing an embodiment of a frequency conversion device to which the mixer circuit shown in FIG. 1 is applied. FIG. 3 is a circuit principle diagram showing an example of a differential amplifier circuit constructed using a conventional technique using bipolar transistors. FIG. 4 is a circuit diagram showing an example of a mixer circuit using GaAs-FETs according to the prior art. 110-119,430...GaAs-FET, 1
20~126,246,351,352,431
... Resistor, 351, 352 ... Bipolar transistor, 242 ... Intermediate frequency amplification circuit, 243
... Local oscillation circuit, 245 ... Inductor, 24
7...Mixer circuit, 101 to 107, 202, 2
03,206,207,241,244,401
~403,406...Terminal.

Claims (1)

【特許請求の範囲】[Claims] 1 ソースを共通接続した第1および第2の
GaAs−FETと、前記第1のGaAs−FETのゲー
トにゲートを接続し、前記第1および第2の
GaAs−FETのソース共通接続点にソースを接続
した第3のGaAs−FETと、前記ソース共通接続
点と接地電位点との間に接続した第1の抵抗器
と、前記第1のGaAs−FETのドレーンにソース
を接続した第4および第5のGaAs−FETと、前
記第2のGaAs−FETのドレーンにソースを接続
し、前記第5のGaAs−FETのゲートにゲートを
接続し、前記第4のGaAs−FETのドレーンにド
レーンを接続した第6のGaAs−FETと、前記第
2のGaAs−FETのドレーンにソースを接続し、
前記第4のGa−As−FETのゲートにゲートを接
続し、前記第5のGaAs−FETのドレーンにドレ
ーンを接続した第7のGaAs−FETと、前記第5
および第6のGaAs−FETのゲートにドレーンを
接続した第8のGaAs−FETと、前記第8の
GaAs−FETのソースにソースを接続し、前記第
4および第7のGaAs−FETのゲートにドレーン
を接続した第9のGaAs−FETと、前記第8およ
び第9のGaAs−FETのソースと接地電位点との
間に接続した第2の抵抗器と、前記第9のGaAs
−FETのゲートにゲートを接続し、前記第8お
よび第9のGaAs−FETのソースおよび第2の抵
抗器の共通接続点にソースを接続した第10の
GaAs−FETとを具備し、前記第1および第3の
GaAs−FETのゲート共通接続点から第1の周波
数の高周波信号を加え、前記第9および第10の
GaAs−FETのゲート共通接続点から第2の周波
数の高周波信号を加え、前記第4および第6の
GaAs−FETのドレーン共通接続点、または前記
第5および第7のGaAs−FETのドレーン共通接
続点から前記第1および第2の周波数の高周波信
号の和または差の周波数を有する第3の高周波信
号を取出すことができるように構成したGaAs−
FETによるミクサ回路。
1 The first and second
a GaAs-FET and a gate connected to the gate of the first GaAs-FET;
a third GaAs-FET whose source is connected to a common source connection point of the GaAs-FET; a first resistor connected between the common source connection point and a ground potential point; fourth and fifth GaAs-FETs whose sources are connected to the drains of the second GaAs-FET, whose sources are connected to the drains of the second GaAs-FETs, whose gates are connected to the gates of the fifth GaAs-FETs, and whose sources are connected to the drains of the second GaAs-FETs; a sixth GaAs-FET whose drain is connected to the drain of the fourth GaAs-FET, and a source connected to the drain of the second GaAs-FET,
a seventh GaAs-FET having a gate connected to the gate of the fourth Ga-As-FET and a drain connected to the drain of the fifth GaAs-FET;
and an eighth GaAs-FET whose drain is connected to the gate of the sixth GaAs-FET;
A ninth GaAs-FET whose source is connected to the source of the GaAs-FET and whose drain is connected to the gates of the fourth and seventh GaAs-FETs, and the sources of the eighth and ninth GaAs-FETs are grounded. a second resistor connected between the potential point and the ninth GaAs
- a tenth device having a gate connected to the gate of the FET and a source connected to a common connection point of the sources of the eighth and ninth GaAs-FETs and the second resistor;
GaAs-FET, and the first and third
A high frequency signal of the first frequency is applied from the common gate connection point of the GaAs-FET, and the ninth and tenth
A high frequency signal of the second frequency is applied from the common gate connection point of the GaAs-FET, and the fourth and sixth
A third high frequency signal having a frequency that is the sum or difference of the high frequency signals of the first and second frequencies from the common drain connection point of the GaAs-FETs or the common drain connection point of the fifth and seventh GaAs-FETs. GaAs-
Mixer circuit using FET.
JP22854184A 1984-10-30 1984-10-30 Mixer circuit Granted JPS61105914A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22854184A JPS61105914A (en) 1984-10-30 1984-10-30 Mixer circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22854184A JPS61105914A (en) 1984-10-30 1984-10-30 Mixer circuit

Publications (2)

Publication Number Publication Date
JPS61105914A JPS61105914A (en) 1986-05-24
JPH0374965B2 true JPH0374965B2 (en) 1991-11-28

Family

ID=16878006

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22854184A Granted JPS61105914A (en) 1984-10-30 1984-10-30 Mixer circuit

Country Status (1)

Country Link
JP (1) JPS61105914A (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0642614B2 (en) * 1987-06-11 1994-06-01 株式会社日立製作所 Mixer circuit
JPH02195705A (en) * 1989-01-24 1990-08-02 Matsushita Electric Ind Co Ltd Semiconductor integrated circuit for television tuner
US5428837A (en) * 1993-01-13 1995-06-27 Anadigics, Inc. Method and apparatus for reducing local oscillator leakage in integrated circuit receivers

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54100617A (en) * 1978-01-26 1979-08-08 Sony Corp Mixer circuit

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5249303Y2 (en) * 1972-04-14 1977-11-09

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54100617A (en) * 1978-01-26 1979-08-08 Sony Corp Mixer circuit

Also Published As

Publication number Publication date
JPS61105914A (en) 1986-05-24

Similar Documents

Publication Publication Date Title
JP4698776B2 (en) Low voltage double balanced mixer circuit
US20090219094A1 (en) Differential amplifier circuit and frequency mixer for improving linearity
JPH0211042B2 (en)
JPH1188064A (en) Wide band amplifier
US6172563B1 (en) Lossless feedback transistor amplifiers with linearity augmentation
US6411801B1 (en) Double balanced active mixer
JP2622321B2 (en) High frequency cross junction folded cascode circuit
US6642787B1 (en) Differential amplifier with two long-tailed pairs of transistors
US6271721B1 (en) Common-base transistor amplifiers with linearity augmentation
JPH0374965B2 (en)
US6087900A (en) Parallel push-pull amplifier using complementary device
US6242964B1 (en) Low-distortion lossless feedback double-balanced active mixers using linearity augmentation
US4774477A (en) Power amplifier having low intermodulation distortion
JPH06232655A (en) Single end differential converter
US20030169090A1 (en) Mixer with exponentially variable gain
US7652509B2 (en) Differential input and output transconductance circuit
JPS6243561B2 (en)
JP4567831B2 (en) Voltage-current converter
JP3510806B2 (en) Frequency conversion circuit and high-frequency wireless communication device
GB2439983A (en) Frequency compensation for an audio power amplifier
JPH0251287B2 (en)
US7342432B2 (en) Mixer circuit having improved linearity and noise figure
JPH03120902A (en) Semiconductor device and mixer circuit
JPH10261926A (en) Variable resistor, gain controlled amplifier circuit using the same and mixer circuit
JP3834422B2 (en) Variable gain amplifier