JPH0371626A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH0371626A JPH0371626A JP20813989A JP20813989A JPH0371626A JP H0371626 A JPH0371626 A JP H0371626A JP 20813989 A JP20813989 A JP 20813989A JP 20813989 A JP20813989 A JP 20813989A JP H0371626 A JPH0371626 A JP H0371626A
- Authority
- JP
- Japan
- Prior art keywords
- film
- contact hole
- ion
- contact
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 37
- 229920005591 polysilicon Polymers 0.000 claims abstract description 37
- 238000000034 method Methods 0.000 claims abstract description 24
- 239000012535 impurity Substances 0.000 claims abstract description 12
- 238000000137 annealing Methods 0.000 claims abstract description 11
- 238000009792 diffusion process Methods 0.000 claims abstract description 11
- 238000005530 etching Methods 0.000 claims description 12
- 229910052782 aluminium Inorganic materials 0.000 claims description 11
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 11
- 230000002265 prevention Effects 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- 230000001681 protective effect Effects 0.000 claims 1
- 239000005380 borophosphosilicate glass Substances 0.000 abstract description 6
- 230000004888 barrier function Effects 0.000 abstract description 5
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- 229910052581 Si3N4 Inorganic materials 0.000 abstract 2
- 230000003449 preventive effect Effects 0.000 abstract 2
- 238000001947 vapour-phase growth Methods 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910001873 dinitrogen Inorganic materials 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- -1 phosphorus ions Chemical class 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
Description
【発明の詳細な説明】
(イ)産業上の利用分野
本発明は半導体装置の製造方法に関し、特に小口径、高
段差のコンタクトの電気的特性の改善を図った半導体装
置の製造方法に関する。DETAILED DESCRIPTION OF THE INVENTION (A) Field of Industrial Application The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a semiconductor device in which the electrical characteristics of contacts with small diameters and high steps are improved.
(0)従来の技術
半導体装置の集積度の向上に伴って、その内部の素子を
接続するコンタクト孔は小口径、高段差となってきてお
り、AIスパッタによる単純なコンタクト方式ではその
段差部におけるAl膜厚の低下に起因するコンタクト抵
抗の上昇、さらには段差部におけるAI配線の断線が避
けられなくなっている。このため、AI配線に先だって
コンタクト孔にポリシリコンを埋め込んでステップカバ
レッジを改善するコンタクト方式が提案されている。(0) Conventional technology As the degree of integration of semiconductor devices increases, the contact holes that connect internal elements have become smaller in diameter and have higher height differences. An increase in contact resistance due to a decrease in the Al film thickness and furthermore, disconnection of the AI wiring at the stepped portion is unavoidable. For this reason, a contact method has been proposed in which polysilicon is buried in contact holes prior to AI wiring to improve step coverage.
以下、第2図を参照して従来のポリシリコン埋め込みコ
ンタクトの製造工程を説明する。Hereinafter, the manufacturing process of a conventional polysilicon buried contact will be explained with reference to FIG.
今日、最も一般的な絶縁膜構造は第2図(1)に示され
るような、減圧気相成長装置により3000人厚のSi
n、膜(23)、この上面に常圧気相成長装置により形
成される8 000A厚のBPSG(ボロン・ホスホラ
ス・シリケート・グラス以下、BPSGと称する) (
24)の2層構造であって、このような2層構造の絶縁
膜に形成されるポリシリコン埋め込みコンタクトの製造
工程は概略以下のようなものである。なお、工程番号と
図面番号は対応している。Today, the most common insulating film structure is the one shown in Figure 2 (1).
n, film (23), 8000A thick BPSG (boron phosphorus silicate glass, hereinafter referred to as BPSG) formed on the top surface using an atmospheric vapor phase growth apparatus (
The manufacturing process of the polysilicon buried contact formed in the two-layered insulating film of 24) is roughly as follows. Note that the process number and drawing number correspond.
1、コンタクトエッチ
ホトリソグラフィと酸化膜エツチングにより、ウェハ(
21)に予め形成されたコンタクト領域(22)の上面
に0.8μmX0.8μm、深さ1.ll1mのコンタ
クト孔(26)をあける。1. Wafer (
21) on the upper surface of the contact region (22), which is 0.8 μm×0.8 μm and has a depth of 1. Drill a contact hole (26) of 11 m.
2、ポリシリコンデポジション
減圧気相成長装置により12000A厚のポリシリコン
層(27)を成長させる。2. Polysilicon deposition A polysilicon layer (27) with a thickness of 12,000 Å is grown using a low pressure vapor phase growth apparatus.
3、ポリシリコンエッチバック
ケミカルドライエツチングによりポリシリコン層(27
)の等方性エツチングを行い、コンタクト孔(26)内
部のポリシリコン層(27)のみを残すようにポリシリ
コン(27)は図示するようにエッチバックされる。3. Polysilicon layer (27
), and the polysilicon (27) is etched back as shown so as to leave only the polysilicon layer (27) inside the contact hole (26).
ポリシリコン層(27〉に”りん”イオンのイオン注入
を行った後、窒素ガス雰囲気中において9゜0℃、30
m i n、 )7=−ルを行い、コンタクト領域(
22)と同一導電型、がっ高導電率とする。After implanting phosphorus ions into the polysilicon layer (27), it was heated to 9°0°C and 30°C in a nitrogen gas atmosphere.
min, )7=-le and contact area (
Same conductivity type as 22), but higher conductivity.
5、AIスパッタ
AIスパッタ装置により、0.8μm厚のAI(アルミ
ニウム)Ill(28)を形成する。5. AI sputtering AI (aluminum) Ill (28) with a thickness of 0.8 μm is formed using an AI sputtering device.
6、Alエッチ
ホトリソグラフィとAIエツチングにより、アルミ配線
領域(28)を残す。この後、低温熱処理を行い、アル
ミニウムとシリコンとの接触性を良好なものとする。6. Leave an aluminum wiring area (28) by Al etch photolithography and AI etching. Thereafter, low-temperature heat treatment is performed to improve the contact between aluminum and silicon.
上記したポリシリコン埋め込みコンタクトはステノブカ
バレッジが良好であるため、イオン注入およびアニール
が適正に行われれば電気的特性が極めて良好なコンタク
トが得られる筈である。然るに、これまで設5fされた
コンタクト性能、即ちコンタクト抵抗およびオーム性が
得られることは少なく、その原因も不明であった。Since the polysilicon buried contact described above has good stenob coverage, if ion implantation and annealing are properly performed, a contact with extremely good electrical characteristics should be obtained. However, until now, the contact performance set at 5f, that is, the contact resistance and ohmic properties, has rarely been achieved, and the reason for this was unknown.
発明者等がこの点につき研究を行った結果、前記プロセ
ス4のアニール時にBPSG(24)からポリシリコン
層(27)に逆導電型の不純物、ボロンが拡敵すること
によりコンペンセートされてポリシリコン層(27)の
導電率が低下すること、また第3図に図示するように、
工程4によりイオン注入されたイオンがその後の熱処理
によりアウトディフュージョンしてアルミ配線領域(2
8)とポリシリコン層(27)の界面の不純物濃度が低
下するここにより、異種導体接触によるバリアが形成さ
れること等が解明された。As a result of the inventors' research on this point, it was found that boron, an impurity of the opposite conductivity type, spreads from the BPSG (24) to the polysilicon layer (27) during annealing in Process 4, and is compensated for by the polysilicon layer (27). The conductivity of layer (27) is reduced and as illustrated in FIG.
The ions implanted in step 4 are outdiffused during the subsequent heat treatment and form the aluminum wiring area (2).
It has been clarified that this decrease in the impurity concentration at the interface between 8) and the polysilicon layer (27) causes a barrier to be formed due to contact between different types of conductors.
(・・)発明が解決しようとする課題
本発明は従来技術に存する課題の上記した原因の解明に
基づくものであって、小口径、高段差のコンタクトの電
気的特性、即ち電気抵抗、安定性およびオーム性の改善
を図った半導体装置の製造方法を提供することを目的と
する。(...) Problems to be Solved by the Invention The present invention is based on the elucidation of the above-mentioned causes of the problems existing in the prior art. Another object of the present invention is to provide a method for manufacturing a semiconductor device with improved ohmic properties.
(ニ)課題を解決するための手段
本発明は、コンタクト孔側壁部を含むウェハの一面に5
13N 4膜を成長させる工程、コンタクト孔側壁部の
Si、N1膜のみを残す異方性エツチングする工程、ウ
ェハの一面にポリシリコン層を形成し、このポリシリコ
ンによりコンタクト孔を埋める工程、コンタクト孔内の
ポリシリコンのみを残すポリシリコン層の等方性エツチ
ングする工程、コンタクト孔内のポリシリコンに不純物
をイオン注入する工程、アウトディフュージョン防止膜
形成後イオン注入領域のアニールを行う工程、アウトデ
ィフュージョン防止膜除去後AI膜を形成する工程、A
I膜およびバリアメタル膜エッチにより、アルミ配線領
域を残す、一連の工程からなる。(d) Means for Solving the Problems The present invention provides a method for solving the problems by forming a
A process of growing a 13N4 film, an anisotropic etching process that leaves only the Si and N1 films on the side walls of the contact hole, a process of forming a polysilicon layer on one side of the wafer and filling the contact hole with this polysilicon, and a process of forming the contact hole. A step of isotropically etching the polysilicon layer leaving only the polysilicon inside the contact hole, a step of ion-implanting impurities into the polysilicon inside the contact hole, a step of annealing the ion-implanted region after forming an out-diffusion prevention film, and annealing the ion-implanted region to prevent out-diffusion. Step of forming an AI film after film removal, A
It consists of a series of steps in which an aluminum wiring area is left by etching the I film and barrier metal film.
(0作用
コンタクトホール側壁部をSi、N、膜で被覆するプロ
セスは、BPSGから埋め込みポリシリコン層への逆導
電型の不純物の拡故によるポリシリコン層の不純物コン
ベンセーションを防止する。(The process of coating the sidewalls of the contact holes with Si, N, and films prevents impurity convention in the polysilicon layer due to the diffusion of impurities of the opposite conductivity type from the BPSG to the buried polysilicon layer.
また、アウトディフュージョン防止膜形成後イオン注入
領域のアニールを行うプロセスは、注入されたイオンの
アウトディフュージョンを防止し、埋め込みポリシリコ
ン層の導電率の低下およびその界面のバリアの形成を防
止する。Further, the process of annealing the ion implanted region after forming the outdiffusion prevention film prevents outdiffusion of the implanted ions, and prevents a decrease in the conductivity of the buried polysilicon layer and the formation of a barrier at its interface.
(へ)実施例
以下、製造工程を説明する第1図を参照して本発明の詳
細な説明する。なお、工程番号と図面番号は対応してい
る。(F) EXAMPLE The present invention will now be described in detail with reference to FIG. 1, which explains the manufacturing process. Note that the process number and drawing number correspond.
本実施例は以下のIOのプロセスよりなる。ただし、以
下の説明で使用する数値は何れも代表的な値であって、
本発明の技術範囲を限定するものではない。This embodiment consists of the following IO process. However, all the numerical values used in the following explanation are representative values, and
This is not intended to limit the technical scope of the present invention.
1、コンタクト孔エッチ
ウェハ(1)全面に減圧気相成長装置により形成した3
000000A厚n、膜(3)、このSin。1. Contact hole etching 3 formed on the entire surface of the wafer (1) using a low pressure vapor phase growth apparatus
000000A thickness n, film (3), this Sin.
膜(3)上面に常圧気相成長装置により形成した800
0000A厚P S G (4)からなる絶縁膜にホト
リソグラフィと酸化膜エツチングを使用して0゜8μm
X0.8μm、深さ1.1μmのコンタクト孔(6)を
あける。なお、領域(2)はコンタクトのために格別に
形成された高濃度のコンタクト領域である。800 was formed on the top surface of the film (3) using an atmospheric vapor phase growth apparatus.
Using photolithography and oxide film etching, an insulating film made of PSG (4) with a thickness of 0.0000A was etched to 0.8μm.
A contact hole (6) with a diameter of 0.8 μm and a depth of 1.1 μm is opened. Note that region (2) is a highly doped contact region specially formed for contact.
2.SisN4膜デポジシヨン
減圧気相成長装置によりコンタクト孔(6)の側壁部を
含むウェハ(1)の全面に500A厚のSilN、膜(
7)を成長させる。2. SisN4 film deposition A 500A thick SiN film (
7) Grow.
3、 S l 3N(膜エッチ
リアクティブイオンエッチ等のドライエツチングにより
異方性エツチングを行い、コンタクト孔(6)の側壁部
のSi、N、膜のみを残す。3. S l 3N (film etch) Perform anisotropic etching by dry etching such as reactive ion etching, leaving only the Si, N, and film on the side wall of the contact hole (6).
4、ポリシリコンデポジション
減圧気相成長装置により12000人厚のポリンリコン
層(8)を成長させる。4. Polysilicon deposition A polysilicon layer (8) with a thickness of 12,000 layers is grown using a low pressure vapor phase growth apparatus.
5、ポリシリコンエッチバック
ケミカルドライエツチングによりポリシリコン層(8)
の等方性エツチングを行い、コンタクト孔(6)内のポ
リシリコン(8)のみを残す。このとき、Si O!膜
(5)が表面に現れるようにポリシリコン(8)はエッ
チバックされる。5. Polysilicon layer (8) by polysilicon etchback chemical dry etching
Isotropic etching is performed to leave only the polysilicon (8) inside the contact hole (6). At this time, SiO! The polysilicon (8) is etched back so that the membrane (5) appears on the surface.
6、イオン注入
加速電界80keV、ドーズ量lXl0”イオン/ c
m ”の条件にて、ポリシリコン層(8)に”りん1
イオンを打ち込む。6. Ion implantation acceleration electric field 80 keV, dose amount lXl0” ions/c
Under the conditions of ``1'', 1''
Inject ions.
7、アウトディフュージョン防止膜形戊減圧気相成長成
長装置によって、500A厚のSi、N、膜(9)を成
長させる。この後、窒素ガス雰囲気中において、900
℃、30m1n、のアニールを行って、イオン注入され
たポリシリコン層(8)をコンタクト領域(2)と同一
導電型かつ高導電率とする。さらに、アニール後Si、
N、膜(9)を除去する。7. Grow a Si, N, film (9) with a thickness of 500A using an out-diffusion prevention film type vacuum vapor phase growth apparatus. After that, in a nitrogen gas atmosphere,
C. and 30 m1n to make the ion-implanted polysilicon layer (8) the same conductivity type and high conductivity as the contact region (2). Furthermore, after annealing, Si,
N. Remove film (9).
8、AIスパッタ
AIスパッタ装置により、0.8μm厚のAI(アルミ
ニウム)膜(11)を形成する。8. AI sputtering An AI (aluminum) film (11) with a thickness of 0.8 μm is formed using an AI sputtering device.
9、AIエッチ
ホトリソグラフィとAIエツチングにより、アルミ配線
領域(11)を残す。この後、低温熱処理を行ってアル
ミニウムとシリコンとの接触性を良好なものとする。9. AI etch photolithography and AI etching leave an aluminum wiring area (11). Thereafter, low-temperature heat treatment is performed to improve the contact between aluminum and silicon.
(ト)発明の効果
以上述べたように本発明によれば、コンタクト几側壁の
SilN、膜により、BPSGからの不純物拡散および
アニール時の横方向拡散が防止されてポリシリコン埋め
込み層の導電率の低下が防止される。(G) Effects of the Invention As described above, according to the present invention, the SilN film on the side wall of the contact hole prevents impurity diffusion from BPSG and lateral diffusion during annealing, thereby reducing the conductivity of the polysilicon buried layer. Deterioration is prevented.
また、アウトディフュージョン防止膜によりアニール時
の不純物のアウトディフュージョンが防止されて、アル
ミ配線領域と埋め込みポリシリコン層の界面のショット
キーバリアの形成および導電率の低下が防止される。Further, the out-diffusion prevention film prevents out-diffusion of impurities during annealing, thereby preventing formation of a Schottky barrier and reduction in conductivity at the interface between the aluminum wiring region and the buried polysilicon layer.
第1図は本発明の詳細な説明する製造工程フローを示す
断面図、
第2図は従来技術を説明する製造工程フローを示す断面
図、
第3図はアニールによる界面不純物濃度の低下を説明す
る図である。
1・・・ウェハ
2・・・コンタク
ト領域、
3・・・S
O2膜、
・・・ B
SG、
6・・・コンタク
ト
孔、
7.
9・・・S
3 N (膜、
1 ・・・A
(アルミ
ニウム)Fig. 1 is a cross-sectional view showing a manufacturing process flow explaining the present invention in detail, Fig. 2 is a cross-sectional view showing a manufacturing process flow explaining a conventional technique, and Fig. 3 is a cross-sectional view showing a reduction in interfacial impurity concentration due to annealing. It is a diagram. DESCRIPTION OF SYMBOLS 1... Wafer 2... Contact area, 3... SO2 film,... BSG, 6... Contact hole, 7. 9...S3N (film, 1...A (aluminum)
Claims (2)
N_4膜を成長させる工程、 コンタクト孔側壁部のSi_3N_4膜のみを残す異方
性エッチングする工程、 ウェハの一面にポリシリコン層を形成し、このポリシリ
コンによりコンタクト孔を埋める工程、コンタクト孔内
のポリシリコン層のみを残すポリシリコン層の等方性エ
ッチングする工程、コンタクト孔内のポリシリコン層に
不純物をイオン注入する工程、 アウトディフュージョン防止膜形成後、イオン注入領域
のアニールを行う工程、 前記アウトディフュージョン防止膜除去後、Al膜を形
成する工程、 Al膜エッチにより、アルミ配線領域を残す工程とを具
備することを特徴とする半導体装置の製造方法。(1) Si_3 on one side of the wafer including the inner surface of the contact hole
A process of growing the N_4 film, an anisotropic etching process that leaves only the Si_3N_4 film on the side walls of the contact hole, a process of forming a polysilicon layer on one side of the wafer and filling the contact hole with this polysilicon, a process of removing the polysilicon inside the contact hole. a step of isotropically etching the polysilicon layer leaving only the silicon layer; a step of ion-implanting impurities into the polysilicon layer within the contact hole; a step of annealing the ion-implanted region after forming an out-diffusion prevention film; 1. A method for manufacturing a semiconductor device, comprising the steps of: forming an Al film after removing the protective film; etching the Al film to leave an aluminum wiring region.
_4により形成されることを特徴とする請求項1記載の
半導体装置の製造方法。(2) The out-diffusion prevention film is Si_3N
The method of manufacturing a semiconductor device according to claim 1, wherein the semiconductor device is formed by _4.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1208139A JPH0722140B2 (en) | 1989-08-10 | 1989-08-10 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1208139A JPH0722140B2 (en) | 1989-08-10 | 1989-08-10 | Method for manufacturing semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0371626A true JPH0371626A (en) | 1991-03-27 |
JPH0722140B2 JPH0722140B2 (en) | 1995-03-08 |
Family
ID=16551284
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1208139A Expired - Fee Related JPH0722140B2 (en) | 1989-08-10 | 1989-08-10 | Method for manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0722140B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6355530B1 (en) * | 2000-07-06 | 2002-03-12 | United Microelectronics Corp. | Method of manufacturing a mask ROM bit line |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5010578A (en) * | 1973-05-24 | 1975-02-03 | ||
JPS5718702A (en) * | 1980-03-28 | 1982-01-30 | Technical Research Center Obu | Manufacture of regenerated cellulose article and recovery of solvent chemical drug |
JPS57155726A (en) * | 1981-03-20 | 1982-09-25 | Fujitsu Ltd | Manufacture of semiconductor device |
JPS59144174A (en) * | 1983-02-08 | 1984-08-18 | Nec Corp | Semiconductor device |
JPS6133253A (en) * | 1984-07-23 | 1986-02-17 | Toyota Motor Corp | Rotary atomization electrostatic painting device for robot |
JPS6163059A (en) * | 1984-09-05 | 1986-04-01 | Hitachi Ltd | Semiconductor device |
JPS63215080A (en) * | 1987-03-04 | 1988-09-07 | Toshiba Corp | Nonvolatile semiconductor memory and manufacture thereof |
JPH01151232A (en) * | 1987-12-08 | 1989-06-14 | Fuji Electric Co Ltd | Manufacture of semiconductor device |
-
1989
- 1989-08-10 JP JP1208139A patent/JPH0722140B2/en not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5010578A (en) * | 1973-05-24 | 1975-02-03 | ||
JPS5718702A (en) * | 1980-03-28 | 1982-01-30 | Technical Research Center Obu | Manufacture of regenerated cellulose article and recovery of solvent chemical drug |
JPS57155726A (en) * | 1981-03-20 | 1982-09-25 | Fujitsu Ltd | Manufacture of semiconductor device |
JPS59144174A (en) * | 1983-02-08 | 1984-08-18 | Nec Corp | Semiconductor device |
JPS6133253A (en) * | 1984-07-23 | 1986-02-17 | Toyota Motor Corp | Rotary atomization electrostatic painting device for robot |
JPS6163059A (en) * | 1984-09-05 | 1986-04-01 | Hitachi Ltd | Semiconductor device |
JPS63215080A (en) * | 1987-03-04 | 1988-09-07 | Toshiba Corp | Nonvolatile semiconductor memory and manufacture thereof |
JPH01151232A (en) * | 1987-12-08 | 1989-06-14 | Fuji Electric Co Ltd | Manufacture of semiconductor device |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6355530B1 (en) * | 2000-07-06 | 2002-03-12 | United Microelectronics Corp. | Method of manufacturing a mask ROM bit line |
Also Published As
Publication number | Publication date |
---|---|
JPH0722140B2 (en) | 1995-03-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4839306A (en) | Method of manufacturing a trench filled with an insulating material in a semiconductor substrate | |
CA1230431A (en) | Technique for doping from a polysilicon transfer layer | |
US4502913A (en) | Total dielectric isolation for integrated circuits | |
EP0066081B1 (en) | Dense vertical fet and method of making | |
US20040033677A1 (en) | Method and apparatus to prevent lateral oxidation in a transistor utilizing an ultra thin oxygen-diffusion barrier | |
JPH02291136A (en) | Bipolar transistor and its manufacture | |
JPH08203994A (en) | Semiconductor device and its manufacturing method | |
US4661832A (en) | Total dielectric isolation for integrated circuits | |
JPH08139278A (en) | Manufacture of semiconductor device | |
JP3355601B2 (en) | Low-temperature diffusion method to increase dopant concentration | |
JPH0574927A (en) | Production of semiconductor device | |
US5071780A (en) | Reverse self-aligned transistor integrated circuit | |
US5235204A (en) | Reverse self-aligned transistor integrated circuit | |
JPH0371626A (en) | Manufacture of semiconductor device | |
RU1830156C (en) | Method of producing semiconducting device | |
JPS59108325A (en) | Manufacture of semiconductor device | |
JPH0371657A (en) | Manufacture of semiconductor device | |
US5268313A (en) | Method of manufacturing a semiconductor device having a spacer | |
JPH03155126A (en) | Manufacture of semiconductor device | |
KR0161190B1 (en) | Fabricating method of semiconductor device | |
US6204127B1 (en) | Method of manufacturing bit lines in memory | |
JP2790010B2 (en) | Method for manufacturing semiconductor device | |
JPH03163832A (en) | Semiconductor device | |
JPH0682629B2 (en) | Method for manufacturing semiconductor device | |
JP2003151986A (en) | Method for manufacturing semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |