JPH0371657A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH0371657A JPH0371657A JP20813889A JP20813889A JPH0371657A JP H0371657 A JPH0371657 A JP H0371657A JP 20813889 A JP20813889 A JP 20813889A JP 20813889 A JP20813889 A JP 20813889A JP H0371657 A JPH0371657 A JP H0371657A
- Authority
- JP
- Japan
- Prior art keywords
- film
- polysilicon
- contact hole
- barrier metal
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000004065 semiconductor Substances 0.000 title claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 41
- 229920005591 polysilicon Polymers 0.000 claims abstract description 41
- 238000000034 method Methods 0.000 claims abstract description 20
- 230000004888 barrier function Effects 0.000 claims abstract description 17
- 229910052751 metal Inorganic materials 0.000 claims abstract description 17
- 239000002184 metal Substances 0.000 claims abstract description 17
- 238000005530 etching Methods 0.000 claims abstract description 15
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 13
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 13
- 239000012535 impurity Substances 0.000 claims abstract description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims 1
- 239000005380 borophosphosilicate glass Substances 0.000 abstract description 6
- 238000000137 annealing Methods 0.000 abstract description 5
- 238000009792 diffusion process Methods 0.000 abstract description 5
- 150000002500 ions Chemical class 0.000 abstract description 4
- 239000006104 solid solution Substances 0.000 abstract description 3
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 abstract description 2
- 239000005368 silicate glass Substances 0.000 abstract description 2
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 23
- 230000007423 decrease Effects 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 238000001947 vapour-phase growth Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical class O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 108010013381 Porins Proteins 0.000 description 1
- 229910005091 Si3N Inorganic materials 0.000 description 1
- 229910003697 SiBN Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- -1 phosphorus ions Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 102000007739 porin activity proteins Human genes 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【発明の詳細な説明】
(イ)産業上の利用分野
本発明は半導体装置の製造方法に関し、特に小口径、高
段差のコンタクトの電気的特性の改善を図った半導体装
置の製造方法に関する。DETAILED DESCRIPTION OF THE INVENTION (A) Field of Industrial Application The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a semiconductor device in which the electrical characteristics of contacts with small diameters and high steps are improved.
(0従来の技術
半導体装置の集積度の向上に伴って、その内部の素子を
接続するコンタクト孔は小口径、高段差となってきてお
り、Alスパッタによる単純なコンタクト方式ではその
段差部におけるAl膜厚の低下に起因するコンタクト抵
抗の上昇、さらには段差部におけるAl配線の断線が避
けられなくなっている。このため、Al配線に先だって
コンタクト孔にポリシリコンを埋め込んでステップカバ
レッジを改善するコンタクト方式が提案されている。(0) Conventional Technology As the degree of integration of semiconductor devices increases, the contact holes that connect internal elements have become smaller in diameter and have higher height differences.In a simple contact method using Al sputtering, Al An increase in contact resistance due to a decrease in film thickness, and furthermore, disconnection of Al wiring at step portions is becoming unavoidable.For this reason, a contact method has been developed in which polysilicon is buried in the contact hole prior to Al wiring to improve step coverage. is proposed.
以下、第2図を参照して従来のポリシリコン埋め込みコ
ンタクトの製造工程を説明する。Hereinafter, the manufacturing process of a conventional polysilicon buried contact will be explained with reference to FIG.
今日、最も一般的な絶縁膜構造は第2図(1)に示され
るような、減圧気相成長装置による30ooAW−のS
in、膜(23)、この上面に常圧気相成長装置により
形成される5ooo人厚のBPSG(ボロン・ホスホラ
ス・シリケート・グラス以下、BPSGと称する) (
24)の2層構造であって、このような2層構造の絶縁
膜に形成されるボノシリコン埋め込みコンタクトの製造
工程は概略以下のようなものである。なお、工程番号と
図面番号は対応している。Today, the most common insulating film structure is the one shown in Figure 2 (1), which uses a 30ooAW-S
In, film (23), BPSG (boron phosphorus silicate glass, hereinafter referred to as BPSG) with a thickness of 5 mm is formed on the top surface using an atmospheric vapor phase growth apparatus (
The manufacturing process of the bono silicon buried contact formed in the two-layered insulating film of 24) is roughly as follows. Note that the process number and drawing number correspond.
1、コンタクトエッチ
ホトリソグラフィと酸化膜エツチングにより、ウェハ(
21)に予め形成されたコンタクト領域(22)の上面
に0.8μmXo、8μm、深さ1.1μmのコンタク
ト孔(26)をあける。1. Wafer (
21) A contact hole (26) of 0.8 μm Xo, 8 μm, and 1.1 μm deep is opened in the upper surface of the contact region (22) previously formed.
2、ポリシリコンデポジション
減圧気相成長装置により12000人厚のポ9シリコン
層(27)を成長させる。2. Polysilicon deposition A polysilicon layer (27) with a thickness of 12,000 layers is grown using a low pressure vapor phase growth apparatus.
3、ポリシリコンエッチバック
ケミカルドライエツチングによりポリシリコン層(27
〉の等方性エツチングを行い、コンタクト孔(26)内
部のポリシリコン層(27)のみを残すようにポリシリ
コン(27)は図示するようにエッチパックされる。3. Polysilicon layer (27
The polysilicon (27) is etched and packed as shown in the figure so that only the polysilicon layer (27) inside the contact hole (26) is left behind.
1、イオン注入
ポリシリコン層(27)に”りん”イオンのイオン注入
を行った後、窒素ガス雰囲気中において900℃、30
m1n、のアニールを行い、コンタクト領域(22)と
同一導電型、かつ高導電率とする。1. After ion implantation of phosphorus ions into the ion-implanted polysilicon layer (27), it was heated at 900°C for 30 minutes in a nitrogen gas atmosphere.
m1n is annealed to have the same conductivity type as the contact region (22) and high conductivity.
5、Alスパッタ
Alスパッタ装置により、0,8μmJvのAl(アル
ミニウム)膜(28)を形成する。5. Al sputtering An Al (aluminum) film (28) of 0.8 μmJv is formed using an Al sputtering device.
6、A1エッチ
ホトリソグラフィとAlエツチングにより、アルミ配線
領域(28)を残す。この後、低温熱処理を行い、アル
ミニウムとシリコンとの接触性を良好なものとする。6. A1 etch photolithography and Al etching leave an aluminum wiring area (28). Thereafter, low-temperature heat treatment is performed to improve the contact between aluminum and silicon.
上記したポリシリコン埋め込みコンタクトはステップカ
バレッジが良好であるため、イオン注入およびアニール
が適正に行われれば電気的特性が極めて良好なコンタク
トが得られる筈である。然るに、これまで設計されたコ
ンタクト性能、即ちコンタクト抵抗およびオーム性が得
られることは少なく、その原因も不明であった。Since the polysilicon buried contact described above has good step coverage, if ion implantation and annealing are properly performed, a contact with extremely good electrical characteristics should be obtained. However, the contact performance designed so far, that is, the contact resistance and ohmic properties, is rarely achieved, and the reason for this is unknown.
発明者等がこの点につき研究を行った結果、前記プロセ
ス4のアニール時にBPSG(24)からボノシリコン
層(27)に逆導電型の不純物、ボロンが拡散すること
によりコンペンセートされてポリン13フ層(27)の
導電率が低下すること、Al中に他の目的のため1膜程
度混入されているSiがプロセス6のアニール時にアル
ミ配線領域(28)およびコンタクト孔(26)のポリ
シリコン層(27)に析出して、Siノジュール(no
dule)を形成し、Al配線領域(28)およびポリ
シリコン層(27)の導電率を低下させること等が解明
された。As a result of research conducted by the inventors on this point, the impurity of the opposite conductivity type, boron, is diffused from the BPSG (24) into the bono silicon layer (27) during annealing in Process 4, and is compensated to form the porin 13 layer. The conductivity of the layer (27) decreases, and the polysilicon layer of the aluminum interconnection region (28) and contact hole (26) decreases during annealing in process 6 due to the fact that about one film of Si, which is mixed into Al for other purposes, decreases. (27) and Si nodules (no
It has been clarified that the conductivity of the Al wiring region (28) and the polysilicon layer (27) is reduced.
(・・)発明が解決しようとする課題
本発明は従米技術に存する課題の上記した原因の解明に
基づくものであって、小口径、高段差のコンタクトの電
気的特性、即ち電気抵抗、安定性およびオーム性の改善
を図った半導体装置の製造方法を提供することを目的と
する。(...) Problems to be Solved by the Invention The present invention is based on the elucidation of the above-mentioned causes of problems existing in conventional technology, and is aimed at improving the electrical characteristics of contacts with small diameters and high height differences, that is, electrical resistance and stability. Another object of the present invention is to provide a method for manufacturing a semiconductor device with improved ohmic properties.
(ニ)課題を解決するための手段
本発明は、コンタクト孔側壁部を含むウェハの一面に5
isN4膜を成長させる工程、コンタクト孔側壁部のS
isN 4膜のみを残す異方性エツチングする工程、
ウェハの一面にポリシリコン層を形成し、このポリシリ
コンによりコンタクト孔を埋める工程、コンタクト孔内
のポリシリコンのみを残すポリシリコン層の等方性エツ
チングする工程、コンタクト孔内のポリシリコンに不純
物をイオン注入する工程、バリアメタル膜を形成する工
程、Al膜を形成する工程、Al膜およびバリアメタル
膜エッチにより、アルミ配線領域を残す、一連の工程か
らなる。(d) Means for Solving the Problems The present invention provides a method for solving the problems by forming a
Step of growing isN4 film, S on contact hole side wall
an anisotropic etching step that leaves only the isN4 film;
A process of forming a polysilicon layer on one side of the wafer and filling the contact hole with this polysilicon, a process of isotropically etching the polysilicon layer leaving only the polysilicon in the contact hole, and a process of adding impurities to the polysilicon in the contact hole. This process consists of a series of steps including ion implantation, forming a barrier metal film, forming an Al film, and etching the Al film and barrier metal film to leave an aluminum wiring region.
(,1)作用
コンタクトホール側壁部をSi3N、膜で被覆する工程
は、BP SGから埋め込みポリシリコン層への逆導電
型の不純物の拡散によるポリシリコン層の不純物コンペ
ンセーションを防止する。また、バリアメタル膜を形成
するプロセスはSIJツチのAlと埋め込みポリシリコ
ンとの固溶反応を防止し、ポリシリコンの相対的な不純
物濃度の低下およびA1膜内および埋め込みポリシリコ
ン層のSiノジュール(nodule)の発生を防止す
る。(,1) The step of covering the side wall of the working contact hole with a Si3N film prevents impurity compensation in the polysilicon layer due to diffusion of impurities of the opposite conductivity type from the BP SG to the buried polysilicon layer. In addition, the process of forming the barrier metal film prevents the solid solution reaction between the Al of the SIJ and the buried polysilicon, reduces the relative impurity concentration of the polysilicon, and reduces the Si nodules in the A1 film and the buried polysilicon layer. Nodule).
(へ)実施例
以下、製造工程を説明する第1図を参照して本発明の詳
細な説明する。なお、工程番号と図面番号は対応してい
る。(F) EXAMPLE The present invention will now be described in detail with reference to FIG. 1, which explains the manufacturing process. Note that the process number and drawing number correspond.
本実施例は以下の9の工程よりなる。ただし、以下の説
明で使用する数値は何れも代表的な値であって、本発明
の技術範囲を限定するものではない。This example consists of the following nine steps. However, all numerical values used in the following explanation are representative values, and do not limit the technical scope of the present invention.
1、コンタクト孔エッチ
ウェハ(1)全面に減圧気相成長装置により形成した3
000人厚のSins膜(3)、このSiO2膜(3)
上面に常圧気相成長装置により形成した8000人厚の
ポリP S G (4)からなる絶縁膜にホトノングラ
フィと酸化膜エツチングを使用して0゜8μm×0.8
μm、深さ1.1μmのコンタクト孔(6)をあける。1. Contact hole etching 3 formed on the entire surface of the wafer (1) using a low pressure vapor phase growth apparatus
000-person thick Sins film (3), this SiO2 film (3)
A 0°8 μm x 0.8 insulating film of 8,000 thick poly PSG (4) was formed on the top surface using an atmospheric vapor deposition apparatus using photonography and oxide film etching.
A contact hole (6) with a thickness of 1.1 μm and a depth of 1.1 μm is made.
なお、領域(2)はコンタクトのために格別に形成され
た高濃度のコンタクト領域である。Note that region (2) is a highly doped contact region specially formed for contact.
2、Si、N、膜デポジション
減圧気相成長成長装置によりコンタクト孔(6)の側壁
部を含むウェハ(1)の全面に50o人厚のS i z
N 4膜(7)を成長させる。2. Si, N, film deposition Si, N, film deposition 50 degrees thick on the entire surface of the wafer (1), including the sidewalls of the contact holes (6), using a low pressure vapor phase epitaxy growth apparatus.
Grow a N4 film (7).
3.5isN+膜エツチ
リアクティブイオンエッチ等のドライエツチングにより
異方性エツチングを行い、コンタクト孔(6)の側壁部
のS isN 、膜のみを残す。3.5 isN+ Film Etching Anisotropic etching is performed by dry etching such as active ion etching, leaving only the S isN film on the side wall of the contact hole (6).
4、ポリシリコンデポジション
減圧気相成長装置により12000人厚のポリシリコン
層(8)を成長させる。4. Polysilicon deposition A polysilicon layer (8) with a thickness of 12,000 layers is grown using a low pressure vapor phase growth apparatus.
5、ポリシリコンエッチバック
ケミカルドライエツチングによりポリシリコン層(8)
の等方性エツチングを行い、コンタクト孔(6)内のポ
リシリコン(8)のみを残す。このとき、S i O目
Jj (5)が表面に現れるようにポリシリコン(8)
はエッチバックされる。5. Polysilicon layer (8) by polysilicon etchback chemical dry etching
Isotropic etching is performed to leave only the polysilicon (8) inside the contact hole (6). At this time, polysilicon (8) is placed so that S i O eyes Jj (5) appear on the surface.
is etched back.
6、イオン注入
加速電界80keV、 ドーズ量lXl0”イオン/
c m ”の条件にて、ポリシリコン層(8)に”り
ん”イオンを打ち込む。6. Ion implantation acceleration electric field 80 keV, dose amount lXl0” ions/
"Phosphorus" ions are implanted into the polysilicon layer (8) under the condition of "cm".
7、バリアメタルスパッタ
製造工程を説明する第1図(7)には1層構造のバリア
メタル(11)が示されているが、スパッタリングによ
り形成される、500λ厚のTi(チタン)膜、さらに
その上面に形成される1000人厚のTiN (チタン
ナイトライド)膜あるいはT i W (チタンタング
ステン)膜等の2層構造とすることが好ましい。7. In Figure 1 (7) explaining the barrier metal sputter manufacturing process, a single-layer barrier metal (11) is shown, but a 500λ thick Ti (titanium) film formed by sputtering, and It is preferable to have a two-layer structure such as a 1000-layer thick TiN (titanium nitride) film or TiW (titanium tungsten) film formed on the upper surface.
8、A1スパッタ
Alスパッタ装置により、0.8μm厚のAl(アルミ
ニウム)膜(11)を形成する。8. Form an Al (aluminum) film (11) with a thickness of 0.8 μm using an A1 sputtering Al sputtering device.
9、Al、バリアメタルエッチ
ホトノングラフィとAl及びバリアメタルエツチングに
より、アルミ配線領域(11)を残す。この後、低温熱
処理を行ってアルミニウムとシリコンとの接触性を良好
なものとする。9. Al and barrier metal etch Photonography and Al and barrier metal etching leave an aluminum wiring region (11). Thereafter, low-temperature heat treatment is performed to improve the contact between aluminum and silicon.
(ト)発明の効果
以上述べたように本発明によれば、コンタクト孔側壁の
S iBN 4膜により、BPSGからの不純物拡散お
よびアニール時の横方向拡散が防止されてポリシリコン
埋め込み層の導電率の低下が防止される。(G) Effects of the Invention As described above, according to the present invention, the SiBN 4 film on the side wall of the contact hole prevents impurity diffusion from BPSG and lateral diffusion during annealing, thereby improving the conductivity of the polysilicon buried layer. This prevents a decrease in
また、バリアメタルによりAlと埋め込みポリシリコン
層との固溶反応が防止され、シリコンノジュールの発生
による導電率の低下が防止される。Furthermore, the barrier metal prevents a solid solution reaction between Al and the buried polysilicon layer, thereby preventing a decrease in conductivity due to the generation of silicon nodules.
第1図は本発明の詳細な説明する製造工程フローを示す
断面図、
第2図は従来技術を説明する製造工程フローを示す断面
図である。
1・・・ウェハ 2・・・コンタクト領域、 3・
・・Sio、膜、 4・・・BPSG、 6・・・コ
ンタクト孔、
9 ・・・ Si
、N4膜、
O・・・バリアメタ
ル、11・・・Al (アルミニウム〉。FIG. 1 is a cross-sectional view showing a manufacturing process flow explaining the present invention in detail, and FIG. 2 is a cross-sectional view showing a manufacturing process flow explaining a conventional technique. 1... Wafer 2... Contact area, 3.
...Sio, film, 4...BPSG, 6...contact hole, 9...Si, N4 film, O...barrier metal, 11...Al (aluminum).
Claims (2)
N_4膜を成長させる工程、 コンタクト孔側壁部のSi_3N_4膜のみを残す異方
性エッチングする工程、 ウェハの一面にポリシリコン層を形成し、このポリシリ
コンによりコンタクト孔を埋める工程、コンタクト孔内
のポリシリコンのみを残すポリシリコン層の等方性エッ
チングする工程、 コンタクト孔内のポリシリコンに不純物をイオン注入す
る工程、 バリアメタル膜を形成する工程、 Al膜を形成する工程、 Al膜およびバリアメタル膜エッチにより、アルミ配線
領域を残す工程とを具備することを特徴とする半導体装
置の製造方法。(1) Si_3 on one side of the wafer including the inner surface of the contact hole
A process of growing the N_4 film, an anisotropic etching process that leaves only the Si_3N_4 film on the side walls of the contact hole, a process of forming a polysilicon layer on one side of the wafer and filling the contact hole with this polysilicon, a process of removing the polysilicon inside the contact hole. A step of isotropically etching the polysilicon layer leaving only silicon, a step of ion-implanting impurities into the polysilicon in the contact hole, a step of forming a barrier metal film, a step of forming an Al film, an Al film and a barrier metal film. 1. A method of manufacturing a semiconductor device, comprising the step of leaving an aluminum wiring region by etching.
よび、その上面に形成されるTiN膜あるいはTiW膜
を形成する工程であることを特徴とする請求項1記載の
半導体装置の製造方法。(2) The method of manufacturing a semiconductor device according to claim 1, wherein the step of forming the barrier metal film is a step of forming a Ti film and a TiN film or a TiW film formed on the top surface of the Ti film.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1208138A JPH0793355B2 (en) | 1989-08-10 | 1989-08-10 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1208138A JPH0793355B2 (en) | 1989-08-10 | 1989-08-10 | Method for manufacturing semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0371657A true JPH0371657A (en) | 1991-03-27 |
JPH0793355B2 JPH0793355B2 (en) | 1995-10-09 |
Family
ID=16551268
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1208138A Expired - Fee Related JPH0793355B2 (en) | 1989-08-10 | 1989-08-10 | Method for manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0793355B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0622832A2 (en) * | 1993-03-17 | 1994-11-02 | Canon Kabushiki Kaisha | Method of connecting a wiring with a semiconductor region and semiconductor device obtained by this method |
KR100244706B1 (en) * | 1996-11-22 | 2000-03-02 | 김영환 | Semiconductor device and its manufacturing method |
JP2007015717A (en) * | 2005-07-06 | 2007-01-25 | Dainippon Printing Co Ltd | Paper-made tray-shaped container |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6010751A (en) * | 1983-06-30 | 1985-01-19 | Nec Corp | Semiconductor integrated circuit device |
JPS6232630A (en) * | 1985-07-31 | 1987-02-12 | アドバンスト・マイクロ・デイバイシズ・インコ−ポレ−テツド | Formation of contact plug |
JPS63205951A (en) * | 1987-02-19 | 1988-08-25 | アドバンスト・マイクロ・ディバイシズ・インコーポレーテッド | Stable low resistance contact |
JPS6420640A (en) * | 1987-07-15 | 1989-01-24 | Toshiba Corp | Semiconductor device and manufacture thereof |
-
1989
- 1989-08-10 JP JP1208138A patent/JPH0793355B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6010751A (en) * | 1983-06-30 | 1985-01-19 | Nec Corp | Semiconductor integrated circuit device |
JPS6232630A (en) * | 1985-07-31 | 1987-02-12 | アドバンスト・マイクロ・デイバイシズ・インコ−ポレ−テツド | Formation of contact plug |
JPS63205951A (en) * | 1987-02-19 | 1988-08-25 | アドバンスト・マイクロ・ディバイシズ・インコーポレーテッド | Stable low resistance contact |
JPS6420640A (en) * | 1987-07-15 | 1989-01-24 | Toshiba Corp | Semiconductor device and manufacture thereof |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0622832A2 (en) * | 1993-03-17 | 1994-11-02 | Canon Kabushiki Kaisha | Method of connecting a wiring with a semiconductor region and semiconductor device obtained by this method |
EP0622832A3 (en) * | 1993-03-17 | 1995-09-27 | Canon Kk | Method of connecting a wiring with a semiconductor region and semiconductor device obtained by this method. |
KR100244706B1 (en) * | 1996-11-22 | 2000-03-02 | 김영환 | Semiconductor device and its manufacturing method |
JP2007015717A (en) * | 2005-07-06 | 2007-01-25 | Dainippon Printing Co Ltd | Paper-made tray-shaped container |
JP4676826B2 (en) * | 2005-07-06 | 2011-04-27 | 大日本印刷株式会社 | Paper tray container |
Also Published As
Publication number | Publication date |
---|---|
JPH0793355B2 (en) | 1995-10-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2706469B2 (en) | Method for manufacturing semiconductor device | |
US5869861A (en) | Coaxial capacitor for DRAM memory cell | |
JP4711486B2 (en) | Process for forming MOS gate devices with self-aligned trenches | |
US5234850A (en) | Method of fabricating a nitride capped MOSFET for integrated circuits | |
JP3413876B2 (en) | Semiconductor device | |
US4839306A (en) | Method of manufacturing a trench filled with an insulating material in a semiconductor substrate | |
JP3180599B2 (en) | Semiconductor device and method of manufacturing the same | |
US20040033677A1 (en) | Method and apparatus to prevent lateral oxidation in a transistor utilizing an ultra thin oxygen-diffusion barrier | |
JPH1012718A (en) | Trench element isolation | |
JPS62205659A (en) | Manufacture of buried type diffused device | |
US5899741A (en) | Method of manufacturing low resistance and low junction leakage contact | |
JPH08139278A (en) | Manufacture of semiconductor device | |
JP3355601B2 (en) | Low-temperature diffusion method to increase dopant concentration | |
JP2519837B2 (en) | Semiconductor integrated circuit and manufacturing method thereof | |
JP2892421B2 (en) | Method for manufacturing semiconductor device | |
JP2812288B2 (en) | Method for manufacturing semiconductor device | |
JPH0371657A (en) | Manufacture of semiconductor device | |
JP2685033B2 (en) | MIS type FET and manufacturing method thereof | |
JPH03155126A (en) | Manufacture of semiconductor device | |
JPH0371626A (en) | Manufacture of semiconductor device | |
JPH03155127A (en) | Manufacture of semiconductor device | |
JPH03163832A (en) | Semiconductor device | |
KR100771534B1 (en) | Method for forming the semiconductor device | |
JP2003151986A (en) | Method for manufacturing semiconductor device | |
JP3236929B2 (en) | Semiconductor device and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |