JPH0370885B2 - - Google Patents

Info

Publication number
JPH0370885B2
JPH0370885B2 JP9904285A JP9904285A JPH0370885B2 JP H0370885 B2 JPH0370885 B2 JP H0370885B2 JP 9904285 A JP9904285 A JP 9904285A JP 9904285 A JP9904285 A JP 9904285A JP H0370885 B2 JPH0370885 B2 JP H0370885B2
Authority
JP
Japan
Prior art keywords
ferrite
sheet
conductor
raw
annular conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP9904285A
Other languages
Japanese (ja)
Other versions
JPS61256609A (en
Inventor
Yoshiharu Kato
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP9904285A priority Critical patent/JPS61256609A/en
Publication of JPS61256609A publication Critical patent/JPS61256609A/en
Publication of JPH0370885B2 publication Critical patent/JPH0370885B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F17/0013Printed inductances with stacked layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)

Description

【発明の詳細な説明】 (発明の分野) 本発明は、生産性にすぐれた新規なる積層チツ
プコイルに関する。
DETAILED DESCRIPTION OF THE INVENTION (Field of the Invention) The present invention relates to a novel laminated chip coil with excellent productivity.

(従来の技術) 従来より、特開昭55−91103号等において開示
されているような、印刷法による積層チツプコイ
ルがある。この積層チツプコイルは、ポリエステ
ルなどからなるフイルム上で印刷された第1フエ
ライトペースト層の表面に、所望のパターンの第
1導体を印刷し、次に第1導体の一方端部を接続
部として露出させて、第1フエライトペースト層
の表面のほぼ2/3に第2フエライトペースト層
を印刷し、次に第2フエライトペースト層の印刷
されていない第1フエライトペースト層の表面か
ら第2フエライトペースト層の表面にかけて、第
1導体の接続部と接続された所望のパターンの第
2導体を印刷し、次に第2導体の一端を接続部と
して露出させて、第2フエライトペースト層の印
刷されていない第1フエライトペースト層の表面
全域および第2フエライトペースト層の表面のほ
ぼ1/2に第3フエライトペースト層を印刷し、
以下同様に導体とフエライトペーストを交互に所
望の回数印刷してコイル状の連続状態を形成した
のち、その印刷積層体を焼成したものである。
(Prior Art) Conventionally, there has been a laminated chip coil produced by a printing method, as disclosed in Japanese Patent Application Laid-Open No. 55-91103. This laminated chip coil is made by printing a first conductor in a desired pattern on the surface of a first ferrite paste layer printed on a film made of polyester or the like, and then exposing one end of the first conductor as a connection part. Then, the second ferrite paste layer is printed on approximately 2/3 of the surface of the first ferrite paste layer, and then the second ferrite paste layer is printed from the unprinted surface of the first ferrite paste layer. Print a desired pattern of second conductors connected to the connections of the first conductor over the surface, then expose one end of the second conductor as a connection and cover the unprinted second conductor of the second ferrite paste layer. Printing a third ferrite paste layer on the entire surface of the first ferrite paste layer and approximately 1/2 of the surface of the second ferrite paste layer,
Similarly, the conductor and ferrite paste were alternately printed a desired number of times to form a continuous coiled state, and then the printed laminate was fired.

また他のものとして、従来より、実開昭57−
100209号等において開示されているような、各フ
エライト生シートに形成された導電体間の電気的
接続を、スルーホールによつておこなつた積層チ
ツプコイルがある。この積層チツプコイルは、表
面にU字状の第1導体が形成された第1フエライ
ト生シート上に、表面に第1導体と逆方向のU字
状の第2導体が形成され、かつ第2導体の一端部
分に第1導体と第2導体との電気的接続をおこな
う導体スルーホールの形成された第2フエライト
生シートを積層し、さらにその上に、第2フエラ
イト生シートを180°回転転させた形状の第3フエ
ライトを積層し、以下同様の所望の枚数のフエラ
イト生シートを積層してコイル状の連続導体を形
成したのち、その積層体を焼成したものである。
In addition, as for other things, conventionally,
There is a laminated chip coil, as disclosed in No. 100209, etc., in which electrical connection between conductors formed on each ferrite raw sheet is made through through holes. This laminated chip coil has a first ferrite raw sheet with a U-shaped first conductor formed on its surface, a U-shaped second conductor in the opposite direction to the first conductor formed on its surface, and A second raw ferrite sheet having a conductor through hole for electrically connecting the first conductor and the second conductor is laminated on one end portion, and the second raw ferrite sheet is further rotated 180° on top of the second raw ferrite sheet. The third ferrite having the same shape was laminated, and a desired number of similar raw ferrite sheets were laminated to form a coiled continuous conductor, and then the laminated body was fired.

(発明の解決しようとする問題点) しかしながら、上記2つの従来の積層チツプコ
イルには、それぞれ次のような問題点があつた。
(Problems to be Solved by the Invention) However, the above two conventional laminated chip coils each have the following problems.

すなわち、印刷法による積層チツプコイルは、
製造工程が煩雑であるため生産性が悪かつた。ま
た、フエライトペースト層の重なり合う部分の厚
みが重なり合わない部分の厚みよりも大きくなつ
てしまうため、フエライトペースト層の積み重ね
層数には限界があり、その限界をこえた多層の積
層チツプコイルは製造が不可能であつた。
In other words, the laminated chip coil produced by the printing method is
Productivity was poor because the manufacturing process was complicated. Additionally, since the thickness of the overlapping parts of the ferrite paste layers is greater than the thickness of the non-overlapping parts, there is a limit to the number of stacked ferrite paste layers, and it is difficult to manufacture multilayer laminated chip coils that exceed this limit. It was impossible.

一方、各フエライト生シートに形成された導電
体間の電気的接続をスルーホールによつておこな
つた積層チツプコイルは、スルーホールの中を導
体で結ぶのに困難であつた。
On the other hand, in a laminated chip coil in which electrical connections between conductors formed on each raw ferrite sheet are made through through holes, it is difficult to connect the insides of the through holes with the conductors.

〔問題点を解決するための手段〕[Means for solving problems]

本発明は上記の問題点を解決するためになされ
たものであり、その手段として本発明の積層チツ
プコイルは、少なくとも一方表面に環状導体の形
成された複数のフエライトシートが積層され、そ
の積層体は一側面から中央部にかけて各フエライ
トシートの環状導体を分断する切り込みが設けら
れており、さらに切り込みによつて、2分割され
た側面の少なくとも一方を積層方向に沿つてずら
したものであつて、その結果、特定のフエライト
シートの環状導体の一方端部はそのフエライトシ
ートの一方側に位置する他のフエライトシートの
環状導体の他方端部と電気的に接続され、また他
方端部はそのフエライトシートの他方側に位置す
るさらに他のフエライトシートの環状導体の一方
端部と電気的に接続された関係となるように構成
した。
The present invention has been made to solve the above-mentioned problems, and as a means thereof, the laminated chip coil of the present invention has a plurality of ferrite sheets laminated with a ring conductor formed on at least one surface, and the laminated body is A cut is provided to divide the annular conductor of each ferrite sheet from one side to the center, and at least one of the two divided sides is shifted along the lamination direction by the cut. As a result, one end of the annular conductor of a particular ferrite sheet is electrically connected to the other end of the annular conductor of another ferrite sheet located on one side of that ferrite sheet, and the other end of the annular conductor of that ferrite sheet is It was configured to be electrically connected to one end of the annular conductor of yet another ferrite sheet located on the other side.

(実施例の説明) 以下、図面とともに本発明の積層チツプコイル
の一実施例を説明する。
(Description of Embodiment) An embodiment of the laminated chip coil of the present invention will be described below with reference to the drawings.

まず、第1図Aに示すような一方表面に環状導
体1の形成されたフエライト生シート2を任意の
枚数用意し、また第1図Bに示すような両表面に
環状導体1の形成されたフエライト生シート2′
を1枚用意する。フエライト生シート2ないし
2′に環状導体1を形成する方法としては、フエ
ライト生シート2ないし2′の表面に導体ペイン
トを環状に印刷して環状導体1とする方法や、ベ
ースフイルムを用意し、そのベースフイルムに導
体ペイントを環状に印刷し、さらにフエライトペ
ーストを塗布し、これを乾燥させたのちベースフ
イルムから剥ぎ取ることによつて、環状導体1の
形成されたフエライト生シート2ないし2′を得
る方法などが採用できる。なお、後者の方法にお
いて、フエライト生シート2′の両面に環状導体
1を形成するためには、導体ペーストが環状に印
刷されたベースフイルムにフエライトペーストを
塗布したのち、さらにその上に導体ペーストが環
状に印刷された別のベースフイルムを重ね合わせ
る必要がある。
First, prepare an arbitrary number of raw ferrite sheets 2 having ring-shaped conductors 1 formed on one surface as shown in FIG. Ferrite raw sheet 2'
Prepare one sheet. As a method for forming the annular conductor 1 on the ferrite raw sheet 2 or 2', there is a method of printing a conductor paint in a ring shape on the surface of the ferrite raw sheet 2 or 2' to form the annular conductor 1, or a method of preparing a base film, A ferrite green sheet 2 or 2' on which an annular conductor 1 is formed is obtained by printing a conductor paint in a ring shape on the base film, applying a ferrite paste, drying this, and then peeling it off from the base film. You can use any method to obtain it. In the latter method, in order to form the annular conductor 1 on both sides of the raw ferrite sheet 2', the ferrite paste is applied to the base film on which the conductor paste is printed in an annular shape, and then the conductor paste is further applied on top of the base film. It is necessary to overlay another base film printed in a circular shape.

次に、第2図に示すように、任意の枚数のフエ
ライト生シート2と1枚のフエライト生シート
2′を、両端面に環状導体1が露出するようにフ
エライト生シート2′が一方の端にくるように配
置して積層し、圧着して積層体3を得る。
Next, as shown in FIG. 2, an arbitrary number of raw ferrite sheets 2 and one raw ferrite sheet 2' are placed so that the annular conductor 1 is exposed on both end surfaces, with the raw ferrite sheet 2' at one end. The laminates are arranged so as to face each other, stacked, and pressed together to obtain a laminate 3.

次に、第3図に示すように、積層体3の一側面
から中央部にかけて、各フエライト生シート2お
よび2′の環状導体1を分断するように切り込み
4を設ける。
Next, as shown in FIG. 3, a cut 4 is provided from one side of the laminate 3 to the center so as to divide the annular conductor 1 of each ferrite raw sheet 2 and 2'.

次に、第4図Aに示すように、切り込み4によ
つて2分割された積層体3の側面の少なくとも一
方をずらし、ずらした状態で積層体3をプレスし
て圧着する。この結果、特定のフエライト生シー
ト2ないし2′の環状導体1の一方端部はその一
方側に位置する他のフエライト生シート2ないし
2′の環状導体1の他方端部と電気的に接続され、
また他方端部はその他方側に位置するさらに他の
フエライト生シート2ないし2′の環状導体1の
一方端部と電気的に接続される。ただし、フエラ
イト生シート2′の一方表面の環状導体の一方端
部は、その他方表面の環状導体の他方端部と電気
的に接続される。
Next, as shown in FIG. 4A, at least one of the side surfaces of the laminate 3 divided into two parts by the notch 4 is shifted, and the laminate 3 is pressed and crimped in the shifted state. As a result, one end of the annular conductor 1 of a specific ferrite raw sheet 2 to 2' is electrically connected to the other end of the annular conductor 1 of another ferrite raw sheet 2 to 2' located on one side thereof. ,
The other end is electrically connected to one end of the annular conductor 1 of the other green ferrite sheet 2 to 2' located on the other side. However, one end of the annular conductor on one surface of the raw ferrite sheet 2' is electrically connected to the other end of the annular conductor on the other surface.

第4図Bは第4図Aに示した積層体3の要部分
解斜視図であり、環状導体の電気的接続状況を説
明するためのものである。21,22,23はそ
れぞれ順に積層されたフエライト生シートであ
り、フエライト生シート21の表面には一方端部
11aと他方端部11bを有する環状導体11が
形成されており、フエライト生シート22の表面
には一方端部12aと他方端部12bを有する環
状導体12が形成されており、フエライト生シー
ト23の表面には一方端部13aと他方端部13
bを有する環状導体13が形成されている。環状
導体11の他方端部11bは環状導体12の一方
端部12aと、環状導体12の他方端部12bは
環状導体13の一方端部13aとそれぞれ電気的
に接続されている。
FIG. 4B is an exploded perspective view of a main part of the laminate 3 shown in FIG. 4A, and is for explaining the electrical connection state of the annular conductor. 21, 22, and 23 are raw ferrite sheets laminated in order, and a ring-shaped conductor 11 having one end 11a and the other end 11b is formed on the surface of the raw ferrite sheet 21. An annular conductor 12 having one end 12a and the other end 12b is formed on the surface, and the surface of the ferrite raw sheet 23 has one end 13a and the other end 13.
An annular conductor 13 having a diameter b is formed. The other end 11b of the annular conductor 11 is electrically connected to one end 12a of the annular conductor 12, and the other end 12b of the annular conductor 12 is electrically connected to one end 13a of the annular conductor 13.

この圧着工程は、積層体の両端に露出した環状
導体1間の電気抵抗値を測定しながらおこない、
切り込み4によつて2分割された積層体3の側面
の少なくとも一方を、その電気抵抗が最小となる
ように調節してずらせばよい。
This crimping process is performed while measuring the electrical resistance value between the annular conductors 1 exposed at both ends of the laminate.
At least one of the side surfaces of the laminate 3 divided into two by the cut 4 may be adjusted and shifted so that its electrical resistance is minimized.

最後に第5図に示すように、積層体3の両端に
外部電極5aおよび5bを形成して本発明の一実
施例にかかる積層チツプコイルは完成する。
Finally, as shown in FIG. 5, external electrodes 5a and 5b are formed on both ends of the laminate 3 to complete the laminate chip coil according to the embodiment of the present invention.

以上は、本発明の積層チツプコイルおよびその
製造方法の一実施例であり、本発明の趣旨を損な
わない範囲内で設計変更をなしうることはいうま
でもない。たとえば、この実施例において環状導
体1の形状は円形をしているが、環状導体1の形
状は任意でありこれに限定されることはなく、楕
円形や四角形などであつてもよい。また、全体の
形状も任意であり、この実施例のように四角柱形
状に限定されることなく、第6図に示すよう円柱
形状であつたり、さらに他の形状であつてもよ
い。
The above is an embodiment of the laminated chip coil and the method for manufacturing the same according to the present invention, and it goes without saying that the design can be changed without departing from the spirit of the present invention. For example, in this embodiment, the annular conductor 1 has a circular shape, but the shape of the annular conductor 1 is arbitrary and is not limited to this, and may be an ellipse, a square, or the like. Further, the overall shape is also arbitrary, and is not limited to the quadrangular prism shape as in this embodiment, but may be a cylindrical shape as shown in FIG. 6, or other shapes.

(発明の効果) 以上の説明からも明らかなように、本発明は従
来の構造とはまつたく異なる生産性のすぐれた積
層チツプコイルであり、本発明によれば簡単な工
程で多層の積層チツプコイルを得ることができ
る。
(Effects of the Invention) As is clear from the above explanation, the present invention provides a multilayer chip coil with excellent productivity, which is completely different from the conventional structure. Obtainable.

【図面の簡単な説明】[Brief explanation of drawings]

第1図AおよびBは本発明の一実施例にかかる
積層チツプコイルに使用したフエライト生シート
を示す斜視図、第2図,第3図および第4図Aは
本発明の一実施例にかかる積層チツプコイルの製
造されていく段階を示す斜視図、第4図Bは第4
図Aの要部分解斜視図、第5図は本発明の一実施
例にかかる積層チツプコイルを示す斜視図、第6
図は他の実施例を示す斜視図である。 1,11,12,13…環状導体、2,2′,
21,22,23…フエライト生シート、3…積
層体、4…切り込み、5a,5b…外部電極。
FIGS. 1A and 1B are perspective views showing a raw ferrite sheet used in a laminated chip coil according to an embodiment of the present invention, and FIGS. A perspective view showing the stages in which the chip coil is manufactured.
FIG. 5 is a perspective view showing a laminated chip coil according to an embodiment of the present invention; FIG.
The figure is a perspective view showing another embodiment. 1, 11, 12, 13...ring conductor, 2, 2',
21, 22, 23... Ferrite raw sheet, 3... Laminated body, 4... Notch, 5a, 5b... External electrode.

Claims (1)

【特許請求の範囲】 1 少なくとも一方表面に環状導体の形成された
複数のフエライトシートが積層され、その積層体
は一側面から中央部にかけて各フエライトシート
の環状導体を分断する切り込みが設けられてお
り、さらに切り込みによつて、2分割された側面
の少なくとも一方を積層方向に沿つてずらしたも
のであつて、その結果、特定のフエライトシート
の環状導体の一方端部はそのフエライトシートの
一方側に位置する他のフエライトシートの環状導
体の他方端部と電気的に接続され、また他方端部
はそのフエライトシートの他方側に位置するさら
に次の他のフエライトシートの環状導体の一方端
部と電気的に接続された関係を含む構成からなる
積層チツプコイル。 2 少なくとも一方表面に環状導体の形成された
複数のフエライト生シートを積層する工程、 その積層体の一側面から中央部にかけて各フエ
ライト生シートの環状導体を分断する切り込みを
設ける工程、 その切り込みによつて、2分割された側面の少
なくとも一方を積層方向に沿つてずらし、特定の
フエライト生シートの環状導体の一方端部をその
フエライト生シートの一方側に位置する他のフエ
ライト生シートの環状導体の他方端部に電気的に
接続し、また他方端部をそのフエライト生シート
の他方側に位置するさらに他のフエライト生シー
トの環状導体の一方端部と電気的に接続する工
程、 その積層体を焼成する工程、 とを含む積層チツプコイルの製造方法。
[Claims] 1. A plurality of ferrite sheets each having an annular conductor formed on at least one surface are laminated, and the laminate is provided with a cut extending from one side to the center to separate the annular conductor of each ferrite sheet. Furthermore, at least one of the two divided side surfaces is shifted along the lamination direction by a cut, and as a result, one end of the annular conductor of a particular ferrite sheet is placed on one side of the ferrite sheet. The other end is electrically connected to the other end of the annular conductor of another ferrite sheet located on the other side of the ferrite sheet, and the other end is electrically connected to one end of the annular conductor of the next ferrite sheet located on the other side of the ferrite sheet. A multilayer chip coil consisting of a structure that includes physically connected relationships. 2. A step of laminating a plurality of raw ferrite sheets each having a ring-shaped conductor formed on at least one surface, a step of providing a cut to separate the ring-shaped conductor of each raw ferrite sheet from one side of the laminate to the center, and Then, at least one of the two divided side surfaces is shifted along the lamination direction, and one end of the annular conductor of a specific ferrite raw sheet is connected to the annular conductor of another ferrite raw sheet located on one side of the ferrite raw sheet. a step of electrically connecting the other end to one end of a ring conductor of another ferrite raw sheet located on the other side of the ferrite raw sheet; A method for manufacturing a laminated chip coil, comprising: a step of firing;
JP9904285A 1985-05-09 1985-05-09 Laminated chip coil and its production Granted JPS61256609A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9904285A JPS61256609A (en) 1985-05-09 1985-05-09 Laminated chip coil and its production

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9904285A JPS61256609A (en) 1985-05-09 1985-05-09 Laminated chip coil and its production

Publications (2)

Publication Number Publication Date
JPS61256609A JPS61256609A (en) 1986-11-14
JPH0370885B2 true JPH0370885B2 (en) 1991-11-11

Family

ID=14236417

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9904285A Granted JPS61256609A (en) 1985-05-09 1985-05-09 Laminated chip coil and its production

Country Status (1)

Country Link
JP (1) JPS61256609A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2526720Y2 (en) * 1988-09-21 1997-02-19 株式会社 トーキン Chip inductor
JPH0493115U (en) * 1990-12-20 1992-08-13

Also Published As

Publication number Publication date
JPS61256609A (en) 1986-11-14

Similar Documents

Publication Publication Date Title
JPS6261305A (en) Laminated chip coil
JP3201309B2 (en) Laminated coil and method of manufacturing the same
JPH0258813A (en) Layer-built inductor
JPH1167554A (en) Laminated coil component and its manufacture
JPH0748417B2 (en) Laminated transformer
JPH0661084A (en) Manufacture of multilayered beads inductor
JPH0669057A (en) Manufacture of laminated chip inductor
JPH0370885B2 (en)
JP3933844B2 (en) Manufacturing method of multilayer ceramic electronic component
JPS5821806A (en) Stacked coil
JP2938631B2 (en) Manufacturing method of multilayer ceramic inductor
JP2002270432A (en) Laminated component and its manufacturing method
JPS587609Y2 (en) laminated transformer
JPS6031243Y2 (en) composite parts
JPH05175060A (en) Chip-shaped transformer and its manufacture
JP2001060515A (en) Laminated chip inductor
JPS6031242Y2 (en) LC composite parts
JPH0344011A (en) Chip inductor
JPH0864420A (en) Lamination type chip transformer
JPS62221844A (en) Multilayer print coil and its manufacture
JP2552048Y2 (en) Multilayer inductor
JPH0745461A (en) Production of multilayer electronic component
JP2639235B2 (en) Chip inductance
JPH02165608A (en) Laminated inductor
JP2001307938A (en) Method of manufacturing laminated ceramic electronic part

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term