JPH0669057A - Manufacture of laminated chip inductor - Google Patents

Manufacture of laminated chip inductor

Info

Publication number
JPH0669057A
JPH0669057A JP24265392A JP24265392A JPH0669057A JP H0669057 A JPH0669057 A JP H0669057A JP 24265392 A JP24265392 A JP 24265392A JP 24265392 A JP24265392 A JP 24265392A JP H0669057 A JPH0669057 A JP H0669057A
Authority
JP
Japan
Prior art keywords
holes
sheets
coil conductor
laminated
coil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24265392A
Other languages
Japanese (ja)
Inventor
Hiroshi Takahashi
高橋  宏
Osamu Fujii
理 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP24265392A priority Critical patent/JPH0669057A/en
Publication of JPH0669057A publication Critical patent/JPH0669057A/en
Pending legal-status Critical Current

Links

Landscapes

  • Coils Or Transformers For Communication (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)

Abstract

PURPOSE:To obtain a desired inductance even when the inductor is made small by preventing the short circuit of coils which have been buried and installed inside a magnetic ferrite blank body. CONSTITUTION:First, a bout 3400 pieces of through holes 2 0.3mm in diameter are made in an N-Zn-Cu-based magnetic ferrite green sheet 1 at intervals of 1.92mm lengthwise and 0.96mm breadth-wise. Then, a nearly C-shaped coil conductor pattern 3 whose line width is 0.16mm and whose end parts on both sides are bent perpendicularly by 180 deg. is printed, by using an Ag paste, on the green sheet 1 in which the through holes 2 have been made. Then, the sheets 1 in which the through holes 2 and the coil conductor patterns 3 have been formed are laminated in a prescribed constitution, three sheets each of dummy sheets are laminated and compression-bonded respectively to the upper part and the lower part, and this laminated body is then cut to chip sizes. Then, each chip blank body is baked at 900 deg.C, and external terminal electrodes are formed on one pair of opposite edges from which coil terminals have been extracted at the chip blank body.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、積層チップインダクタ
の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a laminated chip inductor.

【0002】[0002]

【従来の技術】積層チップインダクタは、磁性フェライ
ト素体内にらせん状のコイルが埋設され、この磁性フェ
ライト素体におけるコイル末端が導出された一対の対向
する端面に、外部端子電極が形成されてなるものであっ
て、このような積層チップインダクタは、一般に次のよ
うな方法で製造されてきた。
2. Description of the Related Art A laminated chip inductor has a spiral coil embedded in a magnetic ferrite body, and external terminal electrodes are formed on a pair of opposing end faces from which the coil ends of the magnetic ferrite body are led out. Such a multilayer chip inductor has been generally manufactured by the following method.

【0003】まず、フェライト磁性粉末原料と有機バイ
ンダーとを混練して得たスラリーと、例えばポリエチレ
ンテレフタレートフィルムからなる長尺なベースフィル
ムとを塗工機にセットし、ドクターブレード法によって
ベースフィルム上にスラリーを数十〜数百μmの厚さで
連続的に塗布した後、ベースフィルム上のスラリーを乾
燥させる。次いで、乾燥したスラリーをベースフィルム
から剥離し、例えば 100mm角に切断して磁性フェライト
グリーンシート1を得る。
First, a slurry obtained by kneading a ferrite magnetic powder raw material and an organic binder and a long base film made of, for example, a polyethylene terephthalate film are set on a coating machine, and a doctor blade method is applied to the base film. After continuously applying the slurry to a thickness of several tens to several hundreds of μm, the slurry on the base film is dried. Next, the dried slurry is peeled from the base film and cut into, for example, 100 mm square to obtain a magnetic ferrite green sheet 1.

【0004】次に、上記のようにして得たフェライトグ
リーンシート1における所定の位置にスルーホール2を
形成し、その表面に、導電ペーストによって図2に示す
ようなコイル導体パターン3を印刷形成する。なお、上
記グリーンシート上に印刷されるコイル導体パターン
は、スルーホールの径よりも広い幅を有するものであ
り、積層してスルーホール接続されることによってらせ
ん状のコイルが構成されるように、2種類の異なる方向
を向いた略コの字状をしており、スルーホールはその一
方の末端部に位置する。
Next, through holes 2 are formed at predetermined positions in the ferrite green sheet 1 obtained as described above, and a coil conductor pattern 3 as shown in FIG. 2 is formed on the surface of the through holes 2 by printing. . The coil conductor pattern printed on the green sheet has a width wider than the diameter of the through hole, and the spiral coil is formed by stacking and connecting the through holes. It has a substantially U-shape facing two different directions, and the through hole is located at one end thereof.

【0005】次に、上記のようなスルーホールおよびコ
イル導体パターンが形成されたシートを所定枚数と、そ
の上下にスルーホールおよびコイル導体パターンが形成
されていないダミーシートとを積層して圧着し、所定の
巻数を有するらせん状のコイルが埋設された磁性フェラ
イト素体を得る。
Next, a predetermined number of sheets having the above-mentioned through holes and coil conductor patterns and a dummy sheet having no through holes and coil conductor patterns formed above and below are laminated and pressure-bonded, A magnetic ferrite element body in which a spiral coil having a predetermined number of turns is embedded is obtained.

【0006】次いで、この素体をチップサイズに裁断す
ることによってチップ素体における一対の対向する端面
にコイル末端を導出させ、これを焼成する。焼成後、素
体におけるコイル末端が導出した端面に導電ペーストを
塗布し、これを焼き付けることによって外部端子電極を
形成し、積層チップインダクタを得る。
Next, by cutting this element body into a chip size, the coil ends are led out to a pair of opposed end faces of the chip element body, and this is fired. After firing, a conductive paste is applied to the end surface of the element body from which the coil end is led out, and this is fired to form an external terminal electrode, thereby obtaining a multilayer chip inductor.

【0007】[0007]

【発明が解決しようとする課題】しかしながら、上述従
来の積層チップインダクタの製造方法によると、スルー
ホールおよびコイル導体パターンが形成された磁性フェ
ライトグリーンシート1を積層すると、図4に示すよう
に、スルーホール2は積層方向に一直線状に並んでい
た。そのため、このような積層体を圧着すると、その圧
力がスルーホール部分で粗になり、グリーンシートの応
力がスルーホールに集中し、場合に因ってはスルーホー
ルを有するシートの下に重ねられたグリーンシートを破
壊して他の導体と接触し、コイルを短絡させ、所望のイ
ンダクタンスを得ることができないことがあった。な
お、この傾向は特にチップを小形化した際に顕著に見ら
れた。
However, according to the above-mentioned conventional method for manufacturing a laminated chip inductor, when the magnetic ferrite green sheets 1 having through holes and coil conductor patterns are laminated, as shown in FIG. The holes 2 were arranged in a straight line in the stacking direction. Therefore, when such a laminated body is pressure-bonded, the pressure becomes coarse in the through-hole portion, and the stress of the green sheet is concentrated in the through-hole, and depending on the case, it is overlapped under the sheet having the through-hole. In some cases, the green sheet was destroyed and brought into contact with another conductor, short-circuiting the coil, and the desired inductance could not be obtained. This tendency was particularly noticeable when the chip was miniaturized.

【0008】そこで本発明は、上述従来の技術の問題点
を解決し、磁性フェライト素体内に埋設されるコイルの
短絡を防止し、小形化しても所望のインダクタンスを得
ることができる積層チップインダクタの製造方法を提供
することを目的とする。
Therefore, the present invention solves the above-mentioned problems of the prior art, prevents short-circuiting of the coil embedded in the magnetic ferrite element body, and provides a multilayer chip inductor capable of obtaining a desired inductance even when miniaturized. It is intended to provide a manufacturing method.

【0009】[0009]

【課題を解決するための手段】本発明者等は、上記目的
を達成するために鋭意研究した結果、積層体におけるス
ルーホールの積層方向の並びを、積層方向と直交する方
向に分散させることにより、上記課題が解決されること
を見い出し、本発明に到達した。
Means for Solving the Problems As a result of intensive studies for achieving the above-mentioned object, the inventors of the present invention have found that through-holes in a laminated body are dispersed in a direction perpendicular to the laminating direction. The inventors have found that the above problems can be solved, and have reached the present invention.

【0010】すなわち、本発明は、複数枚の磁性体セラ
ミックグリーンシートにおける所定位置にスルーホール
およびコイル導体パターンを形成し、これらのシートを
積層および圧着することによって隣接するコイル導体パ
ターンをスルーホール接続し、得られたらせん状のコイ
ルが埋設された磁性フェライト素体を焼成した後、磁性
フェライト素体におけるコイル末端が導出された一対の
対向する端面に外部端子電極を形成する積層チップイン
ダクタの製造方法であって、シートを積層した際におけ
るシート積層方向のスルーホールの並びが、一直線状で
はなくシート積層方向と直交する方向に互いにずれるよ
うに、スルーホールをシートにおけるコイル導体パター
ンが印刷される部分内で分散させて形成することを特徴
とする積層チップインダクタの製造方法を提供するもの
である。
That is, according to the present invention, through holes and coil conductor patterns are formed at predetermined positions in a plurality of magnetic ceramic green sheets, and adjacent coil conductor patterns are connected through holes by stacking and crimping these sheets. Then, after manufacturing the obtained magnetic ferrite element body in which the spiral coil is embedded, the external terminal electrodes are formed on the pair of opposed end faces from which the coil ends of the magnetic ferrite element element are led out. In the method, the coil conductor pattern in the sheets is printed in the through holes such that the arrangement of the through holes in the sheet stacking direction when the sheets are stacked is shifted in a direction orthogonal to the sheet stacking direction instead of in a straight line. Multilayer chip characterized by being formed by being dispersed within the part There is provided a method of manufacturing the inductor.

【0011】[0011]

【作用】本発明法によると、シートを積層した際、スル
ーホールがシート積層方向に一直線状に並ばず、積層方
向と直交する方向にずれるように、スルーホールをシー
トにおけるコイル導体パターンが印刷される部分内で分
散させている。
According to the method of the present invention, when the sheets are laminated, the through holes are not aligned in the sheet laminating direction but are shifted in the direction orthogonal to the laminating direction so that the coil conductor patterns on the sheets are printed. It is dispersed within the part.

【0012】例えば、あるシートには、シートにおける
コイル導体パターンが印刷される部分のうち、コイル導
体パターンの一方の末端部が印刷される位置にスルーホ
ールを形成し、別のシートには、シートにおけるコイル
導体パターンの一方の端部が印刷される部分のうち、コ
イル導体パターンの一方の末端部からスルーホール1個
分ずらした位置にスルーホールを形成し、さらに別のシ
ートには、シートにおけるコイル導体パターンの一方の
端部が印刷される部分のうち、コイル導体パターンの一
方の末端部からスルーホール2個分ずらした位置にスル
ーホールを形成することを繰り返すというように、スル
ーホールをシートにおけるコイル導体パターンが印刷さ
れる部分内でずらして形成することにより、これらのシ
ートを積層した際におけるスルーホールの積層方向の並
びを、積層方向と直交する方向に分散させることができ
る。
For example, one sheet has a through hole formed at a position where one end of the coil conductor pattern is printed in a portion of the sheet where the coil conductor pattern is printed, and another sheet has a sheet hole. In the portion where one end of the coil conductor pattern is printed in, a through hole is formed at a position shifted by one through hole from one end of the coil conductor pattern. The through hole is formed by repeatedly forming a through hole at a position where one end of the coil conductor pattern is printed and a position shifted by two through holes from one end of the coil conductor pattern. When these sheets are laminated by forming the coil conductor patterns in the The arrangement in the stacking direction of the definitive through holes, can be dispersed in the direction perpendicular to the stacking direction.

【0013】このように、シート積層方向におけるスル
ーホールの並びをシート積層方向と直交する方向に分散
させることにより、積層体を圧着した際にスルーホール
位置にかかる応力が分散されるようになる。そのため、
積層体におけるスルーホールの並びがシート積層方向に
一直線になる従来の積層チップインダクタの製造方法に
おいて発生していたコイル導体パターンの延びや切れが
防止されるようになり、コイルの短絡によるL値の変動
がなくなる。
As described above, by arranging the arrangement of the through holes in the sheet stacking direction in the direction orthogonal to the sheet stacking direction, the stress applied to the through hole positions when the stacked body is pressure-bonded is dispersed. for that reason,
It is possible to prevent the coil conductor pattern from extending or breaking, which has occurred in the conventional method of manufacturing a laminated chip inductor in which the arrangement of through holes in the laminated body is aligned in the sheet laminating direction. The fluctuation disappears.

【0014】以下、実施例により本発明をさらに詳細に
説明する。しかし本発明の範囲は以下の実施例により制
限されるものではない。
Hereinafter, the present invention will be described in more detail with reference to examples. However, the scope of the present invention is not limited by the following examples.

【0015】[0015]

【実施例】本発明の積層チップインダクタの製造方法の
一例を以下に示す。
EXAMPLE An example of a method of manufacturing the multilayer chip inductor of the present invention will be described below.

【0016】まず、Ni−Zn−Cu系の磁性フェライ
トグリーンシート1( 100mmW × 100mmL × 0.1mmT
に、 0.3mm径のスルーホール2を縦1.92mm、横0.96mmの
間隔で約3400個形成した。このようにして、スルーホー
ル2の形成位置が異なるシートを6種類用意した。次い
で、上記スルーホール2を形成したグリーンシート1
に、Agペーストを用い、線幅0.16mmで図1に示すよう
な形状、すなわち両方の端部が直角に 180度屈曲した略
C字状のコイル導体パターン3を印刷した。なお、図1
はチップ1個分を示した図である。
First, a Ni-Zn-Cu system magnetic ferrite green sheet 1 (100 mm W x 100 mm L x 0.1 mm T )
Further, about 3400 through holes 2 having a diameter of 0.3 mm were formed at intervals of 1.92 mm in length and 0.96 mm in width. In this way, six types of sheets having different positions for forming the through holes 2 were prepared. Next, the green sheet 1 having the through holes 2 formed therein
1 was printed using Ag paste with a line width of 0.16 mm, as shown in FIG. 1, that is, a substantially C-shaped coil conductor pattern 3 in which both ends were bent at 180 degrees at a right angle. Note that FIG.
FIG. 4 is a diagram showing one chip.

【0017】次に、スルーホール2およびコイル導体パ
ターン3を形成したシート1を、図1に示すような構成
で積層し、その上下にダミーシートをそれぞれ3枚づつ
積層して圧着した後、1.92mm×0.96mmのチップ寸法に裁
断し、一対の対向する端面にコイル末端が導出されたチ
ップ素体を得た。なお、図3に、上記得られたチップ素
体を積層方向に切断した断面図を示した。
Next, the sheets 1 on which the through holes 2 and the coil conductor patterns 3 are formed are laminated in a structure as shown in FIG. 1, and three dummy sheets are laminated on each of the upper and lower portions of the sheet 1 and pressure-bonded thereto. It was cut into a chip size of mm × 0.96 mm to obtain a chip element body in which coil ends were led out to a pair of opposing end faces. Note that FIG. 3 shows a cross-sectional view of the obtained chip element body cut in the stacking direction.

【0018】次いで、これらのチップ素体を 900℃で焼
成し(チップ寸法 1.6mm× 0.8mm)、チップ素体におけ
るコイル末端が導出された対向する一対の端面に、外部
端子電極を形成し、積層チップインダクタを得た。
Next, these chip bodies were fired at 900 ° C. (chip size 1.6 mm × 0.8 mm), and external terminal electrodes were formed on a pair of opposing end faces from which the coil ends of the chip bodies were led out, A multilayer chip inductor was obtained.

【0019】上記のようにして得た積層チップインダク
タから無作為に 100個を抜き取り、インダクタンス
(L)を測定したところ、Lの平均値は 0.068±0.007
μHであり、コイルの短絡によってL値が変動したもの
はなかった。
From the multilayer chip inductor obtained as described above, 100 pieces were randomly sampled and the inductance (L) was measured. The average value of L was 0.068 ± 0.007.
It was μH, and none of the L values fluctuated due to the short circuit of the coil.

【0020】[0020]

【比較例】図2および図4に示すように、積層した際、
スルーホールが積層方向に一直線状に並ぶように、シー
ト1にスルーホール2を形成したこと以外は実施例と同
様にして積層チップインダクタを複数個作製し、その中
から無作為に 100個を抜き取り、インダクタンス(L)
を測定したところ、Lの平均値は0.062 ±0.022 μHで
あり、コイルの一部が短絡し、L値が変動してしまった
ものが複数個認められた。
Comparative Example As shown in FIGS. 2 and 4, when laminated,
A plurality of layered chip inductors were produced in the same manner as in the example except that the through holes 2 were formed in the sheet 1 so that the through holes were aligned in a straight line in the stacking direction. , Inductance (L)
The average value of L was 0.062 ± 0.022 μH, and a part of the coil was short-circuited and the L value was varied.

【0021】[0021]

【発明の効果】本発明の開発により、スルーホールに集
中していた応力が分散されるようになった。そのため、
応力の一部集中によるグリーンシートの破壊、コイル導
体パターンの延びや切れなどが防止され、コイルの短絡
によるL値の変動がなくなるばかりではなく、加速試験
における特性変化も少なくなり、信頼性を維持したまま
小形化することができるようになった。
As a result of the development of the present invention, the stress concentrated in the through holes can be dispersed. for that reason,
The green sheet is prevented from being broken due to the partial concentration of stress, and the coil conductor pattern is prevented from being extended or cut, so that not only the L value does not fluctuate due to the short circuit of the coil, but also the characteristic change in the acceleration test is reduced and the reliability is maintained It became possible to miniaturize it as it was.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の積層チップインダクタを構成するシー
トの積層態様を示す分解斜視図である。
FIG. 1 is an exploded perspective view showing a stacking mode of sheets constituting a multilayer chip inductor of the present invention.

【図2】従来の積層チップインダクタを構成するシート
の積層態様を示す分解斜視図である。
FIG. 2 is an exploded perspective view showing a stacking mode of sheets forming a conventional multilayer chip inductor.

【図3】図1に示すシートからなる積層体の側断面図で
ある。
FIG. 3 is a side sectional view of a laminated body including the sheet shown in FIG.

【図4】図2に示すシートからなる積層体の側断面図で
ある。
FIG. 4 is a side sectional view of a laminate including the sheet shown in FIG.

【符号の説明】[Explanation of symbols]

1‥‥‥磁性フェライトグリーンシート 2‥‥‥スルーホール 3‥‥‥コイル導体パターン 1 Magnetic Ferrite Green Sheet 2 Through Hole 3 Coil Conductor Pattern

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 複数枚の磁性体セラミックグリーンシー
トにおける所定位置にスルーホールおよびコイル導体パ
ターンを形成し、これらのシートを積層および圧着する
ことによって隣接するコイル導体パターンをスルーホー
ル接続し、得られたらせん状のコイルが埋設された磁性
フェライト素体を焼成した後、磁性フェライト素体にお
けるコイル末端が導出された一対の対向する端面に外部
端子電極を形成する積層チップインダクタの製造方法で
あって、シートを積層した際におけるシート積層方向の
スルーホールの並びがシート積層方向と直交する方向に
互いにずれるように、スルーホールをシートにおけるコ
イル導体パターンが印刷される部分内で分散させて形成
することを特徴とする積層チップインダクタの製造方
法。
1. A through-hole and a coil conductor pattern are formed at a predetermined position in a plurality of magnetic ceramic green sheets, and the adjacent coil conductor patterns are through-hole connected by laminating and crimping these sheets, which is obtained. A method for manufacturing a multilayer chip inductor, comprising forming an external terminal electrode on a pair of opposing end faces from which a coil end of a magnetic ferrite element body is led out after firing a magnetic ferrite element body in which a spiral coil is embedded. , When the sheets are stacked, the through holes are dispersed and formed in the portion of the sheet where the coil conductor pattern is printed so that the arrangement of the through holes in the sheet stacking direction is displaced from each other in the direction orthogonal to the sheet stacking direction. And a method of manufacturing a multilayer chip inductor.
JP24265392A 1992-08-19 1992-08-19 Manufacture of laminated chip inductor Pending JPH0669057A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24265392A JPH0669057A (en) 1992-08-19 1992-08-19 Manufacture of laminated chip inductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24265392A JPH0669057A (en) 1992-08-19 1992-08-19 Manufacture of laminated chip inductor

Publications (1)

Publication Number Publication Date
JPH0669057A true JPH0669057A (en) 1994-03-11

Family

ID=17092250

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24265392A Pending JPH0669057A (en) 1992-08-19 1992-08-19 Manufacture of laminated chip inductor

Country Status (1)

Country Link
JP (1) JPH0669057A (en)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0706231A1 (en) * 1994-10-04 1996-04-10 Mitsubishi Denki Kabushiki Kaisha Antenna equipment
EP0759646A1 (en) * 1995-08-07 1997-02-26 Murata Manufacturing Co., Ltd. Chip antenna
EP0762539A1 (en) * 1995-08-17 1997-03-12 Murata Manufacturing Co., Ltd. Chip antenna
EP0790665A1 (en) * 1996-02-16 1997-08-20 Murata Manufacturing Co., Ltd. Chip antenna
EP0793293A1 (en) * 1996-02-21 1997-09-03 Murata Manufacturing Co., Ltd. Antenna unit
EP0812030A1 (en) * 1996-06-05 1997-12-10 Murata Manufacturing Co., Ltd. Chip Antenna
EP0800229A3 (en) * 1996-04-05 1998-05-27 Murata Manufacturing Co., Ltd. Chip Antenna and method of making same
EP0978852A1 (en) * 1998-08-04 2000-02-09 Korea Electronics Technology Institute Multilayer type chip inductor
JP2004080023A (en) * 2002-07-30 2004-03-11 Sumitomo Special Metals Co Ltd Multilayer inductor
KR100453429B1 (en) * 1998-10-22 2004-10-20 다이요 유덴 가부시키가이샤 Laminated electric parts
JP2012028522A (en) * 2010-07-22 2012-02-09 Kyocera Corp Stacked electronic component and manufacturing method thereof
US8193894B2 (en) 2009-04-02 2012-06-05 Murata Manufacturing Co., Ltd. Electronic component and method of manufacturing same
CN104641432A (en) * 2012-09-20 2015-05-20 株式会社丰田自动织机 Planar coil and manufacturing method for transformer and planar coil

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1204159A2 (en) * 1994-10-04 2002-05-08 Mitsubishi Denki Kabushiki Kaisha Antenna equipment
US5541610A (en) * 1994-10-04 1996-07-30 Mitsubishi Denki Kabushiki Kaisha Antenna for a radio communication apparatus
EP0706231A1 (en) * 1994-10-04 1996-04-10 Mitsubishi Denki Kabushiki Kaisha Antenna equipment
EP1204159A3 (en) * 1994-10-04 2004-02-25 Mitsubishi Denki Kabushiki Kaisha Antenna equipment
EP0759646A1 (en) * 1995-08-07 1997-02-26 Murata Manufacturing Co., Ltd. Chip antenna
EP0762539A1 (en) * 1995-08-17 1997-03-12 Murata Manufacturing Co., Ltd. Chip antenna
EP0790665A1 (en) * 1996-02-16 1997-08-20 Murata Manufacturing Co., Ltd. Chip antenna
US6054956A (en) * 1996-02-21 2000-04-25 Murata Manufacturing Co., Ltd. Antenna unit having power radiation conductor
EP0793293A1 (en) * 1996-02-21 1997-09-03 Murata Manufacturing Co., Ltd. Antenna unit
EP0800229A3 (en) * 1996-04-05 1998-05-27 Murata Manufacturing Co., Ltd. Chip Antenna and method of making same
US5892489A (en) * 1996-04-05 1999-04-06 Murata Manufacturing Co., Ltd. Chip antenna and method of making same
US5933116A (en) * 1996-06-05 1999-08-03 Murata Manufacturing Co., Ltd. Chip antenna
EP0812030A1 (en) * 1996-06-05 1997-12-10 Murata Manufacturing Co., Ltd. Chip Antenna
EP0978852A1 (en) * 1998-08-04 2000-02-09 Korea Electronics Technology Institute Multilayer type chip inductor
KR100453429B1 (en) * 1998-10-22 2004-10-20 다이요 유덴 가부시키가이샤 Laminated electric parts
JP2004080023A (en) * 2002-07-30 2004-03-11 Sumitomo Special Metals Co Ltd Multilayer inductor
US8193894B2 (en) 2009-04-02 2012-06-05 Murata Manufacturing Co., Ltd. Electronic component and method of manufacturing same
JP2012028522A (en) * 2010-07-22 2012-02-09 Kyocera Corp Stacked electronic component and manufacturing method thereof
CN104641432A (en) * 2012-09-20 2015-05-20 株式会社丰田自动织机 Planar coil and manufacturing method for transformer and planar coil

Similar Documents

Publication Publication Date Title
US8159322B2 (en) Laminated coil
US7106161B2 (en) Coil component
US6189200B1 (en) Method for producing multi-layered chip inductor
KR100552010B1 (en) Multilayer electronic component and manufacturing method therefor
JPS6261305A (en) Laminated chip coil
US20120062348A1 (en) Laminated coil
JPH0669057A (en) Manufacture of laminated chip inductor
JPH0258813A (en) Layer-built inductor
KR100304792B1 (en) Multilayer coil and manufacturing method for the same
KR20000011521A (en) Inductor element and manufacturing method thereof
JP3132786B2 (en) Multilayer chip inductor and method of manufacturing the same
US6476690B1 (en) Laminated LC component with rotationally symmetric capacitor electrodes
JPH1197256A (en) Laminated chip inductor
JPH06120065A (en) Manufacture of multilayer ceramic inductor
JP2002270432A (en) Laminated component and its manufacturing method
JPH10270249A (en) Laminated type coil part
JPH11354326A (en) Laminated inductor and its manufacture
JP2539613Y2 (en) Chip inductor
JP2938631B2 (en) Manufacturing method of multilayer ceramic inductor
JP4635430B2 (en) Multilayer coil parts
JP2001093733A (en) Laminated chip inductor and method for manufacturing thereof
JPH04165606A (en) Chip bead inductor and manufacture thereof
JP2001060518A (en) Laminated electronic component
JPH082972Y2 (en) Multilayer inductor array
JPS6031242Y2 (en) LC composite parts

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20010918