JPH0370261B2 - - Google Patents
Info
- Publication number
- JPH0370261B2 JPH0370261B2 JP21284385A JP21284385A JPH0370261B2 JP H0370261 B2 JPH0370261 B2 JP H0370261B2 JP 21284385 A JP21284385 A JP 21284385A JP 21284385 A JP21284385 A JP 21284385A JP H0370261 B2 JPH0370261 B2 JP H0370261B2
- Authority
- JP
- Japan
- Prior art keywords
- protection key
- memory protection
- program
- transmission means
- word
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005540 biological transmission Effects 0.000 claims description 20
- 230000010365 information processing Effects 0.000 claims description 5
- 238000000605 extraction Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000012790 confirmation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Storage Device Security (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は記憶保護キー制御装置に関し、特にパ
イプライン制御を行う情報処理システムにおいて
プログラム状態語の変更に伴う記憶保護キー変更
の制御を行う記憶保護キー制御装置に関する。
イプライン制御を行う情報処理システムにおいて
プログラム状態語の変更に伴う記憶保護キー変更
の制御を行う記憶保護キー制御装置に関する。
従来、この種の記憶保護キー制御装置は、プロ
グラム状態語の変更に伴い実行プログラムの参照
情報への読出し、格納および実行に関する許可ま
たは禁止を表示する記憶保護キーを変更するとき
には、プログラム状態語内のに新たな記憶保護キ
ーが確定するのを待つてからプログラム状態語よ
り記憶保護キーを伝達手段を介してオペランド取
出し回路に伝達するという制御を行つていた。
グラム状態語の変更に伴い実行プログラムの参照
情報への読出し、格納および実行に関する許可ま
たは禁止を表示する記憶保護キーを変更するとき
には、プログラム状態語内のに新たな記憶保護キ
ーが確定するのを待つてからプログラム状態語よ
り記憶保護キーを伝達手段を介してオペランド取
出し回路に伝達するという制御を行つていた。
上述した従来の記憶保護キー制御装置は、プロ
グラム状態語の変更に伴つて記憶保護キーを変更
するときには新たな記憶保護キーがパイプライン
の最下段に存在するプログラム状態語に伝達され
て確定するまで待つてから記憶保護キーをオペラ
ンド取出し回路に伝達していたので、記憶保護キ
ーの変更に多くの時間を要し、パイプライン制御
を行う情報処理システムの性能を低下させるとい
う欠点がある。
グラム状態語の変更に伴つて記憶保護キーを変更
するときには新たな記憶保護キーがパイプライン
の最下段に存在するプログラム状態語に伝達され
て確定するまで待つてから記憶保護キーをオペラ
ンド取出し回路に伝達していたので、記憶保護キ
ーの変更に多くの時間を要し、パイプライン制御
を行う情報処理システムの性能を低下させるとい
う欠点がある。
本発明の目的は、プログラム状態語の確定を待
つことなしに新たな記憶保護キーをオペランド取
出し回路に伝達することができるようにした記憶
保護キー制御装置を提供することにある。
つことなしに新たな記憶保護キーをオペランド取
出し回路に伝達することができるようにした記憶
保護キー制御装置を提供することにある。
本発明の記憶保護キー制御装置は、パイプライ
ン制御を行う情報処理システムの記憶保護キー制
御装置において、命令の順序の制御および実行中
のプログラムに関連したシステム状況を保持し表
示するプログラム状態語と、演算実行結果を保持
するレジスタと、前記プログラム状態語より実行
プログラムの参照情報への読出し、格納および実
行に関する許可または禁止の情報である記憶保護
キーを伝達する第１の伝達手段と、前記演算実行
結果を保持するレジスタより前記記憶保護キーと
同様の記憶保護キーを伝達する第２の伝達手段
と、前記プログラム状態語の変更に伴う前記記憶
保護キーの変更時に新たなプログラム状態語の確
定するまでは前記第２の伝達手段より伝達された
前記記憶保護キーを選択しそれ以外のときには前
記第１の伝達手段より伝達された前記記憶保護キ
ーを選択してオペランド取出し回路に供給する選
択手段とを有する。
ン制御を行う情報処理システムの記憶保護キー制
御装置において、命令の順序の制御および実行中
のプログラムに関連したシステム状況を保持し表
示するプログラム状態語と、演算実行結果を保持
するレジスタと、前記プログラム状態語より実行
プログラムの参照情報への読出し、格納および実
行に関する許可または禁止の情報である記憶保護
キーを伝達する第１の伝達手段と、前記演算実行
結果を保持するレジスタより前記記憶保護キーと
同様の記憶保護キーを伝達する第２の伝達手段
と、前記プログラム状態語の変更に伴う前記記憶
保護キーの変更時に新たなプログラム状態語の確
定するまでは前記第２の伝達手段より伝達された
前記記憶保護キーを選択しそれ以外のときには前
記第１の伝達手段より伝達された前記記憶保護キ
ーを選択してオペランド取出し回路に供給する選
択手段とを有する。
次に、本発明について図面を参照して詳細に説
明する。
明する。
図は本発明の記憶保護キー制御装置の一実施例
を示すブロツク図である。本実施例の記憶保護キ
ー制御装置は、命令語１と、命令解読回路２と、
アドレス生成回路３と、オペランド取出し回路４
と、記憶装置５と、装置保護キー６と、演算レジ
スタ７と、プログラム状態語８と、プログラム状
態語８より記憶保護キーを伝達する第１の伝達手
段９と、演算レジスタ７より記憶保護キーを伝達
する第２の伝達手段１０と、選択回路１１とから
構成されている。
を示すブロツク図である。本実施例の記憶保護キ
ー制御装置は、命令語１と、命令解読回路２と、
アドレス生成回路３と、オペランド取出し回路４
と、記憶装置５と、装置保護キー６と、演算レジ
スタ７と、プログラム状態語８と、プログラム状
態語８より記憶保護キーを伝達する第１の伝達手
段９と、演算レジスタ７より記憶保護キーを伝達
する第２の伝達手段１０と、選択回路１１とから
構成されている。
命令語解読回路２は、命令語１の情報を受けて
命令の解読を行う回路である。
命令の解読を行う回路である。
アドレス生成回路３は、命令語解読回路２で解
読された命令語１の情報を基に演算実行に必要な
情報の記憶装置５内の実アドレスを算出する回路
である。
読された命令語１の情報を基に演算実行に必要な
情報の記憶装置５内の実アドレスを算出する回路
である。
記憶装置５は、命令およびデータが格納されて
いる回路であつてソフトウエアにより複数に区分
されて制御されており、32ビツトからなる実アド
レスによりアクセスされる。
いる回路であつてソフトウエアにより複数に区分
されて制御されており、32ビツトからなる実アド
レスによりアクセスされる。
装置保護キー６は、記憶装置５のソフトウエア
により複数に区分された１区分に対して１つずつ
存在し、その区分への実行プログラムの参照情報
の読出し、格納および実行に関する許可または禁
止を表示するものであり、３ビツトよりなる。
により複数に区分された１区分に対して１つずつ
存在し、その区分への実行プログラムの参照情報
の読出し、格納および実行に関する許可または禁
止を表示するものであり、３ビツトよりなる。
プログラム状態語８は、命令の順序の制御およ
び現在実行中のプログラムに関連したシステム情
況を保持し表示するものであり、64ビツトより構
成され、第13ビツトから第15ビツトの３ビツトに
実行プログラムの参照情報の読出し、格納および
実行に関する許可または禁止を表す記憶保護キー
が格納されている。
び現在実行中のプログラムに関連したシステム情
況を保持し表示するものであり、64ビツトより構
成され、第13ビツトから第15ビツトの３ビツトに
実行プログラムの参照情報の読出し、格納および
実行に関する許可または禁止を表す記憶保護キー
が格納されている。
第１の伝達手段９は、プログラム状態語８内の
実行プログラムの参照情報への読出し、格納およ
び実行に関する許可または禁止を表す情報である
記憶保護キーを選択装置１１に伝達する手段であ
る。
実行プログラムの参照情報への読出し、格納およ
び実行に関する許可または禁止を表す情報である
記憶保護キーを選択装置１１に伝達する手段であ
る。
第２の伝達手段１０は、プログラム状態語８が
変更される命令が実行され、その実行結果として
得られた新たなプログラム状態語を演算レジスタ
７が保持しているときに、新たな記憶保護キーを
演算レジスタ７より選択装置１１に伝達する手段
である。
変更される命令が実行され、その実行結果として
得られた新たなプログラム状態語を演算レジスタ
７が保持しているときに、新たな記憶保護キーを
演算レジスタ７より選択装置１１に伝達する手段
である。
選択回路１１は、通常、プログラム状態語８か
ら第１の伝達手段９を介して伝達された記憶保護
キーを選択してオペランドへ取出し回路４に供給
するが、プログラム状態語８が変更される命令が
実行されその実行結果として得られた新たなプロ
グラム状態語を演算レジスタ７が保持していると
きには、演算レジスタ７から第２の伝達手段１０
を介して伝達された記憶保護キーを選択してオペ
ランド取出し回路４に供給する回路である。
ら第１の伝達手段９を介して伝達された記憶保護
キーを選択してオペランドへ取出し回路４に供給
するが、プログラム状態語８が変更される命令が
実行されその実行結果として得られた新たなプロ
グラム状態語を演算レジスタ７が保持していると
きには、演算レジスタ７から第２の伝達手段１０
を介して伝達された記憶保護キーを選択してオペ
ランド取出し回路４に供給する回路である。
オペランド取出し回路４は、アドレス生成回路
３で生成された実アドレスと選択回路１１により
選択された記憶保護キーとを用いて記憶装置５に
アクセスを行う回路である。このアクセスを行う
際には、供給された記憶保護キーと装置保護キー
６との大小を比較し、記憶保護キーが装置保護キ
ー６より小さいか等しければオペランドの取出し
を行い演算レジスタ７にオペランドの供給を行う
が、記憶保護キーが装置保護キー６より大きけれ
ばオペランドの取出しが禁止されるためにオペラ
ンド取出しの例外を検出して処理を終了する。
３で生成された実アドレスと選択回路１１により
選択された記憶保護キーとを用いて記憶装置５に
アクセスを行う回路である。このアクセスを行う
際には、供給された記憶保護キーと装置保護キー
６との大小を比較し、記憶保護キーが装置保護キ
ー６より小さいか等しければオペランドの取出し
を行い演算レジスタ７にオペランドの供給を行う
が、記憶保護キーが装置保護キー６より大きけれ
ばオペランドの取出しが禁止されるためにオペラ
ンド取出しの例外を検出して処理を終了する。
演算レジスタ７は、オペランド取出し回路４の
動作により記憶装置５からオペランドが供給され
て演算が実行される際に用いられるレジスタであ
る。
動作により記憶装置５からオペランドが供給され
て演算が実行される際に用いられるレジスタであ
る。
次に、このように構成された本実施例の記憶保
護キー制御装置の動作について具体的な値を用い
て詳細に説明する。
護キー制御装置の動作について具体的な値を用い
て詳細に説明する。
今、プログラム状態語８が16進数の
“1FF8100000112000”（“ ”は16進数を表す。以
下同様）という情報を保持し、命令語１がプログ
ラム状態語８を変更する命令である“92102000”
を供給され、装置保護キー６が全区分とも２進数
の“001”(2)（“ ”(2)は２進数を表す。以下同様）
である場合について考える。
“1FF8100000112000”（“ ”は16進数を表す。以
下同様）という情報を保持し、命令語１がプログ
ラム状態語８を変更する命令である“92102000”
を供給され、装置保護キー６が全区分とも２進数
の“001”(2)（“ ”(2)は２進数を表す。以下同様）
である場合について考える。
命令語１の“92102000”が命令語解読回路２に
より解読され、アドレス生成回路３にアドレス生
成に必要な命令語１の第12ビツトから第31ビツト
の“02000”の情報が供給される。アドレス生成
回路３は、命令解読回路２より供給されたアドレ
ス生成に必要な命令語１の第12ビツトから第31ビ
ツトの“02000”の情報から実アドレス
“00120000”を生成する。
より解読され、アドレス生成回路３にアドレス生
成に必要な命令語１の第12ビツトから第31ビツト
の“02000”の情報が供給される。アドレス生成
回路３は、命令解読回路２より供給されたアドレ
ス生成に必要な命令語１の第12ビツトから第31ビ
ツトの“02000”の情報から実アドレス
“00120000”を生成する。
選択回路１１は、プログラム状態語８から第１
の伝達手段９を介して伝達された記憶保護キーを
選択する状態にあり、プログラム状態語８
“92102000”内の第13ビツトから第15ビツトの
“000”(2)を記憶保護キーとする。
の伝達手段９を介して伝達された記憶保護キーを
選択する状態にあり、プログラム状態語８
“92102000”内の第13ビツトから第15ビツトの
“000”(2)を記憶保護キーとする。
オペランド取出し回路４は、選択回路１１によ
り供給された記憶保護キー“000”(2)とアドレス生
成回路３より供給された実アドレス“00120000”
とを用いて記憶装置５にアクセスする。このと
き、記憶保護キーは“000”(2)であり装置保護キー
６は“001”(2)であるから保護キー記憶の方が装置
保護キー６より小さく実行プログラムの参照情報
への読出し、格納および実行は許可されるので、
オペランド取出し回路４はオペランドの取出しを
正常に行うことができ、演算レジスタ７に記憶装
置５の実アドレス“00120000”から８バイトに格
納されている“1FF9100000113000”が供給され
る。
り供給された記憶保護キー“000”(2)とアドレス生
成回路３より供給された実アドレス“00120000”
とを用いて記憶装置５にアクセスする。このと
き、記憶保護キーは“000”(2)であり装置保護キー
６は“001”(2)であるから保護キー記憶の方が装置
保護キー６より小さく実行プログラムの参照情報
への読出し、格納および実行は許可されるので、
オペランド取出し回路４はオペランドの取出しを
正常に行うことができ、演算レジスタ７に記憶装
置５の実アドレス“00120000”から８バイトに格
納されている“1FF9100000113000”が供給され
る。
演算レジスタ７は、この“1FF9100000113000”
のデータを得て、これを新たなプログラム状態語
としてプログラム状態語８に格納する動作を開始
する。このとき同時に、第２の伝達手段１０も動
作し、演算レジスタ７の保持する新たなプログラ
ム状態語の第13ビツトから第15ビツトの“001”(2)
を選択回路１１に伝達する。
のデータを得て、これを新たなプログラム状態語
としてプログラム状態語８に格納する動作を開始
する。このとき同時に、第２の伝達手段１０も動
作し、演算レジスタ７の保持する新たなプログラ
ム状態語の第13ビツトから第15ビツトの“001”(2)
を選択回路１１に伝達する。
選択回路１１は、第２の伝達手段１０より伝達
される記憶保護キー“001”(2)を選択し、オペラン
ド取出し回路４にこの新たな記憶保護キー“001”
(2)を供給する。したがつて、この時点で次命令の
命令取出しが可能となる。
される記憶保護キー“001”(2)を選択し、オペラン
ド取出し回路４にこの新たな記憶保護キー“001”
(2)を供給する。したがつて、この時点で次命令の
命令取出しが可能となる。
次命令の命令取出しが可能となつた後、新たな
プログラム状態語がプログラム状態語８に確定す
る。このプログラム状態語８の確定後は、選択回
路１１は第１の伝達手段９より伝達された記憶保
護キーを選択するようになり、プログラム状態語
８からの記憶保護キーに基づいて記憶装置５の記
憶保護が行われる通常の制御状態に復帰する。
プログラム状態語がプログラム状態語８に確定す
る。このプログラム状態語８の確定後は、選択回
路１１は第１の伝達手段９より伝達された記憶保
護キーを選択するようになり、プログラム状態語
８からの記憶保護キーに基づいて記憶装置５の記
憶保護が行われる通常の制御状態に復帰する。
以上説明したように本発明は、演算実行結果を
保持するレジスタより実行プログラムの参照情報
への読出し、格納および実行に関する許可または
禁止の情報である記憶保護キーを伝達する第２の
伝達手段を設けることにより、プログラム状態語
の変更に伴い記憶保護キーを変更するときにプロ
グラム状態語に記憶保護キーが確定しなくても演
算実行結果を保持するレジスタに記憶保護キーが
確定したならば新たな記憶保護キーを伝達するこ
とが可能となり、パイプライン制御を行う情報処
理システムの性能を向上させることができるとい
う効果がある。
保持するレジスタより実行プログラムの参照情報
への読出し、格納および実行に関する許可または
禁止の情報である記憶保護キーを伝達する第２の
伝達手段を設けることにより、プログラム状態語
の変更に伴い記憶保護キーを変更するときにプロ
グラム状態語に記憶保護キーが確定しなくても演
算実行結果を保持するレジスタに記憶保護キーが
確定したならば新たな記憶保護キーを伝達するこ
とが可能となり、パイプライン制御を行う情報処
理システムの性能を向上させることができるとい
う効果がある。
図は本発明の一実施例を示す記憶保護キー制御
装置のブロツク図である。 図において、１…命令語、２…命令語解読回
路、３…アドレス生成回路、４…オペランド取出
し回路、５…記憶装置、６…装置保護キー、７…
演算レジスタ、８…プログラム状態語、９…第１
の伝達手段、１０…第２の伝達手段、１１…選択
回路である。
装置のブロツク図である。 図において、１…命令語、２…命令語解読回
路、３…アドレス生成回路、４…オペランド取出
し回路、５…記憶装置、６…装置保護キー、７…
演算レジスタ、８…プログラム状態語、９…第１
の伝達手段、１０…第２の伝達手段、１１…選択
回路である。
Claims (1)
- 【特許請求の範囲】 １ パイプライン制御を行う情報処理システムの
記憶保護キー制御装置において、 命令の順序の制御および実行中のプログラムに
関連したシステム状況を保持し表示するプログラ
ム状態語と、 演算実行結果を保持するレジスタと、 前記プログラム状態語より実行プログラムの参
照情報への読出し、格納および実行に関する許可
または禁止の情報である記憶保護キーを伝達する
第１の伝達手段と、 前記演算実行結果を保持するレジスタより前記
記憶保護キーと同様の記憶保護キーを伝達する第
２の伝達手段と、 前記プログラム状態語の変更に伴う前記記憶保
護キーの変更時に新たなプログラム状態語の確定
するまでは前記第２の伝達手段より伝達された前
記記憶保護キーを選択しそれ以外のときには前記
第１の伝達手段より伝達された前記記憶保護キー
を選択してオペランド取出し回路に供給する選択
手段と、 を有することを特徴とする記憶保護キー制御装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21284385A JPS6272045A (ja) | 1985-09-25 | 1985-09-25 | 記憶保護キ−制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21284385A JPS6272045A (ja) | 1985-09-25 | 1985-09-25 | 記憶保護キ−制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6272045A JPS6272045A (ja) | 1987-04-02 |
| JPH0370261B2 true JPH0370261B2 (ja) | 1991-11-07 |
Family
ID=16629255
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21284385A Granted JPS6272045A (ja) | 1985-09-25 | 1985-09-25 | 記憶保護キ−制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6272045A (ja) |
-
1985
- 1985-09-25 JP JP21284385A patent/JPS6272045A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6272045A (ja) | 1987-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4942519A (en) | Coprocessor having a slave processor capable of checking address mapping | |
| EP0464615B1 (en) | Microcomputer equipped with DMA controller | |
| EP0148478B1 (en) | A data processor with control of the significant bit lenghts of general purpose registers | |
| RU2000100357A (ru) | Управление доступом к данным сопроцессора | |
| EP0248436A2 (en) | Method of and apparatus for processing data | |
| JPH01131949A (ja) | 処理依頼機能を持つ並列計算機 | |
| JPS63240632A (ja) | 情報処理装置 | |
| US3931615A (en) | Controller for digital devices | |
| US5696957A (en) | Integrated circuit comprising a central processing unit for executing a plurality of programs | |
| KR100972160B1 (ko) | 데이터 액세스 프로그램 명령 인코딩 | |
| EP0240606B1 (en) | Pipe-line processing system and microprocessor using the system | |
| EP0163279B1 (en) | Vector processor | |
| US4967339A (en) | Operation control apparatus for a processor having a plurality of arithmetic devices | |
| JPH03233630A (ja) | 情報処理装置 | |
| US4259718A (en) | Processor for a data processing system | |
| US4816992A (en) | Method of operating a data processing system in response to an interrupt | |
| JPH0370261B2 (ja) | ||
| JPS6217773B2 (ja) | ||
| US6321319B2 (en) | Computer system for allowing a two word jump instruction to be executed in the same number of cycles as a single word jump instruction | |
| JPH07295802A (ja) | プログラムカード及びこれを用いた計算機 | |
| JPS60105043A (ja) | 情報処理方式 | |
| JPS6235694B2 (ja) | ||
| JPH0348954A (ja) | キー記憶制御方式 | |
| JP2622026B2 (ja) | 中央処理装置におけるレジスタ書込制御方式 | |
| JP2942449B2 (ja) | データ処理装置 |