JPH0370056A - Self-diagnostic device for rom - Google Patents

Self-diagnostic device for rom

Info

Publication number
JPH0370056A
JPH0370056A JP1206405A JP20640589A JPH0370056A JP H0370056 A JPH0370056 A JP H0370056A JP 1206405 A JP1206405 A JP 1206405A JP 20640589 A JP20640589 A JP 20640589A JP H0370056 A JPH0370056 A JP H0370056A
Authority
JP
Japan
Prior art keywords
rom
address
internal data
computer system
self
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1206405A
Other languages
Japanese (ja)
Inventor
Hirotaka Sakashita
坂下 浩隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Telecom Networks Ltd
Original Assignee
Fujitsu Telecom Networks Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Telecom Networks Ltd filed Critical Fujitsu Telecom Networks Ltd
Priority to JP1206405A priority Critical patent/JPH0370056A/en
Publication of JPH0370056A publication Critical patent/JPH0370056A/en
Pending legal-status Critical Current

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

PURPOSE:To exactly and surely execute a check and to improve the reliability of a computer system by successively reading out the internal data of a ROM, adding the read data and executing a self-diagnosis part, which decides whether the internal data are normal or abnormal, according to an addition result by a hardware. CONSTITUTION:When a control means 165 is turned to a check mode, a computer system 10 is held in a reset mode. An address generating means 162 successively designate addresses from the initial address to the final address of a ROM 11 with the operation of the control means 165 and the internal data, which are read out from the ROM 11 by this address designation, are added by an adding means 164. In the control means 165, this addition result is compared with a value determined in advance and it is decided whether the internal data of the ROM 11 are normal or abnormal. Thus, the internal data of the ROM 11 can be checked in the manner to the hardware and the internal data can be exactly and surely checked.

Description

【発明の詳細な説明】 〔概 要〕 本発明は、コンピュータ関連装置、その他の電気機器の
制御に使用されるコンピュータシステムのROMの自己
診断装置に関し、ROMの内部データを確実にチエツク
できることを目的とし、コンピュータシステムを構成す
るR OMのアドレスを初期番地から最終番地まで順次
指定するアドレス発生手段と、前記アドレス発生手段に
よりアドレス指定されることで前記ROMから読み出さ
れる内部データを加算する加算手段と、前記アドレス発
生手段及び前記加算手段を制御すると共に前記ROMの
チェックモード時は前記コンピュータシステムをリセッ
トモードにし、かつ前記加算手段の加算結果から前記R
OMの正常7異常を判定する制御手段とを備えるよう構
成する。
[Detailed Description of the Invention] [Summary] The present invention relates to a ROM self-diagnosis device of a computer system used for controlling computer-related devices and other electrical equipment, and an object thereof is to be able to reliably check the internal data of the ROM. address generating means for sequentially specifying addresses of a ROM constituting a computer system from an initial address to a final address; and an adding means for adding internal data read out from the ROM when addressed by the address generating means. , controls the address generating means and the adding means, puts the computer system in the reset mode when in the ROM check mode, and calculates the R from the addition result of the adding means.
and a control means for determining whether the OM is normal or abnormal.

(産業上の利用分野) 本発明は、コンピュータ関連装置、その他電気機器の制
御に使用されるコンピュータシステムのROM (Re
ad 0nly Memory)の自己診断装置に係り
、特にROMに格納されたデータが正しいか否かをチエ
ツクする自己診断装置に関する。
(Industrial Application Field) The present invention relates to a ROM (Re) of a computer system used for controlling computer-related devices and other electrical equipment.
The present invention relates to a self-diagnosis device (ad only memory), and particularly to a self-diagnosis device that checks whether data stored in a ROM is correct.

〔従来の技術〕[Conventional technology]

コンピュータシステムを内蔵した電気機器において、そ
のコンピュータシステムをIJ?卸するためのプログラ
ムは、通常ROMに記憶されている。
In electrical equipment with a built-in computer system, is the computer system IJ? A program for wholesale is usually stored in a ROM.

また、このようなコンピュータシステムを内蔵した電気
機器では、その動作の信頼性を上げるため、もしくは故
障を知る必要がある観点から、ROMの内部データが正
常に記憶されているかを自己診断できることが望まれる
In addition, in order to improve the reliability of the operation of electrical equipment that incorporates such a computer system, or from the perspective of needing to know about failures, it is desirable to be able to self-diagnose whether the internal data in the ROM is stored correctly. It will be done.

従来、このようなROMの自己診断方法には、ROM内
に自己診断のためのプログラムを格納しておき、このプ
ログラムをマイクロプロセッサで実行することにより、
内部データの正常、異常判断を行なうものである。
Conventionally, such a ROM self-diagnosis method involves storing a self-diagnosis program in the ROM and executing this program on a microprocessor.
It determines whether internal data is normal or abnormal.

最も典型的なプログラムによる診断方法として、サムチ
エツク方法がある。これは、8ビツト構成のROMの場
合、プログラム制御によりROM内のデータをO番地か
ら最終番地まで順次読み出すと共に、読み出されたデー
タを1バイトづつ加算して全ての内容を加算し、その加
算結果の下位16ビツトの値を予め設定した値と比較し
、その比較結果に基づいてROMの内部データが破壊又
は誤っているか否かを判断するものである。
The most typical diagnostic method using a program is the thumb check method. In the case of an 8-bit ROM, this is done by sequentially reading out the data in the ROM from address O to the final address under program control, adding the read data one byte at a time, and adding all the contents. The value of the lower 16 bits of the result is compared with a preset value, and based on the comparison result, it is determined whether the internal data of the ROM is corrupted or incorrect.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

しかしながら、上述のような従来のROMの診断方法で
は、サムチエツクのためのプログラムをROMに記憶す
るものであるため、チエツクのためのプログラムが正常
であって初めてROMの内部データのチエツクが可能に
なるのであって、チエツクのためのプログラムが異常の
場合には、ROMの正確なデータチエツクができないと
いう問題があった。
However, in the conventional ROM diagnostic method as described above, the program for the thumb check is stored in the ROM, so the internal data of the ROM can only be checked if the program for the check is normal. However, if the program for checking is abnormal, there is a problem in that accurate data checking of the ROM cannot be performed.

本発明は、このような点に鑑みなされたもので、ROM
の内部データを確実にチエツクできるROMの自己診断
装置を提供することを目的とする。
The present invention has been made in view of the above points, and is a ROM
An object of the present invention is to provide a ROM self-diagnosis device that can reliably check the internal data of a ROM.

〔課題を解決するための手段〕[Means to solve the problem]

本発明に係るROMの自己診断装置は、コンピュータシ
ステムを構成するROMのアドレス、を初期番地から最
終番地まで順次指定するアドレス発生手段と、前記アド
レス発生手段によりアドレス指定されることで前記RO
Mから読み出される内部データを加算する加算手段と、
前記アドレス発生手段及び前記加算手段を制御すると共
に前記ROMのチェックモード時は前記コンピュータシ
ステムをリセットモードにし、かつ前記加算手段の加算
結果から前記ROMの正常、異常を判定する制御手段と
を備えてなるものである。
A ROM self-diagnosis device according to the present invention includes an address generating means for sequentially specifying addresses of a ROM constituting a computer system from an initial address to a final address;
Adding means for adding internal data read from M;
control means that controls the address generation means and the addition means, puts the computer system in a reset mode when the ROM is in a check mode, and determines whether the ROM is normal or abnormal based on the addition result of the addition means; It is what it is.

〔作 用〕[For production]

制御手段がチェックモードになると、コンピュータシス
テムがリセットモードに保持される。そして制御手段の
動作に伴いアドレス発生手段がROMを初期番地から最
終番地まで順次アドレス指定すると共に、このアドレス
指定によりROMから読み出される内部データは加算手
段により加算される。この加算結果を制御手段において
予め定めた値と比較することによりROMの内部データ
が正常か異常かを判定する。
Once the control means is in check mode, the computer system is held in reset mode. As the control means operates, the address generating means sequentially addresses the ROM from the initial address to the final address, and the internal data read from the ROM by this addressing is added by the adding means. By comparing this addition result with a predetermined value in the control means, it is determined whether the internal data of the ROM is normal or abnormal.

従って、本発明にあっては、ROMの内部データをハー
ド的にチエツクすることにより、内部データを正確かつ
確実にチエツクすることができる。
Therefore, in the present invention, by checking the internal data of the ROM using hardware, the internal data can be checked accurately and reliably.

〔実施例〕〔Example〕

以下、本発明の実施例を図面に基づいて説明する。 Embodiments of the present invention will be described below based on the drawings.

第1図は、本発明によるROMの自己診断装置の一実施
例を示す全体の構成図である。
FIG. 1 is an overall configuration diagram showing an embodiment of a ROM self-diagnosis device according to the present invention.

図において、電気機器の制御に使用されるコンピュータ
システムは、周知の如く中央処理装置(以下CPUとい
う)10、プログラムメモリ(以下ROMという)11
、データメモリ(以下RAMという)12及びCPUl
0と外部機器とのデータの受渡しを行なう入出力インタ
フェース13とを備え、そして、CPUl0とROMI
I、RAM12及び入出力インタフェース13間はアド
レスバス14及びデータバス15によって接続されてい
る。
In the figure, a computer system used to control electrical equipment includes a central processing unit (hereinafter referred to as CPU) 10 and a program memory (hereinafter referred to as ROM) 11, as is well known.
, data memory (hereinafter referred to as RAM) 12 and CPU1
0 and an input/output interface 13 for exchanging data between the CPU 10 and an external device.
The RAM 12 and the input/output interface 13 are connected by an address bus 14 and a data bus 15.

また、第1図において、全体符号16で示す自己診断部
は、前記コンピュータシステムのROM11の内部デー
タをハードウェア的にチエツクするためのものである。
Further, in FIG. 1, a self-diagnosis section indicated by the general reference numeral 16 is for checking the internal data of the ROM 11 of the computer system in terms of hardware.

前記ROMIIの自己診断部16は、ROM11にアド
レスバス161を介して接続され、ROMIIのアドレ
スをO番地から最終番地まで順次指定するアドレス発生
回路162と、ROMI 1にデータバス163を介し
て接続され、前記アドレス発生回路161によりアドレ
ス指定される毎にROMIIから読み出された内部デー
タを順次加算する8ビツト構戒の加算器164と、前記
アドレス発生回路162及び加算器164に動作タイミ
ング指令を送出すると共にROMIIに対し読出指令を
与え、かつ加算器164でROMIIの最終番地まで加
算した結果に基づいてROM11の内部データの正常、
異常を比較判定する制御回路165とから構成されてい
る。
The ROM II self-diagnosis section 16 is connected to the ROM 11 via an address bus 161 and connected to an address generation circuit 162 that sequentially specifies the address of the ROM II from address O to the final address, and to the ROMI 1 via a data bus 163. , an 8-bit adder 164 that sequentially adds internal data read from ROMII every time an address is specified by the address generation circuit 161, and an operation timing command is sent to the address generation circuit 162 and the adder 164. At the same time, a read command is given to the ROMII, and based on the result of addition up to the final address of the ROMII by the adder 164, the internal data of the ROM11 is determined to be normal.
It is comprised of a control circuit 165 that compares and determines abnormalities.

次に、上記のように構成された本実施例の動作について
説明する。
Next, the operation of this embodiment configured as described above will be explained.

まず、制御回路165に対するパワーオンリセット信号
がOFFの時、制御回路165は作動状態にセットされ
、これによりCPUl0に対しリセット信号を出力して
CPUl0をOF、F状態に保持する。そして制御回路
165からアドレス発生回路162に対し動作タイミン
グ指令(クロック)CLKが出力されると、アドレス発
生回路162からはアドレス信号が出力される。このア
ドレス信号は制御回路165からの動作タイミング指令
を受ける毎に更新され、これによりROMIIのアドレ
スをO番地から最終番地までアドレス指定する。
First, when the power-on reset signal to the control circuit 165 is OFF, the control circuit 165 is set to an active state, thereby outputting a reset signal to the CPU10 to maintain the CPU10 in the OFF or F state. When the control circuit 165 outputs an operation timing command (clock) CLK to the address generation circuit 162, the address generation circuit 162 outputs an address signal. This address signal is updated every time an operation timing command is received from the control circuit 165, thereby specifying the address of the ROM II from address O to the final address.

アドレス信号がアドレスバス161を介してROMII
に加えられると、データが格納されているROMIIの
アドレスを指定し、そして制御回路165から出力され
る読出指令信号165aに基づいてアドレス指定された
ROMIIのデータを8ビツトづつデータバス163を
通して読み出し加算器164に送出する。加算器164
では、制御回路165からのタイミング指令165aに
従ってアドレス指定毎にROMIIから順番に読み出さ
れてくるデータを最終番地まで順次加算する。この時、
加算に伴い生じるオーバフローは無視する。
The address signal is sent to the ROMII via the address bus 161.
When added to ROMII, the address of the ROMII where the data is stored is specified, and based on the read command signal 165a output from the control circuit 165, the data of the specified ROMII is read out and added in 8-bit units via the data bus 163. 164. Adder 164
Then, according to the timing command 165a from the control circuit 165, the data sequentially read from the ROM II for each address specification is sequentially added up to the final address. At this time,
Overflow that occurs due to addition is ignored.

ROMIIの内部データが加算器164により最終番地
まで加算されると、その加算結果は制御回路165に取
り込まれ、予め設定した値と比較され、ROMIIの内
部データが正常か異常かを判定する。なお、比較対象と
なる設定値はROM11の空領域に予め格納されている
When the internal data of the ROMII is added up to the final address by the adder 164, the addition result is taken into the control circuit 165 and compared with a preset value to determine whether the internal data of the ROMII is normal or abnormal. Note that the setting values to be compared are stored in advance in an empty area of the ROM 11.

上記の比較結果が正常であれば、制御回路165からC
PUl0へのリセットを解除する。また、異常と判定さ
れた時は、制御回路165から異常信号165Cを出力
し、これにより図示しないランプ又はブザーなどを動作
することによってROM1lが異常であることをオペレ
ータ等に知らせる。
If the above comparison result is normal, the control circuit 165
Cancels the reset to PUl0. When it is determined that there is an abnormality, the control circuit 165 outputs an abnormality signal 165C, which activates a lamp or buzzer (not shown) to inform the operator that the ROM 1l is abnormal.

上述のような本実施例にあっては、ROMIIの内部デ
ータをハード構成の自己診断部16によってハード的に
チエツクできるようにしたので、従来のようにコンピュ
ータシステムのCPUl0でチエツク処理するためのサ
ムチエツクプログラムが不要になり、従ってROMII
の内部データが正常であるにも拘らず、サムチエツクプ
ログラムが異常であることによりROMの内部データを
正確にチエツクできないという問題が解消し、正確かつ
確実なデータチエツクが可能になると共に、コンピュー
タシステムの信頼性を向上できる。
In this embodiment as described above, since the internal data of the ROMII can be checked by hardware using the self-diagnosis section 16 of the hardware configuration, the thumbnail data for checking processing by the CPU10 of the computer system can be changed from the conventional system. The check program is no longer required, so the ROMII
This solves the problem of not being able to accurately check the internal data of the ROM due to an abnormality in the thumb check program even though the internal data of the computer is normal. reliability can be improved.

なお、上記実施例では、ROMが1個の場合のコンピュ
ータシステムについて説明したが、複数個のROMを内
蔵するコンピュータシステムについても単一の自己診断
部でデータチエツクが可能である。この場合は、上記実
施例の自己診断部に切換手段を付加し、この切換手段に
より各ROMを単一の自己診断部に切換接続すれば良い
In the above embodiment, a computer system having one ROM has been described, but a single self-diagnosis section can also perform a data check on a computer system incorporating a plurality of ROMs. In this case, a switching means may be added to the self-diagnosis section of the above embodiment, and each ROM may be switched and connected to a single self-diagnosis section by this switching means.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、本発明によれば、ROMの内部デ
ータを順次読み出して加算し、この加算結果から内部デ
ータの正常、異常を判定する自己診断部をハードで行な
うよう構成したので、ROMの内部データのチエツクが
正確かつ確実になり、コンピュータシステムの信頼性を
向上できる。
As explained above, according to the present invention, the internal data of the ROM is sequentially read and added, and the self-diagnosis section that determines whether the internal data is normal or abnormal based on the addition result is configured to be performed by hardware. Checking internal data becomes accurate and reliable, improving the reliability of the computer system.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明によるROM自己診断装置の一実施例を
示す全体の構成国である。 図において、 10はCPU、 11はROM、 16は自己診断部、 162はアドレス発生回路、 164は加算器、 165は制御回路である。
FIG. 1 shows the entire configuration of an embodiment of a ROM self-diagnosis device according to the present invention. In the figure, 10 is a CPU, 11 is a ROM, 16 is a self-diagnosis section, 162 is an address generation circuit, 164 is an adder, and 165 is a control circuit.

Claims (1)

【特許請求の範囲】[Claims] (1)電器機器を制御するコンピュータシステムにおい
て、 前記コンピュータシステムを構成するROMのアドレス
を初期番地から最終番地まで順次指定するアドレス発生
手段と、 前記アドレス発生手段によりアドレス指定されることで
前記ROMから読み出される内部データを加算する加算
手段と、 前記アドレス発生手段及び前記加算手段を制御すると共
に前記ROMのチェックモード時は前記コンピュータシ
ステムをリセットモードにし、かつ前記加算手段の加算
結果から前記ROMの正常、異常を判定する制御手段と
、 を備えたことを特徴とするROMの自己診断装置。
(1) In a computer system that controls electrical appliances, an address generating means for sequentially specifying an address of a ROM constituting the computer system from an initial address to a final address; an addition means for adding internal data to be read; and controlling the address generation means and the addition means, putting the computer system in a reset mode when the ROM is in a check mode, and determining whether the ROM is normal based on the addition result of the addition means. A self-diagnosis device for a ROM, comprising: a control means for determining an abnormality; and a control means for determining an abnormality.
JP1206405A 1989-08-09 1989-08-09 Self-diagnostic device for rom Pending JPH0370056A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1206405A JPH0370056A (en) 1989-08-09 1989-08-09 Self-diagnostic device for rom

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1206405A JPH0370056A (en) 1989-08-09 1989-08-09 Self-diagnostic device for rom

Publications (1)

Publication Number Publication Date
JPH0370056A true JPH0370056A (en) 1991-03-26

Family

ID=16522817

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1206405A Pending JPH0370056A (en) 1989-08-09 1989-08-09 Self-diagnostic device for rom

Country Status (1)

Country Link
JP (1) JPH0370056A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS638956A (en) * 1986-06-30 1988-01-14 Nec Corp Memory diagnosing circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS638956A (en) * 1986-06-30 1988-01-14 Nec Corp Memory diagnosing circuit

Similar Documents

Publication Publication Date Title
US5283792A (en) Power up/power down controller and power fail detector for processor
EP0127440A2 (en) Integrated circuit device incorporating a data processing unit and a ROM storing applications program therein
JPS58151648A (en) Data processor having program patching means
JPH052654A (en) Method and circuit for detecting fault of microcomputer
JPH0237600A (en) Testing of read-only-memory and device for executing the same
EP0230536B1 (en) I/o processor for programmable sequence controller
JPH0370056A (en) Self-diagnostic device for rom
EP0827080A2 (en) Mircrocomputer with selfdiagnostic unit
JPH05274189A (en) Monitor and protection circuit device for controller
JP3171615B2 (en) Data transfer retry control method
JPH03266154A (en) Information processor
JPH0226252B2 (en)
WO1985004736A1 (en) Arrangement for supervising a data processing system
JP2892798B2 (en) Digital controller
JPS6118045A (en) Detecting system of program runaway
JPH03211619A (en) Data processor
JPS6362776B2 (en)
JP2727717B2 (en) Programmable controller system
JPH04318628A (en) Central processing unit
JP3060376U (en) Memory device
JPH03130996A (en) Initial setting system for eeprom
JPH1139897A (en) Stored data inspection of digital memory means
JPH04291646A (en) Write monitoring device
JPH01162094A (en) Key telephone system
JPS6385833A (en) Control circuit for microprocessor