JPH036860A - 固体撮像素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は固体撮像素子に関し、特に、暗電流が少なくか
つ受光部の暗電流を一様の大きさにすることのできる、
高密度集積化された固体撮像素子に関する。

［従来の技術］ 第５図は、電荷転送素子を用いた従来の固体撮像素子の
断面図である。同図に示されるように、Ｐ型シリコン基
板５１の表面には、受光部であるＮ型領域５２、該受光
部で光電変換された電荷を転送するためのＮ型領域５６
が形成されており、これらのＮ型領域は、チャネルスト
ッパであるＰ型頭域５３によって分離されている。シリ
コン基板上には、ゲート絶縁膜５４を介してリンがドー
プされた多結晶シリコンからなる電荷制御電８ｉｉ５５
が設けられている。ゲート絶縁膜５４は、第５図に示さ
れるように、１０〜１１００ｎの膜厚で一様の厚さにな
されている。

［発明が解決しようとする課題］ 固体撮像素子の暗電流については、従来、表面準位およ
び格子欠陥に起因するものが注目され、それぞれに対し
て有効な対策がたてられてきた。

すなわち、表面準位に基づく暗電流は、水素雰囲気中で
の熱処理によっであるいは、フォトダイオードとして埋
め込み型のものを用いることによって低減せしめ、また
、格子欠陥によるものはイントリンシック・ゲッタリン
グあるいはエクストリンシック・ゲッタリングによって
対処してきた。

ところが、最近になって従来の暗電流対策では対応しき
れない現象が項在化してきている。すなわち、固体撮像
素子が高解像度化のために次第にその画素数を増加させ
つつあるが、そのため画素を構成する要素は、その平面
寸法および垂直寸法が微細になってきており、そしてこ
の微細化にともない受光部周辺の電荷制御電極端部が半
導体基板に与える応力を無視することができなくなって
きている。この電極端部による応力は半導体基板に歪み
と与え、これが空乏化した受光部において発生　再結合
中心となって暗電流を増加させる。

而して、この歪みは格子欠陥にまでは至っていないので
ゲッタリング技術をもってしても除去することができな
い。

また、この歪みの発生ずる範囲の深さや大きさは、主と
して電荷制御電極の材料と形状およびその下のゲート絶
縁膜の材質と形状によって決まるが、素子の微細化が進
むにつれ、製造工程における熱処理やパターン形成時の
微少なゆらぎが画素間の暗電流の不均一性を大きくして
いる。

［課題を解決するための手段］ 本発明の固体撮像素子は、Ｐ導電型半導体基板の表面に
Ｎ導電型の受光領域と、該受光領域で発生した光電変換
電荷を転送する電荷転送領域とが形成され、半導体基板
上にはゲート絶縁膜を介して電荷制御電極が形成された
ものであって、この電荷制御電極の端部は受光領域に臨
むように形成されており、そして、その部分においてゲ
ート絶縁膜の厚さは他の部分の膜厚よりも厚くなされて
いる。

［実施例コ 次に、本発明の実施例について図面を参照して説明する
。

第１図は、本発明の一実施例の受光部付近の断面図であ
る。同図に示すように、Ｐ型シリコン基板１上には、チ
ャネルストッパであるＰ壁領域３に囲まれて受光部であ
るＮ型領域２が形成されている。シリコン基板１上には
酸化シリコン膜からなるゲート絶縁膜４が設けられその
上には、Ｐ壁領域３の上を越えてその端部がＮ型領域２
に臨むように多結晶シリコンからなる電荷制御電極５が
設けられている。ゲート絶縁膜４は、電荷制御電極５が
Ｎ型領域２に臨む部分６において厚さ８０ｎｍになされ
ているが、他の部分の膜厚は４０ｎｍになされている。

受光部であるＮ型領域２において光電変換された信号電
荷はＮ型領域内に蓄積されるが、第１図に示すように、
受光部に臨む電荷制御電極端部に電荷制御電極下の他の
絶縁膜に比べて厚い絶縁膜が配置されているため、電荷
制御電極端部での半導体基板に与える応力が少なくなり
、受光部のＰＮ接合の空乏層内には歪みがほとんど生じ
なくなり、その結果、受光部で信号電荷に加算される暗
電流は微小なものとなる。

上記実施例素子に対して、電荷制御電極の酸化シリコン
膜の厚さを変え、動作温度６０°Ｃにおいて暗電流を測
定した。電荷制御電極端部の酸化シリコン膜の厚さを４
０ｎｍ、すなわちゲート絶縁膜の厚さを一様としたとき
の暗電流を１とした比率であられすと、ゲート電極端部
の酸化シリコン膜の厚さが６０ｎｍの時０．８．８０ｎ
ｍの時０．４．１１００ｎの時０．３であった。

さらに、上記のように電極端部における酸化膜の膜厚を
増加させることにより、製造工程における熱処理等のゆ
らぎに対して応力の影響が少なくなるため、受光部間の
暗電流の不均一性も少なくなった。

第１図に示した実施例のものは例えば第２図に示す工程
を経て製造される。既知の方法でＰ型シリコン基板１に
チャネルストッパであるＰ壁領域３、受光部であるＮ型
領域２を形成する［第２図（ａ）］。次に、例えば９０
０°Ｃのスチーム雰囲気で酸化処理を施しシリコン基板
上に８０ｎｍの酸化シリコン膜４ａを形成し、写真蝕刻
技術により受光部部分の酸化シリコン膜を除いて他をエ
ツチング除去する［第２図（ｂ）］、続いて、改めて例
えば９００　’Ｃのスチーム雰囲気で酸化処理を施し、
４０ｎｍの酸化シリコン膜を形成した後、リンを添加し
た多結晶シリコン膜を被着しこれに写真蝕刻技術を施し
て電荷制御電極を形成し、第１図に示した実施例の固体
撮像素子を得る。

第３図は、本発明の他の実施例を示す断面図であって、
同図において第１図と共通する部分には同一の参照番号
が付されている０本実施例の先の実施例と異なる点は、
ゲート絶縁１１１１４の膜厚が、電荷制御電極５がＮ型
領域２に臨む部分６において４０ｎｍから８０ｎｍへと
連続的に変化している点である。この実施例では電荷制
御電極の端部において酸化シリコン膜の厚さが連続的に
変化しているので、半導体基板へ与える応力は、先の実
施例のものより少なくなっている。

第３図に示した実施例のものは、例えば第４図に示す工
程を経て製造される。すなわち、既知の方法でＰ型シリ
コン基板１にチャネルストッパであるＰ壁領域３、受光
部であるＮ型領域２を形成する［第４図（ａ）］　、次
に、例えば９００　’Ｃのスチーム雰囲気で酸化処理を
施し、シリコン基板上に４０ｎｍの酸化シリコン膜４ｂ
を形成し、続いてＣＶＤ法により窒化シリコン膜７を全
面に被着し、写真蝕刻技術により受光部分の窒化シリコ
ン膜７をエツチング除去する［第４図（ｂ）］。

次に、９００℃のスチーム雰囲気で８０ｎｍの酸化シリ
コン膜を形成した後、不要な窒化シリコンＩｆ！　７を
除去し、リンを添加した多結晶シリコン膜を被着し写真
蝕刻技術技術により電荷制御電極を形成し、第３図に示
した実施例の固体撮像素子を得る。

なお、上述した実施例では、受光部の全周囲に電荷制御
電極が臨むようになされていたが、これを変更して、受
光部の電荷読み出し部と接する部分においてのみ電荷制
御電極が受光部に臨むようにしてもよい。

［発明の効果］ 以上説明したように、本発明は、受光部に臨む電荷制御
電極のパターン端部のゲート絶縁膜を本来のゲート絶縁
膜の膜厚より厚くするものであるので、本発明によれば
、電荷制御電掻端部が空乏化した受光部に及ぼす応力を
極めて低くすることができ、空乏化した受光部で発生す
る暗電流を低く抑えることができる。さらに、製造工程
における熱処理、パターン形成等においてゆらぎがあっ
ても、受光部において応力自体が緩和されているので、
各画素間の暗電流が不均一となることがなくなる。

５．５５・・・電荷制御電極、　　　６・・・電荷制御
電極が受光部に臨むゲート絶縁膜の部分、７・・・窒化
シリコン膜、　　　５６・・・Ｎ型領域（電荷転送領域
）。

Claims (1)

【特許請求の範囲】
1. 　第１導電型半導体層表面に形成された第２導電型の受
   光領域と、前記第１導電型半導体層表面に形成された第
   ２導電型の電荷転送領域と、前記第２導電型の電荷転送
   領域上にゲート絶縁膜を介して配置された電荷制御電極
   とを具備した固体撮像素子において、前記電荷制御電極
   の少なくとも一部はその端部が前記受光領域上に臨むよ
   うに設けられ前記ゲート絶縁膜は前記電荷制御電極が前
   記受光領域に臨む部分において他の部分より厚くなされ
   ていることを特徴とする固体撮像素子。