JPH036756A - キヤツシユ・メモリ・アクセス方法およびキヤツシユ・メモリ・システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明は、一般に多重プロセッサ・データ処理システム
中のキャッシュ・メモリに関し、具体的には、データが
ストアイン・キャッシュ・メモリを介してどのようにア
クセスできるかを示すために一時的アクセス状態を使用
することに関する。

Ｂ、従来技術 現代の高性能プログラム記憶式ディジタル・コンピュー
タでは、従来から、キャッシュ・メモリを使用して主記
憶装置に存在する命令とデータにアクセスしている。キ
ャッシュ・メモリとは、コンピュータの主記憶装置より
通常はるかに小型で高速の、プロセッサにきわめて近い
位置にあるメモリである。はとんどすべての高性能ディ
ジタル・コンピュータは、キャッシュ・メモリを使用し
、市販のマイクロプロセッサでさえそのアーキテクチャ
にキャッシュ・メモリを含んでいる。

キャッシュ・メモリが開発されたのは、データ・アクセ
ス時間が現在のパイプライン式プロセッサと整合する、
きわめて大きなメモリを妥当な価格で構築するのが不可
能だったが、プロセッサの速度についていける安価で小
さなメモリをつくるのは可能だからである。

キャッシュ・メモリの設計は、データ処理システムで認
められる２つの特徴を利用する。第１の特徴は、参照の
時間的局所性と呼ばれている。この特性は、プロセッサ
が比較的小さい時間間隔内に繰り返しである命令または
データ値にアクセスする傾向を言う。第２の特徴は、参
照の空間的局所性と呼ばれている。この特性は、プロセ
ッサが小さな時間間隔内に主記憶装置内のアドレスが比
較的小さい値だけ異なるデータまたは命令にアクセスす
る傾向を言う。こうした第１及び第２の特性が、最近に
アクセスされたデータ及び命令を含むメモリ・ワードと
、プロセッサのアドレス空間中で最近にアクセスされた
ワードにすぐ隣接する各メモリ行を、キャッシュ・メモ
リに保持することの理論的根拠である。

キャッシュ・メモリは、単一プロセッサでも多重プロセ
ッサ・システムでも使用されている。緊密結合システム
として知られているあるタイプの多重プロセッサでは、
それぞれ独自のキャッシュ・メモリをもついくつかの中
央プロセッサが共通のオペレーティング・システムと共
通の主記憶装置を共用する。緊密結合システムでは、各
キャ。

シュ・メモリが、他のすべてのキャッシュ・メモリと協
調して動作することが望ましい。特に、各プロセッサが
、主記憶装置にあろうとまた他のプロセッサのキャッシ
ュ・メモリにあろうと、データ値の最近に更新されたバ
ージロンを獲得できなければならない。したがって、キ
ャッシュ間でデータの整合性を絶えず監視することが望
ましい。この監視動作はキャッシュ整合性制御と呼ばれ
ている。

従来技術では様々な形式のキャッシュ・メモリがある。

１つの形式は、ストアスルー（ＳＴ）キヤノンユであり
、データ記憶命令は、命令を起動するプロセッサに関連
するキャッシュ・メモリへの記憶、主記憶装置への記憶
、及びシステムの他のキャッシュ・メモリ中のデータの
局所コピーを無効にする一連の相互照会（ＸＩ）動作の
３つの部分をもつ。通常、ＳＴキャッシュ・メモリ設計
では、実質的な主記憶帯域幅が効率的に機能することが
必要である。

もう１つの形式の設計は、ストアイン（ＳＩ）キャッシ
ュである。ＳＩキャッシュ設計及び多重プロセッサ・シ
ステムによるその使用は、米国特許第４５０４９７号明
細書に記載されている。この明細書を引用により本明細
書に合体する。ＳＩキャッシュでは、データ値がキャッ
シュ間（ｃＴＣ）転送バスを介して様々なキャッシュ・
メモリ間で転送される。この形式のキャッシュも、様々
なキャッシュ・メモリの内容を調整するためにＸ■動作
を使用する。すべてのメモリ・アクセスを制御する中央
記憶制御装置は、様々なキャッシュ・メモリの内容のデ
ィレクトリを含んでいる。上記の特許に記載されたシス
テムでは、キャッシュ・メモリによって保持された隣接
するメモリ・ワードの各行（ライン）が、そのアクセス
が、排他的／読取り専用（ＥＸ／ＲＯ）フラグ・ビット
によって制御される。通常、データ値は、メモリ・ワー
ドの行がキャッシュ・メモリから置換され、それらの行
のデータが修正されたときだけ、主記憶装置で更新され
る。

メモリ・ワードの行は、たとえばＬＲＵ方式にしたがっ
てキャッシュから置換され主記憶装置に書き込まれる。

キャッシュから主記憶装置へのメモリ・ワードの行の転
送は、キャストアウト動作として呼ばれている。データ
が主記憶装置に書き込まれるのは、それがキャッシュか
らキャストアウトされるときだけなので、ＳＩキャッン
ユ・メモリを使用する多重プロセッサ・システムの記憶
帯域幅要件は、ＳＴキャッシュ・メモリを使用する対応
するシステムのそれより小さい。しかし、帯域幅要件の
この低下を得るためには、キャッシュ整合性制御システ
ムがより複雑になり、キャッシュ間コピー動作と付属Ｘ
Ｉ事象によってプロセッサの実行速度が犠牲になる。

ＳＩキャッシュ・メモリを使用した代表的な多重プロセ
ッサ・システムでは、各キャッシュは、メモリ・ワード
の行へのアクセスが読取り専用（ＲＯ）か、排他的（Ｅ
Ｘ）か、それとも無効（ＩＮＶ）かに関する情報を含む
キャッシュ・ディレクトリを含む。さらに、メモリ・ワ
ードの行がＥＸ状況の場合、そのディレクトリは、その
行中のデータが変更されたかどうかを示す情！９　（ｃ
Ｈビット）を含む。

行の状況がＲＯの場合、その行のデータは読取りしかで
きない。一般に、命令ワードの行はこの状況をとる。Ｒ
Ｏキャッシュ行は様々なキヤ、。

シュ・メモリで同時に存在することができる。

メモリ・ワードの行がＥＸの状況をとる場合、その行は
１つのプロセッサのキャッシュのみに現れる。そのキャ
ッシュ中にこの行をもつプロセッサだけが、メモリ・ワ
ードの行からデータを取り出し、またはその行にデータ
を記憶することができる。さらに、その行に対するディ
レクトリ項目ＣＨが、行中のデータが変更されたことを
示す場合、そのキャッシュ行中のデータは、主記憶装置
中の対応するデータと一致しない。ＣＨビットがセット
された行がキャッシュ中で置換されると、キャストアウ
ト動作によってコピーが主記憶装置に送られる。

メモリ・ワードの行は、それが無効のとき、■ＮＶ状況
をとる。１つのキャッシュ・メモリ中のある行のＥＸま
たはＲＯの状況は、その行が他のキャッシュ・メモリに
よってＥＸ状況で獲得されたとき、ＩＮＶに変わる。

ＳＩキャッシュ・メモリ（たとえば、上記の米国特許第
４５０３４９７号におけるような）を使用する代表的な
多重プロセッサ・システムは、以下のように動作する。

まず、あるプロセッサが、たとえばデータ取出し命令を
使ってデータ・ワードを要求する。この要求に応えて、
そのプロセッサはそれ自体のキャッシュを検査して、そ
のワードを含む行を探す。キャッシュがその行を含む場
合、そのデータ・ワードが通常の命令実行中にプロセッ
サに送られる。しかし、プロセッサがそれ自体のキャッ
シュ中にその行を見つけられなかった場合は、その要求
が記憶制御装置に渡される。

記憶制御装置は、その要求をすべてのキャッシュの内容
を示すディレクトリと突き合わせて検査する。目標行が
遠隔キャッシュで見つかり、その状況がＲＯである場合
、それが要求側キャッシュにコピーされる。その状況が
ＥＸであり、ＣＨビットがリセットされている場合は、
その行がＲＯ状況で要求側キャッシュにコピーされ、遠
隔キャッシュ中のその行の状況がＲＯに変更される。Ｃ
Ｈビットがセットされている場合は、その行が、ＥＸ状
況でＣＨビットがセットされて要求側キャッシュにコピ
ーされる。遠隔キャッシュ中のその行のコピーは無効に
なる。その行をＥＸ状況のままにしＣＨビットをセット
されたままに保持することにより、システムは、プロセ
ッサは、近い将来にその行にデータを記憶することを予
期する。最後に、データの目標行がどのキャッシュにも
見つからない場合、その行は、主記憶装置からアクセス
され、Ｒｏの状況が割り当てられる。

上記に概略を述べた方法の結果、多重プロセッサ・キャ
ッシュ・メモリ・システムの並行性が不必要に失われる
ことがある。たとえば、ある行のデータが頻繁にアクセ
スされ、稀にしか修正されないときにこのことが起こる
。ある行がプロセッサによって修正されると、それはＥ
Ｘ状況をとり、そのＣＨビットがセットされる。この状
態は、その行がＬＲＵ置換アルゴリズムによってキャッ
シュから置換されるまで続く。この例では、その行に対
する頻繁な取出しの１回ごとに、ＸＩ事象が遠隔キャッ
シュ中のその行のコピーを無効にする。

この異常が発生するのは、ＥＸの状況をもつ行のデータ
が変わった後、その行が主記憶装置にキャストアウトさ
れるまで、そのＣＨビットがセットされたままの状態と
なるためである。キャッシュが大きくなり、多重プロセ
ッサ・システムで使用されるプロセッサの数が増大する
につれて、この問題は大きくなる。キャッシュが大きく
なっても、行の寿命はそれほど迅速に進まず、プロセッ
サの数が増加するにつれて、ある行の寿命が尽きる機会
がないままに、ＸＩ事象によってプロセッサ間で回され
る傾向が大きくなる。

米国特許第４４８４２８７号明細書は、ある行のデータ
がある状況ではストアイソ・キャッシュ内と同様に扱わ
れ、他の状況ではストアスルー・キャッシュ内と同様に
扱われる、混成キャッシュ・アーキテクチャに関するも
のである。上記特許に記載されているシステムでは、キ
ャッシュ・ディレクトリ中のＥＸ／ＲＯビットの代りに
共用（ＳＨ）ビットが使用される。あるデータ行が最初
にアクセスされるとき、その行に対するＳＨビットがゼ
ロにセットされる。このため、その行は、ＳＩキャッシ
ュ中にあり、ＥＸ状況をもつかのように扱われる。他の
プロセッサがその行のデータにアクセスする場合、記憶
制御要素がＳＨビットを１にセットして、他のプロセッ
サに結合されたキャッシュがＣＴＣバスを介してその行
をコピーできるようにする。次にどちらかのプロセッサ
がその行のデータに対する記憶動作を要求する場合、新
しいデータがＳＴキャッシュ内と同様に要求側キャッシ
ュ及び主記憶装置中の行に記憶される。

同時に、ＸＩ事象が他のキャッシュ中のその行のすべて
のコピーを無効にする。しかし、要求側キャッシュ中の
ＳＨビットはセットされたままであり、その結果、他の
キャッシュがそのデータにアクセスする場合には、ＣＴ
Ｃバスを介してその行をコピーすることにより、その要
求が満たされる。

米国特許第４３９４７３１号明細書は、多重プロセッサ
ＳＩキャッシュ・メモリ・システムに関するものである
。このシステムでは、ＥＸ状況をもつある行が２つの場
合に獲得できる。第１に、いずれかの遠隔キャッシュに
その行のコピーがないとき、第２に、その行が遠隔キャ
ッシュにあり、ＥＸ状況という状況をもち、そのＣＨビ
ットがセットされているときである。このキャン／具・
ンステムはキャッシュ間バスを含まないので、上記の第
２のケースでは、ＣＨ行は主記憶装置にキャストアウト
され、次いで要求側キャッシュにＥＸ状況で割り当てら
れる。遠隔キャッシュ中のデータ行がＥＸの状況をとり
ＣＨビットがリセットされている場合、遠隔キャッシュ
の状況はＲＯに格下げされ、その行は主記憶装置から要
求側キャッシュにＲＯ状況でコピーされる。

米国特許第４５０３４９７号明細書は、キャッシュ間転
送バスを含む多重プロセッサＳＩキャッシュ・メモリ・
システムに関するものである。このシステムは、その行
の状況またはそのＣＨビットの状態を変えることなく、
また主記憶装置にアクセスすることなく、ＥＸ状況をも
ちＣＨビットがセットされている目標行を遠隔キャッシ
ュから要求キャッシュに転送する。遠隔キャッシュ中の
目標行は無効にされる。

Ｃ９発明が解決しようとする課題 本発明の目的は、不必要なＸＩ及び無効化事象を回避す
ることにより、予期される排他的状況の獲得を有効に利
用する、多重プロセッサ・キャラツユ・メモリ・システ
ムを提供することにある。

０３課題を解決するための手段 本発明は、キャッシュ・ミスに応えてアクセスされるデ
ータ行に一時的排他的（ＴＥＸ）状況が割り当てられる
、多重プロセッサ・キャッシュ・メモリ・システムで具
体化される。この状況は寿命が迅速に進む。状況の寿命
が尽きる前にＴＥＸ行への記憶が試みられる場合、その
状況がＥＸ（排他的、専宵）に格上げされる。その行の
寿命が尽きる前に行への記憶が試みられない場合、その
状況はＲＯ（リード・オンリ）に格下げされる。

本発明の他の特徴によると、アクセスされた行が遠隔キ
ャッシュ中に存在するとき、遠隔キャッシュ中のその状
況は一時的読取り専用（ＴＲＯ）に設定され、その行は
要求側キャッシュ中ではＴＥＸ状況をとる。ＴＥＸ状況
がＥＸに格上げされる場合、遠隔キャッシュ中の行は無
効とマークされる。

ＴＥＸ状況がＲＯに格下げされる場合、ＴＲＯ状況はＲ
Ｏに格上げされる。

Ｅ５実施例 以下に、本発明による例示的ストアイン・キャッシュ・
メモリ・システムについて説明を示す。本明細書で記載
するシステムは、米国特許第４５０３４９７号明細書に
記載されたシステムの改良である。上記明細書を引用に
より本明細書に合体する。

キャッシュイン・メモリ・システムは、ＩＢＭ社製の３
０９０システムなど最新の多重プロセッサ・メインフレ
ーム・コンピュータで通常使用されている。こうしたシ
ステムでは、各プロセッサごとに１個ずつキャッシュ・
メモリがある。

各キャッシュ・メモリにディレクトリが付随し、ディレ
クトリの各項目は、ＩＮＶ、ＲＯ及びＥＸの３つの可能
な状況のうちの１つをとることができる。ＩＮＶ状況は
、ディレクトリ中のその項目が無効であることを示す。

この状況は、たとえば、あるキャッシュ中でＲＯ状況を
とる行がＥＸ状況をもつ他のキャッシュによって獲得さ
れるとき、最初のキャッシュ中のデータ行に割り当てら
れる。

ＲＯ状況は、そのデータ行が読取り専用状態で有効なこ
とを示す。そのプロセッサは、その行からデータの取出
ししかできない。データの行は、各キャッシュ・ディレ
クトリ中でＲＯ状況をとる場合、複数のキャッシュ中に
同時に存在することができる。

データ行がそのキャッシュ・ディレクトリ項目でＥＸ状
況をもつときは、その行は、他のキャッシュに存在する
ことができない。そのキャッシュを所存するプロセッサ
だけが、ＸＩ事象の介入なしでデータをその行に記憶す
ることができる。

キャッシュ・ディレクトリ中のＣＨビットは、ＥＸ状況
をもつデータ行に対してのみ働く。ＣＨビットは、セッ
トされると、データがその行に記憶されていることを示
す。このビットがある行のディレクトリ項目でセットさ
れると、キャッシュ中のデータ行が、主記憶装置中の対
応するデータ行と同じでない可能性があることを示す。

ＣＨビットがセットされた行がキャッシュ中で置換され
ると、その行に対する修正がキャストアウト動作によっ
て主記憶装置に送られる。

本発明によるシステムは、−時的排他的（ＴＥＸ）及び
−時的読取り専用（ＴＲＯ）の２つの状況を追加するこ
とにより、ＳＩキャッンユ設計の機能を高める。ＴＥＸ
状況は、ＥＸ状況をもちＣＨビットがセットされた遠隔
キャッシュ中で見つかり、要求側キャッシュにコピーさ
れた、ある行に割り当てられる。遠隔キャッシュ中の行
は無効にならず、その状況がＴＲＯに設定される。

ＴＥＸの状況は過渡的状況にすぎない。行がＴＥＸ状況
をもつ間にデータをその行に記憶する試みが行なわれな
い場合、要求側キャッシュ中のその行の状況はＲＯに格
下げされ、遠隔キャッシュ中のその状況はＲＯに格上げ
される。その状況がＴＥＸである間にその行にデータが
記憶された場合は、要求側の行の状況はＥＸに格上げさ
れ、遠隔行の状況はＩＮＶに設定される。その行にＥＸ
状況を割り当てることにより、データ取出し要求に応え
てアクセスされた行への記憶を予期するというこの戦略
は、多重プロセッサ・システムで認められる傾向を活用
したものである。本発明者の観察によると、あるプロセ
ッサが、取出し要求で最初にデータにアクセスした後で
データを変更するとき、そのプロセッサは、取出し要求
の後で比較的速やかにその変更を行なう。

この戦略は、不必要なＸＩ事象及び無効化動作を減らす
。というのは、そのデータ行は、−時的ＥＸ状況が割り
当てられるとき、依然として遠隔キャッシュ・メモリと
要求側キャッシュ・メモリの両方に存在しているからで
ある。すなわち、ある行のデータが頻繁に取り出される
が、稀にしか変更されない場合、その行はＲＯの状況を
とり、大部分の取出し要求で複数のプロセッサがそのデ
ータを共用できるようにする。その行は、その行のデー
タが変更されるとき、稀にしかＥＸ状況をとらない。

第１図は、本発明の実施例を含む２プロセッサ・システ
ムの構成図である。以下に示す例では、方のプロセッサ
１０が要求側プロセッサで、他方のプロセッサ１２が遠
隔プロセッサである。以下に提示する例は２プロセッサ
・システムの状況におけるものであるが、当業者なら、
より多数のプロセッサを含むように、このシステムを容
易に拡張することができる。

第１図を参照すると、キャッシュ・メモリ１８と２０が
、共通記憶制御装置（ＳＣ）２４に接続されている。キ
ャッシュ１８と２０は、それぞれバッファ制御装置（Ｂ
Ｃ）１４と１６を介して当該のプロセッサ１４と１６に
接続されている。バッファ制御装置１４と１６は、その
関連するキャッシュ・メモリに対するディレクトリを維
持する。

記憶制御装置２４は、バッファ制御装置１８と２０のそ
れぞれからのディレクトリの一部分のコピーを保持する
。

プロセッサ１０と１２によって生成されるすべてのメモ
リ・アクセスは、その関連するキャッシュ・メモリ１８
と２０を介して処理される。あるデータ項目がキャッシ
ュ中で見つからない場合（すなわち、キャッシュ・ミス
時）、バッファ制御装置は、記憶制御装置２４に対する
そのデータへのアクセス要求を生成するように、キャッ
シュを条件付ける。記憶制御装置２４は、要求されたデ
ータ項目を含むデータの行のコピーを得るのに必要な処
置を講じる。この行は遠隔キヤツシユから得られること
もあり、遠隔キャッシュ中で見つからない場合は、主記
憶装置２６から獲得される。

要求されたデータが遠隔キャッシュ中で見つかると、主
記憶装置２６にアクセスすることなく、キャッシュ間（
ｃＴＣ）バス２２を介してそのデータが要求側キャッシ
ュに送られる。キャンシュ・メモリ２８と２０は、それ
ぞれ−時スタツク・メモリ１９と２０に接続されている
。記憶制御装置２４は、−時ディレクトリ・メモリ２５
に結合されている。これらのメモリの機能について次に
述べる。

キャッシュ１８または２０からの要求を受は取ると、記
憶制御装置２４は、要求されたデータへの要求されたア
クセスを許可するのにどんな動作が必要かを決定する。

記憶制御装置２４は、プロセッサ・キヤツシユに対する
ディレクトリの部分コピーを維持しているので、他のキ
ャッシュ中に要求されたデータを含む目標行のコピーが
あるかどうか判定することができる。さらに、記憶制御
装置２４は、どのキャッシュが目標行を含み、それにど
んな状況が割り当てられているかを判定する。

本発明にとって、命令取出しくＩ取出し）、データまた
はオペランド取出しくＤ取出し）及びデータまたはオペ
ランド記憶（Ｄ記憶）の３つの形式のメモリ・アクセス
が重要である。■取出しとＤ取出しはデータへの読取り
アクセスを要求し、Ｄ記憶は書込みアクセスを要求する
ものである。したがって、■取出しでアクセスされたデ
ータ行は一般にＲＯ状況を割り当てられ、Ｄ記憶でアク
セスされたデータ行はＥＸ状況を割り当てられる。

Ｄ取出し要求でアクセスされたデータ行は、ＲＯ状況を
割り当てられることも、ＥＸ状況を割り当てられること
もある。

たとえば、ＩＢＭ社製の３０８１型コンピユータでは、
Ｄ取出し要求時にキャッシュ・ミスが発生し、そのデー
タを含む行が、ＥＸ状況でＣＨビットがセットされて遠
隔キャッシュ中にあるとき、要求側キャッシュは要求側
プロセッサからの将来の記憶要求を予期してＥＸ状況を
割り当てる。この戦略は、１つのプロセッサによって修
正されたデータ行が、最初のアクセス要求がＤ取出しで
あるときでさえ再び修正される傾向があるという知見に
基づいている。ただし、この予期戦略の結果、その行に
対する記憶要求が生成されなくなったとき、上記のよう
に、不必要な相互照会（ＸＩ）事象と不必要な無効化動
作が生じることがある。

次に第２図ないし第４図に関して様々な取出し動作及び
記憶動作について説明する。第２図のステップ１００で
、プロセッサ１０は■取出し要求を行なう。ステップ１
０２で、バッファ制御装置１４は、要求されたデータを
含む行を探してキャッシュ１８のディレクトリを検査す
る。その行がキャッシュ１８中に存在することがわかる
と、ステップ１０４で、そのデータへのアクセスが許可
される。

ステップ１０６で、キャッシュ１８中にそのデータ行が
見つからなかった場合（すなわち、キャッシュ・ミス時
）、バッファ制御装置１４は、記憶制御装置２４からデ
ータを要求する。ステップ１０８で、記憶制御装置２４
は、要求された行が遠隔キャッシュ２０にあるかどうか
判定する。その行が遠隔キャッシュにない場合は、ステ
ップ１１０で、記憶制御装置２４は、主記憶装置（ＭＳ
）２６からのデータを要求する。要求された行が遠隔キ
ャッシュ２０中に見つかった場合、それはＲＯ杖況であ
る。というのは、そのデータ行は工取出し要求に応えて
獲得されたからである。この検査は、判断ブロック１１
４からのＮ分岐で表される。この場合、ステップ１１８
で、その行がＣＴＣバス２２を介して遠隔キャッシュ２
０から要求側キャッシュ１８にコピーされる。その状況
は変更されない。

しかし、■取出し要求に応えてアクセスされた行が遠隔
キャッシュ２０中でＥＸ状況をもっこともあり得る。こ
の場合、ＣＨビットはセットされていることもリセット
されていることもある。その遠隔行がＥＸ状況をもちＣ
Ｈビットがリセットされている場合、判断ブロック１１
４からＮ分岐をとってステップ１１８に進む。ステップ
１１８で、その行が遠隔キャッシュ２０からＣＴＣバス
２２を介して要求側キャッシュ１８にコピーされ、両方
のキャッシュ中の行の状況がＲＯに変更される。判断ブ
ロック１１４でＹ分岐をとる場合は、ステップ１１６で
、変更された行を主記憶装置２６にキャッシュアウトす
るように遠隔バッファ制御装置を条件付けし、ステップ
１１８を実行する。

ステップ１１０または１１８の結果としてデータ行がＲ
Ｏの状況で要求キャッシュ中にあるとき、プロセッサ１
０は要求された命令を取り出すことができる。

第３図は、ステップ２００でプロセッサ１０がキャッシ
ュ・メモリへのＤ取出し要求を開始するとき、第１図に
示したシステムが取るステップを示したものである。ス
テップ２０２で、バッファ制御装置１４は、要求された
データがキャッシュ・メモリ１８中にあるかどうか判定
する。そのデー夕がキャッシュ１８中で見つからない場
合は、ステップ２０４で、バッファ制御装置１４は、遠
隔キャッシュ２０または主記憶装置２６からのデータへ
のアクセス要求を記憶制御装置２４に送る。

この要求に応えて、ステップ２０６で、記憶制御装置２
４は、要求されたデータを含む行が遠隔キャッシュ２０
中にあるかどうか判定する。そのデータが遠隔キャッシ
ュ中にない場合は、ステップ２０８で、記憶制御装置２
４は、ＴＥＸ状況をもつキャッシュ１８にデータを供給
するため、主記憶装置２６からのデータの取出し要求を
発行する。この状況指定では、要求された行のワードが
、キャッシュにもたらされた直後に記憶されるものと仮
定する。この仮定が誤っている場合、ＴＥＸ状況は自動
的にＲＯ状況に格下げされる。

ステップ２０Ｂで記憶制御装置２４が遠隔キャッシュ１
８中に要求されたデータを見つけた場合、次にステップ
２４で、その行の状況を決定する。

状況がＲＯである場合、ステップ２１２で、記憶制御装
置２４はその行を要求側キャッシュにコピーし、要求側
キャッシュ中でそれにＲＯの状況を割り当てる。

遠隔キャッシュ中のその行の状況が、ＥＸまたはＴＥＸ
であるとステップ２１０で判定された場合、ステップ２
１８で、記憶制御装置２４は、その行へのアクセスを望
んでいるとバッファ制御装置１６に知らせる。ステップ
２２０で、バッファ制御装置１６は、その行のＣＨビッ
トを検査する。

ＣＨビットがリセットされている場合、ステップ２２４
で、制御装置１６は、行の状況をＲＯに変更して、その
行をＲＯ状況で要求側キャッシュ１８にコピーする。要
求側キャッシュ中の状況はＲＯである。ＣＨビットがセ
ットされている場合、遠隔バッファ制′ｍ装置１ｅは、
要求側キャッシュ１８にその行をＴＥＸ状況でコピーす
るように記憶制御装置２４に知らせる。ＣＨビットはセ
ットされたままである。要求側キャッシュはその行のそ
のコピーの状況をＴＲＯに変更する。

ステップ２０２で、要求側バッファ制御装置１４が要求
側キャッシュ１８中でその行を見つけた場合は、ステッ
プ２２６に進む。ステップ２２６で、制御装置１４はそ
の行の状況を検査する。その行の状況がＲＯｌＥＸまた
はＴＥＸである場合、そのプロセッサがその行にアクセ
スすることができる。この条件は判断ブロック２２６の
Ｎ分岐で表される。この分岐をとると、ステップ２２８
が実行されて、要求されたデータをプロセ、ツサ１０に
供給する。

しかし、要求側キャッシュ中のその行の状況がＴＲＯで
あると判定された場合、バッファ制御装置１４はデータ
へのアクセスをすぐには許可しない。というのは、この
状況は、その行がＴＥＸ状況で遠隔キャッシュ中にある
可能性があることを示しているからである。したがって
、制御装置１４は、ステップ２２６．２３０，２３２及
び２３４を含むループを実行する。このループは、遠隔
キャッシュ中のその行の状況を検査するよう記憶制御装
置２４に指示し、その状況の寿命が尽きてＥＸまたはＲ
Ｏに変わるのを待つ。以下に述べるように、その寿命は
迅速に進み、かつＴＥＸ状況は比較的稀にしか発生しな
いので、このループは、行中のデータへのアクセスを許
可する際に大きな遅延を引き起さないはずである。遠隔
行の状況がＲＯに変わった場合、記憶制御装置２４は、
要求側状況をＲＯに変更し、要求側キャッシュがデータ
にアクセスできるようになる。一方遠隔キャッシュ中の
状況がＥＸである場合は、ステップ２３２からステップ
２１８に移り、上記のように要求側キャッシュのその行
へのアクセスを許可する。

あるプロセッサによって生成されるデータ要求の最後の
形式はＤ記憶である。第４図のステップ３００で、プロ
セッサ１０がＤ記憶要求を生成する。この要求に応えて
、ステップ３０２で、バッファ制御装置１４は、そのデ
ィレクトリを検査して、データを含む行がキャッシュ１
８中に存在するかどうか判定する。存在する場合、判断
ブロック３１８で、バッファ制御装置１４は、その行の
状況がＴＥＸであるかどうか検査する。ＴＥＸの状況を
見出した場合、ステップ３２０で、バッファ制御装置は
状況をＥＸに変更して、その行へのアクセスを許可し、
ステップ３２４で記憶動作が行なえるようにする。一方
、その行の状況がＴＥＸでないことを見出した場合、バ
ッファ制御装置１４は、判断ブロック３２２で、行の状
況がＥＸであるかどうか検査する。ＥＸ状況を見出した
場合、ステップ３２４で、バッファ制御装置は記憶動作
が行なえるようにする。その行の状況がＥＸでない場合
は、ＲｏまたはＴＲＯである。どちらの場合でも、ステ
ップ３２６で、バッファ制御装置は、その行にＥＸ状況
を与えるように記憶制御装置２４に要求する。この要求
に応えて、制御装置２４は、遠隔キャッシュ・メモリ中
のその行のコピーを無効にし、次いで要求キャッシュ１
８中のその行の状況をＥＸに設定する。

ブロック３０２での初期検査でキャッシュ１８中にその
行が見つかると、ステップ３０４で、バッファ制御装置
１４は、ＥＸ状況をもつ行に対する要求を記憶制御装置
２４に発行する。この要求に応えて、ステップ３０Ｂで
、記憶制御装置２４は、データをそこに記憶すべきメモ
リ位置を含む行がメモリ・キャッシュ２０中に存在する
かどうか判定する。その行が遠隔キャッシュ中にない場
合、記憶制御装置２４は主記憶装置２６からその行を取
り出して、それをＥＸ状況で要求側キャッシュに割り当
てる。記憶制御装置２４が遠隔キャッシュ中でその行を
見つけた場合、ステップ３１０で、行の状況を検査する
。ステップ３１０でＥＸまたはＴＥＸ状況が見つかった
場合、ステップ３１４で、記憶制御装置２４は、その行
を要求側キャッシュ１８に転送し、その行の遠隔コピー
の状況をＩＮＶに変更する（ステップ３１６）ように遠
隔バッファ制御装置１６に指示する。

記憶制御装置２４が、ＲＯまたはＴＲＯの状況をもつ遠
隔行を見つけた場合、ステップ３１２で、遠隔キャッシ
ュから要求キャッシュへの行のコピーを開始し、その行
の遠隔コピーがあればそれを無効にし、要求側キャッシ
ュ中のその行の状況をＥＸに設定する。

ステップ３０８．３１２．３１６、または３２８の任意
のステップの後で、要求側キャッシュがＥＸ状況の行を
持つとき、そのキャッシュは、そのデータに対する要求
側プロセッサ１０のアクセスを許可する。

上記の流れ図には明らかに示してないが、記憶制御装置
２４が、バッファ制御装置１４と１６の一方から発行さ
れた要求を修正することが可能である。この形式の修正
が行なわれるのは、その要求が発行されてからそれにシ
ステム制御装置２４が作用するまでの間に、その行の状
況が変更されるときである。たとえば、第３図のステッ
プ２２６で行の状況がＴＲＯであると判定され、バッフ
ァ制御装置１４が、記憶制御装置２４にその行の遠隔状
況を検査するように要求するものと仮定する。

この要求が行なわれる前に、要求側キャッシュ中のその
行の状況がＩＮＶに変更されて、その行がそのキャッシ
ュからアクセス不能になっていることがあり得る。この
場合、システム制御装置２４は、その要求を、ステップ
２３０の遠隔状況検査要求ではなく、（たとえば、ステ
ップ２０６の）ミス要求として扱う。

上記の説明は、多重プロセッサ環境中の１つのプロセッ
サからのＩ取出し、Ｄ取出し及びＤ記憶要求を処理する
際の、記憶制御装置２４及びバッファ制御装置１４と１
６を通る制御フローに関するものである。第３図の命令
ループを除いて、この説明は、ＴＥＸ状況およびＴＲＯ
状況に寿命を設けることには関係しない。しかし、これ
らの状況に寿命を設けることは、本発明にしたがって動
作するＳＩキャッシュ・メモリ・システムの動作におけ
る重要な要因である。

本発明のこの実施例では、記憶制御装置２４及びバッフ
ァ制御装置１４と１８が、別々のデータ構造を使ってＴ
ＥＸ状況及びＴＲＯ状況に寿命を設けかつ記録する。こ
れらのデータ構造は、それぞれ−時ディレクトリ２５及
び−時スタック１９と２１である。−時スタック１９と
２１はそれぞれ、たとえば小さなスタックの対を含む。

各バッファ制御装置中の一方のスタックは、どの行がＴ
ＥＸの状況をもつかを示すデータを保持し、他方のスタ
ックは、どの行がＴＲＯの状況をもつかを示すデータを
保持する。各スタックは、連想メモリとして配列された
Ｎ個のレジスタを含む。−時ディレクトリは、ＰＸＮ個
の項目をもつ連想メモリであり、Ｐは多重プロセッサ・
システム中のプロセッサの数である。このディレクトリ
は、複数のプロセッサ・システム中でＴＥＸ状況をもつ
各行ごとに１つずつ項目を保持するのに十分な空間をも
つ。本発明の実施例では、Ｎが１で、Ｐは２である。

ある行が、たとえばＴＥＸ状況をもつキャッシュ１８中
に取り出されるとき、バッファ制御装置１４の局所ディ
レクトリ中のその状況が、たとえばＲＯに設定され、そ
の行を識別するトークン（たとえば、その行アドレスま
たはキャッシュ座標）が制御装置１４のＴＥＸスタック
に押し込まれる。

さらに、その行に対する項目が記憶制御装置２４の一時
ディレクトリ中に作成される。同様に、すでにキャッシ
ュ１８中にある行にＴＲＯ状況が与えられると、そのデ
ィレクトリ項目にＩＮＶ状況が与えられ、その行を識別
するトークンがＴＲＯスタックに押し込まれる。

上記の例では、その状況を決定するために、ある行への
どのアクセスもどちらかのスタックに自動的に捕捉され
る（すなわち、関連スタック中を通る経路が設定される
）。この動作方法は、ある行の寿命が尽きたときの省略
時状況値を確立する。

ＴＥＸ行Ｉｔ　ＲＯ行ニナリ、ＴＲＯ行は１８７行にな
る。この状況指定は、ＴＲＯスタックからある行が削除
されてからそのディレクトリ項目が変更されるまでの間
に、プロセッサがその行への許可不能なアクセスを得る
ことを妨げる、フェイルセーフ機能をもたらす。これら
の例では、ある項目に対するディレクトリ項目が変更さ
れるのは、ＴＥＸ状況がＥＸに格上げされたとき、また
はＴＲＯ状況がＲＯに格上げされたときだけである。

ＴＥＸ状況をもつ行にデータが記憶されると、ＴＥＸス
タックツクその行の項目を削除し、ディレクトリ項目を
変更することにより、その行に対する状況が直ちにＥＸ
に変更される。同時に、−時ディレクトリから対応する
項目を除去し、遠隔キャッシュ中にその行のコピーがあ
ればそれを無効にするようにと記憶制御装置２４に指示
が行なわれる。この動作により、当該のＴＲＯスタック
から対応する項目を単に削除するだけで、遠隔プロセッ
サに関連するキャッシュ制御装置ディレクトリ中のその
行が無効にされる。

ＴＥＸ状況及びＴＲＯ状況は置換動作により寿命が尽き
る。スタックへの新しい項目が作成されるとき、古い項
目の１つが削除（置換）される。

たとえば、制御装置１４のＴＲＯスタックツクある項目
が置換されるとき、制御装置１４の局所ディレクトリ中
の対応する項目中の状況が自動的にＩＮＶになる。バッ
ファ制御装置工４のＴＥＸスタックツクある項目が置換
されるとき、対応する行に自動的にＲＯの状況が与えら
れる。この場合、遠隔キャッシュに存在する以前のＴＥ
Ｘ項目のコピーがあればその状況をＴＲＯからＲＯに変
更することが望ましい。このステップは多重プロセッサ
・システムの全体的効率にとって有益であるが、このス
テップがなくとも、遠隔ＴＲＯ項目は省略時の値として
ＩＮＶをとるので、不必要である。

第３図のステップ２２２で、ＥＸの状況をもちＣＨビッ
トがセットされている行が、要求側キャッシュ中でＴＥ
Ｘの状況をもち、遠隔キャッシュ中でＴＲＯの状況をも
つように変更することができる。それ以上の介入なしに
寿命が尽きる場合は、その結果、状況がＲＯでＣＨビッ
トがセットされた行のコピーが２つできることになる。

すなわち、主記憶装ｆｉ！２ｅ中の対応するｆ−夕とは
異なるデータを含む読取り専用行が２行できる。この異
常な状況を防止するため、この実施例では、ＴＥＸ状況
をもちＣＨビットがセットされた行が、その寿命が尽き
てそのＴＥＸスタックから押し出されるときに、キャス
トアウト動作を実行する。

本発明者は、−時的状況に寿命を設けるこの方法が、取
出し要求の後に変更される行を十分な時間排他的状況に
保持し、予期される排他的状況を使用しないシステムに
比べて大きな性能の改良をもたらすものと判断した。し
かし、本明細書に記載した方法はまた、不必要なＸＩ及
び無効化事象の数を、予想に基づいてＥＸ状況を割り当
てる従来のシステムに比べて減少させる。

−時的状況に寿命を設は記録するこの方法が好ましいが
、それが本発明者が企図する唯一の方法ではない。たと
えば、その行に対するディレクトリ項目中の追加ビット
で一時的状況の存在を示すことができる。この項目は、
記憶制御装置のディレクトリ中だけにあっても、また記
憶制御装置とバッファ制御装置の両方のディレクトリ中
にあってもよい。この代替実施例では、あるディレクト
リ中のすべての一時ビットを定期的にリセットし、必要
に応じて対応する項目の状況を変更することにより、状
況の寿命を進める。この動作は、たとえばある行がＴＥ
Ｘ状況でキャッシュ中に取り出される度に、またはすで
にキャッシュ中にある行の状況がＴＲＯに変わる度に実
行される。−時スタックから一時的状況（特にＴＥＸ）
の寿命を定期的に進める他の方法は、タイマでそれをト
リガするものである。バッファ制御装置にＴＥＸ状況が
あるときにタイマがセットされ、タイマが鳴る度に１つ
のＴＥＸ状況が解放される。

特定のアプリケーションでＴＲＯとＴＥＸの両方の状態
を使用する必要はない。たとえば、ある設計ではＴＥＸ
状態だけを使用する。第３図のステップ２２２で、Ｄ取
出し要求にＴＥＸ状況が与えられるときは、遠隔ＥＸフ
ピーが、ＴＲＯ状況に変更されず、従来の設計己同様に
無効になる。

あるＴＥＸ状況を早期に解放する（ＲＯに変更する）こ
とにより、不必要なＸＩ動作をさらに減らすことができ
る。こうすると、他のバッファ制御装置がＴＥＸ状況を
ＲＯ状況に変えるときに、ＴＲＯ状況をＲＯ状況に変更
するように遠隔バッファ制御装置に指示する必要がなく
なる。一方、不必要なキャッシュ行無効化を回避する利
点が失われる。

上記のシステムはストアイン（ＳＩ）キャッシュ・メモ
リ・システムに関するものであるが、同じ形式のシステ
ムがストアスルー・キャッシュ・メモリ・システムでも
有利に使用できることが企図されている。ストアスルー
・キャッシュ・システム用の実施態様での唯一の重要な
違いは、キャストアウト動作がなくせることである。と
いうのは、ストアスルー・キャッシュ・システムでは、
データは自動的にキャッシュを介して主記憶装置に記憶
されるからである。

【図面の簡単な説明】

第１図は、本発明の実施例を含む多重プロセッサ・シス
テムの構成図である。 第２図ないし第４図は、第１図に示した多重プロセッサ
・システムで使用されるキャッシュ・メモリ・システム
の動作を記述する流れ図である。 １０．１２・・・・プロセッサ、１４．１６・・・・バ
ッファ制＃装置（ＢＣ）、１８．２０・・・・キャッシ
ュ、１９．２１・・・・−時スタック・メモリ、２２・
・・・キャッシュ間（ｃＴＣ）バス、２４・・・・記憶
制御装置（ＳＣ）、２５・・・・−時ブイレフ）　ＩＪ
・メモリ、２６・・・・主記憶装置（ＭＳ）。 ＦＩＧ、　　ｉ ＦＩＧ。 ２

Claims (3)

【特許請求の範囲】
1. （１）（ａ）第１の形式のメモリ・アクセス要求に応じ
   て、アクセスすべきデータを含むメモリ・ワードの行を
   キャッシュ・メモリに記憶するステップ、 （ｂ）メモリ・ワードの前記行に含まれるデータに対し
   て、前記第１の形式とは異なる第２の形式のメモリ・ア
   クセス要求が許されることを示す、第１の状況値を割り
   当てるステップ、 （ｃ）前記メモリ・ワードの前記行の前記第１状況値の
   寿命を設けるステップ、及び （ｄ）前記行に含まれるデータに対して、前記第２形式
   の第１データ・アクセス要求に応えてメモリ・ワードの
   前記行に、メモリ・ワードの前記行のデータへの前記第
   ２形式のアクセスが許されることを示す第２状況値を割
   り当てるステップ、を含む、キャッシュ・メモリ・アク
   セス方法。
2. （２）それぞれ第１及び第２キャッシュ・メモリ手段に
   結合された第１及び第２プロセッサ手段を含むデータ処
   理システムにおいて、前記第１プロセッサからの第１形
   式のメモリ・アクセス要求に応えて、前記第１キャッシ
   ュ・メモリ手段中には存在せず、前記第２キャッシュ・
   メモリ手段中に存在するデータにアクセスする方法であ
   って、 （ａ）第２キャッシュ・メモリから第１キャッシュ・メ
   モリに前記データをコピーするステップ、 （ｂ）第２形式のアクセスが前記コピーされたデータに
   対して許可できることを示す第１状況値を、前記第１キ
   ャッシュ・メモリ手段中のコピーされたデータに割り当
   てるステップ、 （ｃ）前記第２形式のアクセスが第２キャッシュ・メモ
   リ手段中のデータに対して許可できないことを示す第２
   状況値を、第２キャッシュ・メモリ手段のデータに割り
   当てるステップ、 （ｄ）前記第１状況値の寿命を設けるステップ、 （ｅ）第１状況値の寿命が尽きる前に前記第２形式のア
   クセスが前記第１プロセッサによって要求されない場合
   、前記第２形式のアクセスが第１キャッシュ・メモリ手
   段中のコピーされたデータに対して許可できないことを
   示す第３の状況値を、前記第１キャッシュ・メモリ手段
   中のコピーされたデータに割り当てるステップ、 を含むキャッシュ・メモリ・アクセス方法。
3. （３）バッファ・メモリ手段と、 第１の形式のメモリ・アクセス要求に応じて、アクセス
   すべきデータを含むメモリ・ワードの行を前記バッファ
   ・メモリ手段に記憶するバッファ制御手段とを含み、 前記バッファ・メモリ手段が、 メモリ・ワードの前記行に含まれるデータに対して、前
   記第１の形式とは異なる第２の形式のメモリ・アクセス
   要求が許されることを示す、第１の状況値を割り当てる
   手段と、 前記メモリ・ワードの前記行の前記第１状況値の寿命を
   設ける手段と、 前記行に含まれるデータに対して、前記第２形式の第１
   データ・アクセス要求に応えてメモリ・ワードの前記行
   に、メモリ・ワードの前記行のデータへの前記第２形式
   のアクセスが許されることを示す第２状況値を割り当て
   る手段とを有することを特徴とするキャッシュ・メモリ
   ・システム。