JPH02141845A - マルチプロセッサシステムにおいて中央処理ユニットにより主メモリからデータブロックを読み取る方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、マルチプロセッサコンピュータシステムの分
野に係り、より詳細には、ライトバック（書き戻し）キ
ャッシュを含むマルチプロセッサシステムの中央処理ユ
ニットによって主メモリからデータを読み取るための方
法に係る。

従来の技術 今日の近代的なコンピュータシステムは、中央処理ユニ
ットと、ハイアラーキ式のメモリとをしばしば備えてお
り、このメモリは、比較的大きいが比較的速度の遅い主
メモリと、上記中央処理ユニットと主メモリとの間に接
続された比較的高速であるが比較的小さなキャッシュメ
モリとを備えている。中央処理ユニットによって現在処
理されているデータ及び命令は、キャッシュメモリの高
速動作の利点を取り入れて中央処理ユニットの全体的な
動作速度を高めるためにキャッシュメモリに一時的に記
憶される。キャッシュメモリの使用は、−時的な局部性
及び空間的な局部性の原理に基づく。より詳細には、中
央処理ユニットが物理メモリ内の特定のスペースからの
データ及び命令を参照するときには、おそらくは、もう
−度、そのスペースからのデータ及び命令を参照すると
共に、それに隣接するスペースからのデータ及び命令を
ある時間中参照する。従って、中央処理ユニットにより
利用されているデータが存在するところの物理メモリの
隣接スペースを含むデータブロックは、データブロック
としばしば称されるものからデータ及び命令をフェッチ
するに必要な時間を相当に短縮するためにキャッシュメ
モリに入れられる。

キャッシュメモリ機構は、ライトスルーキャッシュであ
るかライトバックキャッシュであるかのいずれかである
。ライトスルーキャッシュにおいては、中央処理ユニッ
トは、キャッシュメモリ内のアドレスに書き込むときに
主メモリへライトスルーする。ライトバックキャッシュ
の場合には、中央処理ユニットは、そのキャッシュメモ
リへの書き込み時に主メモリを更新せず、後で更新する
。

例えば、中央処理ユニットがそのキャッシュメモリの内
容を変更するときには、書き込むべきデータの最新のコ
ピーを主メモリへ送ってから、その書き込むべきデータ
により占有されるキャッシュ内のスペースを再充填する
。このように、中央処理ユニットの動作速度は、各書き
込み動作の後に主メモリを更新するのに必要な時間によ
って遅くなることはない。むしろ、キャッシュメモリに
含まれたデータブロックに関連した全ての動作の完了時
に主メモリが更新される。

多数のコンピュータシステムは、１つの簡単なデータコ
ピーの考え方に基づいて動作する。各々がそれ自身のラ
イトバックキャッシュを有する多数の中央処理ユニット
を備えたマルチプロセッサシステムでは、中央処理ユニ
ットの１つがそのキャッシュメモリ内のデータブロック
に書き込みするときにデータ内のインコヒレンスが生じ
る。

換言すれば、特定の中央処理ユニットがそのキャッシュ
に書き込みするときに、中央処理ユニットが主メモリを
更新するまで主メモリはデータの有効コピーをもたない
。

あるコンピュータシステムは、中央処理ユニットがデー
タブロックを変更する前に書き込みを行なうために「ブ
リビレッジ（特権）」を得ることを必要とする。以下の
説明上、このいわゆる書き込みブリビレッジは、［オー
ナーシップ（所有者）」と称する概念と同じであると考
えられ、これらの両方を［オーナーシップ］という用語
のもとで説明する。

特定の中央処理ユニットがマルチプロセッサシステムの
別の中央処理ユニットのキャッシュに現在あるデータブ
ロックを必要としそしてそのデータブロックが上記他の
中央処理ユニットにより上記のライトバックベースで書
き込まれた場合には、コヒレンスの考え方を用いて、最
新のデータコピーがその要求を発している中央処理ユニ
ットに送られるよう確保しなければならない。例えば、
ある既知のマルチプロセッサシステムは、データブロッ
クの最新のコピーがその要求を発している中央処理ユニ
ットへ送られるよう確保するためにシステムの多数の中
央処理ユニットに対し共有バス形態でいわゆる「スヌー
ビ」プロトコルを実施している。

このスヌービプロトコルによれば、マルチプロセッサシ
ステムの全ての中央処理ユニットは、単一の共有バスを
経て主メモリへ接続される。多数の中央処理ユニット及
び共有バスに接続された他の装置の各キャッシュは、全
ての他のキャッシュによる主メモリとの全てのトランザ
クションを「スヌープ」オン（即ち、ウォッチ又は監視
）する。従って、各キャッシュは、マルチプロセッサシ
ステム全体にわたり主メモリから多数の他のキャッシュ
へ送られる全てのデータブロックが分かる。キャッシュ
は単一の共有バスによって主メモリに接続されているの
で、特定の時間にアクセス要求を出している多数の装置
の１つに供給バスへのアクセスを許可するために仲裁機
構を実施する必要がある。この仲裁機構は、主メモリと
のトランザクションを実際上直列化し、そしてスヌービ
プロトコルはこの直列化を用いて、−度に１つのキャッ
シュのみがデータブロックの変更を許可されるというル
ールを課する。

１つのキャッシュのデータブロックを変更した後に、主
メモリは、前記したように書き込むべきブロックを有す
るキャッシュによって更新されるまでデータの有効コピ
ーを含まない。スヌーピプロトコルによれば、別のキャ
ッシュが主メモリの更新の前にそのデータブロックを要
求するときに、１つのキャッシュにある書き込まれるデ
ータブロックのコピーが主メモリのコピーと取り換えら
れる。

スヌービプロトコルのオーナーシップモデルは、データ
ブロックの「オーナーシップ」の概念を含んでいる。装
置は、先ず、そのキャッシュ内のデータブロックのオー
ナーシップを要求しそしてそれを得てからそのデータブ
ロックに書き込みを行なわねばならない。せいぜい、−
度に１つの装置がデータブロックを所有できるだけであ
り、そのオーナーは常にそのデータブロックの有効コピ
ーを有する。更に、オーナーは、マルチプロセッサシス
テム全体にわたってデータのコヒレンス性を確保するた
めにブロックのオーナーシップを放棄する前に主メモリ
を更新しなければならない。

以下の説明において、オーナーシップは、データブロッ
クを変更する（又はそれに書き込む）権利として定めら
れる。システムの装置がデータブロックを所有していな
いときには、主メモリによって所有されると云え、デー
タブロックのコピーはシステムのいずれかの装置によっ
て「共有１される。共有モードとは、装置がそのキャッ
シュに存在するデータブロックの共有コピーのみへのア
クセスを読み取ったことを意味する。主メモリは共有モ
ードでデータブロックを所有しているので、全ての共有
コピーは主メモリに厳密に合致し、ひいては、正しいコ
ピーである。主メモリ以外のいずれか１つの装置がデー
タブロックのオーナーシップを得ると、他の装置はブロ
ックを共有せず、共有されたデータブロックの全てのコ
ピーは、１つの装置によってオーナーシップが得られた
ときに無効化される。

あるコヒレントプロトコルにおいては、プロトコルをサ
ポートする読み取りコマンドが２種類ある。第１のコマ
ンド（以下読み取り′　という）は、メモリから共有デ
ータブロックのリードオンリコピーを要求する。このコ
ピーは変更することができない。第２のコマンド（以下
゛オーナーシップのための読み取り′という）は、書き
込み又は変更されることのあるメモリからのデータブロ
ックのコピーを要求する。

読み取りコマンドでデータブロックが最初に要求されそ
してその後に中央処理ユニットがデータブロックの書き
込み又は変更を希望しているときには、処理ユニットは
オーナーシップ読み取りコマンドでデータブロックを要
求しなければならない。処理ユニットは、データブロッ
クのオーナーシップをいったん得ると、データブロック
の変更のみを行なうことができる。

はとんどのベクトルアーキテクチャ（及びあるスカラー
アーキテクチャ）は、データを最初にメモリ又はキャッ
シュから中央処理ユニットのレジスタに読み取らねばな
らない（１０−ド′　しなければならない）ロード／記
憶実行モデルを使用する。データはこれらレジスタにお
いて操作されそしてメモリに書き戻される（“記憶′さ
れる）。

多くのベクトル化アルゴリズムは、メモリ内の位置から
のベクトルの読み取り、ベクトルの変更、そして変更さ
れたベクトルを同じメモリ位置へ書き戻すことを含む。

ベクトルを読み取ったり書き込んだりするために使用さ
れるロード及び記憶は別々の動作である。これにより、
ハードウェアは、ベクトルロードに対するオーナーシッ
プ読み取りコマンドを発生することが困難である。その
結果、上記したアルゴリズムでは、各ベクトルに対して
２つの読み取りが生じる。一方のデータ読み取りは読み
取りコマンドで行なわれ、そしてもう一方の読み取りは
、メモリに書き戻されるベクトルの各ブロックのオーナ
ーシップを得るためにオーナーシップ読み取りコマンド
で行なわれる。

これは、このアルゴリズムの実行に著しい性能上のペナ
ルティをもたらす。

ロード動作のときにオーナーシップ読み取りコマンドで
全てのベクトルデータブロックを最初に読み取ることに
より２つの読み取りの発生を回避できる。これは、全て
のデータブロックに対しデータが後で書き込まれること
を仮定する。然し乍ら、オーナーシップの読み取りは、
たとえデータが変更されなくても、ある程度後で、読み
取りを行なう中央処理ユニットがデータを主メモリに書
き戻すよう義務を負わす。著しい量のベクトルデータが
変更されないので、オーナーシップ読み取りコマンドで
全てのデータを読み取ることは、読み取りトラフィック
が増加する問題と、書き戻しトラフィックが増加する問
題との兼ね合いとなる。

発明の構成 本発明は、適当なコマンドを用いてデータを中央処理ユ
ニットにロードするように中央処理ユニットを制御する
ための機構を提供することにより、書き戻しキャッシュ
を有するマイクロプロセッサシステムの前記問題を解消
する。換言すれば、ベクトルが書き込まれる場合に、オ
ーナーシップ読み取りコマンドが使用される。ベクトル
が書き込まれない場合には、読み取りコマンドが使用さ
れる。

より詳細には、本発明は、ライトバックキャッシュが主
メモリと中央処理ユニットとの間に接続されたマルチプ
ロセッサシステムの中央処理ユニットによってメモリか
らデータブロックを読み取るための方法を提供する。こ
の方法は、命令のライトインデント（書き込みの意志を
表わす）フラグの状態を決定することを含む。中央処理
ユニットの１つによって命令に要求されたデータブロッ
クが対応するキャッシュに位置されているかどうか決定
される。要求されたデータブロックは、そのデータブロ
ックがキャッシュに配置されているときに中央処理ユニ
ットへ返送される。要求されたデータブロックは、それ
がキャッシュになくそしてライトインテントフラグがデ
ータブロックが変更されないことを指示するときにデー
タブロックに対するライトプリビレジを得ることなく、
主メモリからキャッシュに読み取られる。その後、要求
されたデータブロックがキャッシュから中央処理ユニッ
トへ返送される。要求されたデータブロックは、主メモ
リからキャッシュへ読み取られ、そしてその要求された
データブロックがキャッシュに配置されておらず且つラ
イトインテントフラグがデータブロックが中央処理ユニ
ットによって変更されることを指示するときにそのデー
タブロックに対してライトブリビレジが得られる。要求
されたデータブロックは、その後、キャッシュから中央
処理ユニットへ返送される。

本発明の別の実施例においては、要求されたデータブロ
ックがキャッシュに配置されていると共に、要求された
データブロックが中央処理ユニットに返送されるときに
、その要求されたデータブロックが主メモリからキャッ
シュへ同時に読み取られ、データブロックに対するライ
トプリビレジを得るようにする。これは、キャッシュが
その要求されたデータブロックに対するライトプリビレ
ジをもたずそしてライトインテントフラグがその要求さ
れたデータブロックが変更されることを指示するときに
生じる。

本発明の実施例は、適当なコマンドを用いてデータを読
み取るのに必要な情報を与えることによりライトバック
キャッシュを有するマルチプロセッサシステムの性能を
向上する。これにより、無駄な読み取り又は書き戻しト
ラヒックが排除される。

実施例 第１図は、本発明を用いることのできるマルチプロセッ
サシステムの実施例を示している。このシステムは、複
数の中央処理ユニット１Ｏ１１０ａ、１０ｂ（以下、Ｃ
ＰＵという）を有している。各ＣＰＵｌ０−１０ｂは、
それ自身の別々のメモリキャッシュ１２．１２ａ、１２
ｂに接続されている。キャッシュ１２−１２ｂの各々は
、共通バス１４を経て主メモリ１６に接続されている。

共通バス１４は第１図に示されているが、キャッシュ１
２．１２ａ％　１２ｂが共有バスではなくてポイント／
ポイント接続部によって主メモリ１６に接続されたとき
にも本発明は有用である。

ここに示す実施例では、ＣＰ（Ｊ１２．１２ａ。

１２ｂが各々レジスタ１８．１８ａ、１８ｂを含んでい
る。ＣＰＵｌ０１ｌＯａ、１０ｂにおいてデータを操作
するのは、これらのレジスタ１８．１８ａ、１８ｂであ
る。

システムの基本的な動作は次の通りである。

ＣＰＵ　（例えば、１０）がＡ＝Ａ＋４のような命令を
実行すべきときには、コンパイラ（図示せず）がＣＰＵ
ｌ０かたどるべき一連の動作を形成する。

ロード／記憶実行モデルを用いると、これらは、例えば
、次のようになる。

ａ）　Ｒｏａｄ　　Ａ、　ＲＯ ｂ）　Ａｄｄ　　＃４．　ＲＯ ｃ）　５ｔｏｒｅ　　ＲＯ，Ａ 第１の動作、Ｒｏａｄ　　Ａ、　ＲＯは、メモリ位置Ａ
からレジスタＲＯにデータブロックをロードする。ＣＰ
Ｕは、最初に、そのキャッシュ１２がら対応するデータ
ブロックを得ようとする。データブロックがキャッシュ
１２にある（キャツシュヒツト）場合には、データブロ
ックがＣＰＵ　１０に返送される。キャッシュ１２を使
用する場合、キャッシュは比較的小さく、然も主メモリ
に比してメモリに接近しているので、ＣＰＵによるメモ
リ参照速度を高めることができる。

キャッシュ１２がメモリ位置Ａに対する適当なデータブ
ロックを含んでいない（キャッシュミス）場合には、こ
のデータブロックを主メモリ１６からバス１４を経て得
なければならない。キャッシュ１２゛が必要なデータブ
ロックを受は取ると、このデータブロックをＣＰＵｌ０
のレジスタＲＯにロードすることができ、ここで、デー
タブロックの内容に整数４が加えられる。これが動作ｂ
）である。

このように変更されたデータブロックは、レジスタＲＯ
からキャッシュ１２の位置Ａに書き戻される（記憶され
る）。これが動作Ｃ）である。

ある点において、主メモリは、メモリ位置Ａにおけるデ
ータブロックの変更の通知を受けねばならない。ライト
スルーキャッシュの場合には、キャッシュに対して記憶
を行なうときにこれが行なわれる。本発明に用いられる
ようなライトバックキャッシュでは、主メモリの更新が
キャッシュへの記憶を行なった後に後で行なわれる。

システムに対してキャッシュのコヒレンス性を維持しな
ければならない。換言すれば、ＣＰＵがデータブロック
を変更したか又は変更する場合には、残りのＣＰＵは、
そのデータブロックが変更されて主メモリに書き戻され
てしまうまでこのデータブロックにアクセスできない。

これは、ＣＰＵが古いデータブロックを使用しないよう
に確保する。ライトスルーキャッシュの場合には、キャ
ッシュが変更されたデータブロックを受は取るときに主
メモリが更新される。然し乍ら、ライトバックキャッシ
ュの場合には、主メモリがキャッシュより後で更新され
るために問題が生じる。別のＣＰＵによって既に変更さ
れているが主メモリではまだ更新されていないような主
メモリ又はそのキャッシュからアクセスされたデータブ
ロックに基づいて動作しているＣＰＵではインコヒレン
スの問題が生じる。

インコヒレンスの発生を防ぐために、図示されたシステ
ムはオーナーシップ機構を使用する。

この機構では、データブロックを共有又は所有すること
ができる。共有データブロックは、全てのＣＰＵｌ０−
１０ｂにより主メモリ１５からアクセスすることができ
、この共有データブロックのコピーはり一ドオンリコビ
ーである。ＣＰＵが変更しようとするデータブロックの
コピーを入手したいときには、そのデータブロックの読
み取り一書き込みコピーを得なければならない。ＣＰＵ
は、読み取り一書き込みコピーを得るときにデータブロ
ックのオーナーシップを得ると云える。このとき、他の
全てのＣＰＵは、そのデータブロックのリードオンリ及
び読み取り一書き込みの画形式のコピーを得ることが阻
止される。

更に、他のＣＰＵのキャッシュに入れられるコピーが無
効化され、所有するデータブロックの唯一の有効コピー
がＣＰＵとそのデータブロックのオーナーシップを要求
したキャッシュとの中にあるようにされる。

データブロックのオーナーシップを得ることにより、Ｃ
ＰＵはそのブロックに書き込むためのプレパイルを本質
的に得たことになる。本発明は、オーナーシップに基づ
かないシステムにも有用であるが、データブロックに書
き込む前に得なければならないライトプレパイルも有す
る。

上記例の命令Ａ＝Ａ＋４に戻ると、ロード動作（ＲＯＡ
Ｄ　Ａ、　ＲＯ）がリードオンリコマンドによって実行
されるものと仮定する。レジスタにおいて加算を行なっ
た後に、その結果はメモリ位置Ａに記憶することができ
ない。というのは、ＣＰＵ　１０がデータブロックＡの
オーナーシップを有しておらず、リードオンリコピーを
有しているからである。記憶動作を実行するために、Ｃ
ＰＵｌ０は、主メモリ１６からデータブロックの読み取
り一書き込みコピーを要求しそしてそれを得なければな
らない。ＣＰＵｌ０がデータブロックのオーナーシップ
を得ると、そのデータブロックを変更するためのプレパ
イルを得ることにより記憶動作を実行することができる
。

この例から推測できるように、データブロックが変更さ
れるときにリードオンリコピーを要求する読み取りコマ
ンドを最初に用いると、データブロックを要求する前に
別の読み取り（この場合はオーナーシップのための読み
取り）を実行しなければならないので、性能の低下を生
じる。

上記例の命令に対してこの問題を回避するための方法は
、各読み取りをオーナーシップのための読み取りで行な
うことである。然し乍ら、この解決策は、以下の例の命
令Ｂ＝Ａ＋４で示すように、それ自身の問題を有してい
る。コンパイラは、この命令に対し、次の動作を発生す
る。

ａ）　Ｌｏａｄ　　Ａ、　ＲＯ ｂ）　ＡＤＤ　　＃４．　ＲＯ ｃ）　５ｔｏｒｅ　　ＲＯ，Ｂ この例では、Ａは変更されず、Ｂのみが変更される。然
し乍ら、Ｌｏａｄ　　Ａ、　ＲＯの動作はオーナーシッ
プに対する読み取りコマンドで実行されるので、ＣＰＵ
ｌ０は、結局、データブロックＡを主メモリ１６に書き
戻すと共に、変更されたデータブロックＢを書き戻さね
ばならない。それ故、各読み取りがオーナーシップに対
する読み取りコマンドで行なわれるときにライトパック
トラヒックが不要に増大する。

本発明は、データブロックを正しいコマンド（読み取り
又はオーナーシップの読み取り）で読み取ることができ
るようにデータブロックを変更して書き戻すかどうかを
各命令ごとにコンパイラによってＣＰＵに知らせる方法
を提供する。この方法は、過剰な読み取りトラヒック又
はライトパックトラヒックを実質的に回避する。

この方法は、ライトインテントビット（又はフラグ）と
して示されたビット（又はフラグ）を各ロード又は収集
命令と共に供給することを含む。

ベクトルのロード又は収集命令のフィールドが第２図に
示されている。これらは、制御ビット、命令部分、ベー
ス及びストライドを含む。ベース及びストライドはベク
トル命令に関連したもので、ベクトル処理の分野で良く
知られている。

ライトインデントビットは命令のための制御ビットの中
に位置している。ベクトル化コードのための良く知られ
た技術を用いて°、コンパイラはライトインデントビッ
トをセットするに充分な情報を有している。コンパイラ
によりベクトルロード又は収集命令においてこのビット
がセットされると、ＣＰＵによって発生されたロードコ
マンドが単に読み取りコマンドではなくてオーナーシッ
プ読み取りコマンドとなる。それ故、データが変更され
て記憶されるときには、データが変更される前に付加的
なオーナーシップ読み取りコマンドを発生する必要がな
くなる。

コンパイラによりロード又は収集命令においてライトイ
ンテントビットがセットされないときには、ＣＰＵによ
って発生されたロードコマンドが読み取りコマンドとな
る。これは、データブロックがその命令によって変更さ
れないことを指示する。

データを読み取る命令に対する簡単なキャッシュ制御の
流れは、例えば、次の通りである。

１、要求されたデータがキャッシュにある場合には、ス
テップ５に進む。

２、交換のために選択されたキャッシュブロックが所有
データを含んでいる場合には、ブロックをメモリに書き
込む。

３、ライトインデントビットがセットされた場合には、
オーナーシップ読み取りコマンドを用いてメモリからデ
ータブロックを読み取りそして選択されたキャッシュブ
ロックにデータをロードする。ステップ５に進む。

４、ライトインデントビットがセットされない場合には
、読み取りコマンドを用いてメモリがらデータブロック
を読み取りそして選択されたキャッシュブロックにデー
タをロードする。ステップ５に進む。

５、要求されたデータをＣＰＵに返送する。

従って、データブロックがキャッシュ１２にまだ存在し
ない場合には、このデータブロックがライトインテント
ビットの状態に適したコマンドで主メモリ１６から読み
取られる。データブロックがキャッシュ１２に所有され
ると、次のロード命令により、キャッシュ１２は、ライ
トインテントビットの状態に拘りなくデータブロックを
ＣＰＵｌ０に返送する。既に所有されたブロックに対す
る次の書き込みは、単にデータブロックをキャッシュ１
２に書き込ませる。

データブロックがキャッシュ１２に既にある（キャツシ
ュヒツト）の場合には、それがＣＰＵに返送される。本
発明の別の実施例では、キャツシュヒツトの際にキャッ
シュに入れられたデータブロックがこのようにＣＰＵに
返送された後に、そのキャッシュに入れられたデータブ
ロックがまだ所有されずそしてライトインテントビット
がセットされた場合に、オーナーシップ読み取りコマン
ドを用いて主メモリ１６からデータブロックが読み取ら
れる。これは、データの処理と並列にオーナーシップ要
求をスタートさせ、典型的に、次の記憶（ライトインテ
ントビットによって指示された）を行なう前にオーナー
シップを得る。

本発明によれば、命令それ自体は、データブロックを読
み取る命令の選択を指示するための情報（ライトインデ
ントビット）を含んでいる。これにより、次の記憶を行
なう前にデータブロックのオーナーシップを得ることが
できる。データブロックは既に所有されているので、次
の記憶は、データブロックのオーナーシップを得るため
に停止することなく全速度で行なわれる。

【図面の簡単な説明】

第１図は、マルチプロセッサシステムの簡単なブロック
図、そして 第２図は、第１図のシステムに対し本発明で使用される
命令のフィールドを示す図である。 １０、ｌＯａ、ｌｏｂ・・・中央処理ユニット１２．１
２ａ、１２ｂ・・・キャッシュ１４・・・共通バス　　
１６・・・主メモリ１８．１８ａ１１８ｂ・・・レジス
タ シｊＩＷビ・ソト ｒ−人一）

Claims (2)

【特許請求の範囲】
1. （１）マルチプロセッサシステムにおいて中央処理ユニ
   ットにより主メモリからデータブロックを読み取る方法
   であって、上記システムは、上記主メモリと中央処理ユ
   ニットとの間に接続されたライトバックキャッシュを含
   むものであり、上記方法は、 命令のライトインテントフラグの状態を決定し、 上記中央処理ユニットの１つにより上記命令において要
   求されたデータブロックがそれに対応するキャッシュに
   配置されているかどうかを判断し、 上記要求されたデータブロックが上記キャッシュに配置
   されているときに上記要求されたデータブロックを上記
   中央処理ユニットに返送し、上記要求されたデータブロ
   ックが上記キャッシュに配置されておらず且つ上記ライ
   トインテントフラグが上記データブロックが上記中央処
   理ユニットによって変更されないことを指示するときに
   上記データブロックに対してライトプレビレジを得るこ
   となく上記主メモリから上記キャッシュへ上記要求され
   たデータブロックを読み込み、そしてその後、上記要求
   されたデータブロックを上記キャッシュから上記中央処
   理ユニットへ返送し、上記要求されたデータブロックを
   上記主メモリから上記キャッシュへ読み取り、上記要求
   されたデータブロックが上記キャッシュに配置されてお
   らず且つ上記ライトインテントフラグが上記データブロ
   ックが上記中央処理ユニットによって変更されることを
   指示するときに上記要求されたデータブロックに対する
   上記ライトプレビレジを得、そしてその後、上記要求さ
   れたデータブロックを上記キャッシュから上記中央処理
   ユニットへ返送することを特徴とする方法。
2. （２）データブロックが上記キャッシュに配置されてい
   るときに上記要求されたデータブロックを上記中央処理
   ユニットに返送する上記段階は、上記キャッシュが上記
   要求されたデータブロックに対する上記ライトプレビレ
   ジをもたず且つ上記ライトインテントフラグが上記要求
   されたデータブロックが変更されることを指示するとき
   に上記要求されたデータブロックに対するライトプレビ
   レジを得るために上記要求されたデータブロックを上記
   主メモリから上記キャッシュへ同時に読み取る段階を含
   む請求項１に記載の方法。