JPH036668B2 - - Google Patents

Info

Publication number
JPH036668B2
JPH036668B2 JP57012730A JP1273082A JPH036668B2 JP H036668 B2 JPH036668 B2 JP H036668B2 JP 57012730 A JP57012730 A JP 57012730A JP 1273082 A JP1273082 A JP 1273082A JP H036668 B2 JPH036668 B2 JP H036668B2
Authority
JP
Japan
Prior art keywords
gate
active matrix
insulating film
line
tft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57012730A
Other languages
Japanese (ja)
Other versions
JPS58130562A (en
Inventor
Koichi Oguchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP57012730A priority Critical patent/JPS58130562A/en
Publication of JPS58130562A publication Critical patent/JPS58130562A/en
Publication of JPH036668B2 publication Critical patent/JPH036668B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 本発明は、薄膜トランジスタ(以下では略して
TFTと書く)基板に関するものである。さらに
本発明はTFTマトリツクス基板の電気特性に関
するものである。
[Detailed Description of the Invention] The present invention relates to a thin film transistor (hereinafter abbreviated as
It is related to the substrate (written as TFT). Furthermore, the present invention relates to the electrical properties of TFT matrix substrates.

近年、従来のCRTデイスプレイに代る新しい
デイスプレイの開発が盛んに行なわれる様になつ
て来た。その中でも液晶デイスプレイは、薄型で
あり、低電圧電力動作が可能であるため、パーソ
ナル情報機器のデイスプレイあるいは携帯可能な
情報機器のデイスプレイとして注目され、電卓腕
時計はもとより、家電、自動車のデイスプレイと
して大きな市場が期待されている。この様な中で
も今後液晶デイスプレイに要求される特性は、大
容量表示能力であろう。すなわち、最初はスタテ
イツク駆動から時分割駆動となり、液晶材料の開
発により横方向の走査線の数が約60本程度まで表
示出来る様になつて来たのが現状である。しかし
液晶材料開発も限界に来ており、これ以上表示走
査線の数を増やすには、アクテイブマトリツクス
方式を採用しなければ難しい。この様な背景か
ら、最近、アクテイブマトリツクス方式を用いた
液晶表示装置の開発が盛んに行なわれている。ア
クテイブマトリツクス方式の中でも、MOS(金属
−酸化物−半導体素子)アレイを用いたものと、
TFTアレイを用いたものがある。前者は周辺ド
ライバーがオンチツプ出来るため小面積、高密度
表示体装置として適しており、後者は大面積、高
密度の表示体装置に適している。また表示品質の
点からは、後者の場合はTFTアレイは透明絶縁
基板上に形成出来るため液晶表示モードとしては
TNモードが可能であり、コントラストは高い。
In recent years, new displays have been actively developed to replace conventional CRT displays. Among these, liquid crystal displays are thin and can operate with low voltage power, so they are attracting attention as displays for personal information devices and portable information devices, and have a large market as displays for calculators, watches, home appliances, and automobiles. is expected. Among these, the characteristics that will be required of liquid crystal displays in the future will be large capacity display capabilities. That is, at first static driving was changed to time-division driving, and with the development of liquid crystal materials, it has now become possible to display up to about 60 horizontal scanning lines. However, the development of liquid crystal materials has reached its limit, and it will be difficult to further increase the number of display scanning lines without adopting an active matrix method. Against this background, liquid crystal display devices using the active matrix method have recently been actively developed. Among active matrix methods, those using MOS (metal-oxide-semiconductor element) arrays,
Some use TFT arrays. The former is suitable for small-area, high-density display devices because the peripheral drivers can be on-chip, and the latter is suitable for large-area, high-density display devices. In addition, from the viewpoint of display quality, in the latter case, the TFT array can be formed on a transparent insulating substrate, so it is not suitable for liquid crystal display mode.
TN mode is possible and the contrast is high.

従来のTFTアクテイブマトリツクス基板の平
面図、断面構造図及び回路図を第1図に示す。第
1図aはTFTアクテイブマトリツクス基板の画
像表示領域の構成単位である一画素の平面図であ
る。図中の1はデータ信号ライン、2はゲート信
号ライン、3は画像表示電極である。この画像表
示電極は通常、金属電極でよいし、また透明導電
膜電極でもよい。4はTFTのソース領域とデー
タラインとのコンタクトホール、及びTFTのド
レイン領域と画像表示電極とのコンタクトホール
である。5はTFTである。6はデータ信号ライ
ンとゲート信号ラインのクロスオーバー部分であ
り、通常は、このデータ信号ラインとゲート信号
ラインとは酸化膜あるいは窒化膜等の薄膜絶縁膜
にて電気的に分離されている。図中の一点鎖線に
て囲まれた領域が一画素の領域である。第1図a
中のA−A断面図を第1図bに示す。図中の7は
TFTのゲート酸化膜、8はTFTのソース、ドレ
イン拡散領域、9は絶縁板である。第1図cは一
画素の回路図である。このような従来のTFTア
クテイブマトリツクス基板においては、第2図に
示す如くゲートライン及びデータラインは基板の
外周部に端子取り出し用のパツドが設けられてお
り、これらはドライバ回路へと接続されている。
この端子取り出し用パツドは一本のゲートライン
あるいは一本のデータラインに少なくとも一個あ
ればよい。このTFTアクテイブマトリツクス基
板は、第1図にて示した如く絶縁基板上にTFT
アレイを形成をしているために静電気に対して非
常に弱いという欠点がある。例えばTFTアクテ
イブマトリツクス基板の外周部の端子取り出しパ
ツドから静電気が入ると、静電気はTFTのゲー
ト絶縁膜もしくはゲートラインとデータラインの
クロスオーバー部の絶縁膜のどちらかを破壊す
る。静電気は通常電圧が数千ボルトから数万ボル
トであるので、もし静電気が入れば必ずこれらの
絶縁膜は破壊し、シヨート状態から低抵抗にて接
続されることになる。したがつて、TFTアクテ
イブマトリツクス基板の製造プロセスにおいて
は、静電気対策を十分行なう必要がある。また
TFTアクテイブマトリツクス基板上にMOS基板
において行なわれている如く抵抗やダイオード回
路を入れた静電気保護回路を入れられればよい
が、今のところ特性上からこれらの静電気保護回
路をTFTアクテイブマトリツクス基板上に形成
することむづかしい。したがつてTFTアクテイ
ブマトリツクス基板においては、静電気が入つた
場合には、どこか特定の場所が破壊する様に設計
し、その場所は後でレーザー等による配線の切断
にて修正することを考える必要がある。
FIG. 1 shows a plan view, a sectional structure diagram, and a circuit diagram of a conventional TFT active matrix substrate. FIG. 1a is a plan view of one pixel which is a constituent unit of an image display area of a TFT active matrix substrate. In the figure, 1 is a data signal line, 2 is a gate signal line, and 3 is an image display electrode. This image display electrode may normally be a metal electrode or a transparent conductive film electrode. 4 is a contact hole between the TFT source region and the data line, and a contact hole between the TFT drain region and the image display electrode. 5 is TFT. Reference numeral 6 denotes a crossover portion between the data signal line and the gate signal line, and the data signal line and gate signal line are usually electrically separated by a thin insulating film such as an oxide film or a nitride film. The area surrounded by the dashed line in the figure is a one-pixel area. Figure 1a
A sectional view taken along line A-A inside is shown in FIG. 1b. 7 in the diagram is
A gate oxide film of the TFT, 8 a source and drain diffusion region of the TFT, and 9 an insulating plate. FIG. 1c is a circuit diagram of one pixel. In such a conventional TFT active matrix board, as shown in Fig. 2, the gate line and data line are provided with terminal extraction pads on the outer periphery of the board, and these are connected to the driver circuit. There is.
At least one pad for taking out the terminal may be provided for one gate line or one data line. This TFT active matrix substrate has TFTs on an insulating substrate as shown in Figure 1.
Since it is formed in an array, it has the disadvantage of being extremely susceptible to static electricity. For example, if static electricity enters from the terminal extraction pad on the outer periphery of a TFT active matrix substrate, the static electricity will destroy either the gate insulating film of the TFT or the insulating film at the crossover area between the gate line and the data line. Since the voltage of static electricity is usually from several thousand volts to tens of thousands of volts, if static electricity were to enter, these insulating films would be destroyed, resulting in a short connection with low resistance. Therefore, in the manufacturing process of TFT active matrix substrates, it is necessary to take sufficient measures against static electricity. Also
It would be nice if an electrostatic protection circuit with resistors and diode circuits could be installed on the TFT active matrix substrate, as is done on MOS substrates, but for now, due to the characteristics, these electrostatic protection circuits cannot be installed on the TFT active matrix substrate. Difficult to form. Therefore, consider designing a TFT active matrix board so that if static electricity is applied, it will break at a specific location, and then repair that location later by cutting the wiring using a laser, etc. There is a need.

本発明はこのような静電気に弱いTFTアクテ
イブマトリツクス基板において、万一静電気が入
つた時、ある特定の場所で破壊する様にし、この
場所は後で修正するという考え方に基づいた
TFTアクテイブマトリツクス基板に関するもの
であり、以下具体的な実施例をあげて説明する。
The present invention is based on the idea that if static electricity were to occur in a TFT active matrix substrate that is sensitive to static electricity, it would be destroyed at a specific location, and this location would be repaired later.
The present invention relates to a TFT active matrix substrate, and will be explained below using specific examples.

第3図aは、TFTアクテイブマトリツクス基
板に静電気が入つた時、ゲートライン2とデータ
ライン1のクロスオーバー部6の絶縁膜が破壊し
た場合を示す。このクロスオーバー部が破壊する
場合は、TFT5のゲート絶縁膜の絶縁破壊電圧
よりもこのクロスオーバー部の絶縁膜の絶縁破壊
電圧の方が小さい場合である。この場合には、こ
のクロスオーバー部でゲートラインとデータライ
ンがシヨートするために液晶表示体装置等に応用
した場合には線欠陥となつて表われるために大き
な問題となる。したがつて第3図bの10及び第
3図cの11に示す如くこのクロスオーバー部を
はさんでゲートラインあるいはデータラインの両
側をレーザー修正する必要がある。例えば第3図
bの如くゲートラインを2ケ所レーザーにて切断
し、このゲートラインの両側に設けた端子取り出
しパツドからゲート信号を入れれば良い。しかし
この場合に、両側の端子取り出しパツドに同じゲ
ート信号を入れるためには、ゲートドライバ回路
は2系列必要となる。ゲートドライバ回路を2系
列入れることはコストの点から難しいため普通は
隣りのゲートラインの信号を入力することにな
る。この場合、隣り合うゲートラインは同じ法示
をすることになり表示欠陥となる。第3図cの場
合も同じである。
FIG. 3a shows a case where the insulating film at the crossover portion 6 between the gate line 2 and the data line 1 is broken when static electricity enters the TFT active matrix substrate. This crossover portion breaks down when the dielectric breakdown voltage of the insulating film of this crossover portion is smaller than the dielectric breakdown voltage of the gate insulating film of the TFT 5. In this case, since the gate line and the data line are shorted at this crossover portion, when applied to a liquid crystal display device or the like, line defects appear as a serious problem. Therefore, as shown at 10 in FIG. 3b and 11 in FIG. 3c, it is necessary to perform laser correction on both sides of the gate line or data line across this crossover portion. For example, as shown in FIG. 3B, the gate line may be cut at two places with a laser, and the gate signal may be input from terminal extraction pads provided on both sides of the gate line. However, in this case, two series of gate driver circuits are required in order to input the same gate signal to the terminal extraction pads on both sides. Since it is difficult to insert two lines of gate driver circuits from a cost standpoint, signals from adjacent gate lines are usually input. In this case, adjacent gate lines have the same display, resulting in a display defect. The same applies to the case of FIG. 3c.

一方、第4図aに示す如くクロスオーバー部の
絶縁破壊電圧をゲート絶縁膜の破壊電圧より大き
くした場合には、静電気の入力によつて必ずゲー
ト絶縁膜が破壊される。この時のゲート電極とソ
ース拡散層がシヨートすると前記実施例に示した
様な表示欠陥(線欠陥)となる。しかしこの場合
には、第4図b及びcにて示す如く、各図中の1
2及び13の部分をレーザーで切断すれば容易に
線欠陥が点欠陥に変換できることになる。すなわ
ち、クロスオーバー部の絶縁破壊電圧を、TFT
のゲート絶縁破壊電圧よりも大きくしておくこと
により、外部から入る静電気により破壊する場合
には必ずゲート絶縁膜が破壊することになり、こ
の場合の方が容易にレーザーにて修正が出来る。
On the other hand, if the breakdown voltage of the crossover portion is made larger than the breakdown voltage of the gate insulating film as shown in FIG. 4a, the gate insulating film will definitely be broken down by the input of static electricity. If the gate electrode and source diffusion layer are shot at this time, a display defect (line defect) as shown in the above embodiment will occur. However, in this case, as shown in Figures 4b and 4c, 1
By cutting portions 2 and 13 with a laser, line defects can be easily converted to point defects. In other words, the breakdown voltage of the crossover section is
By setting the voltage to be higher than the gate dielectric breakdown voltage, the gate insulating film will always be destroyed if static electricity enters from the outside, and in this case it can be repaired more easily with a laser.

本発明は上記実施例において説明した如く、静
電気に弱いTFTアクテイブマトリツクス基板に
おいて、ゲートラインとデータラインのクロスオ
ーバー部の絶縁破壊電圧をゲート膜の絶縁破壊電
圧よりも大きくすることにより、万一静電気で破
壊した場合に容易にレーザーで修正が出来るよう
にしたTFTアクテイブマトリツクス基板に関す
るものであり、液晶表示装置やエレクトロルミネ
ツセンス表示体装置用のTFTアクテイブマトリ
ツクス基板の歩留り向上、コスト低減に大きく貢
献するものである。
As explained in the above embodiments, the present invention provides a TFT active matrix substrate that is susceptible to static electricity by making the dielectric breakdown voltage of the crossover portion between the gate line and the data line larger than the dielectric breakdown voltage of the gate film. This relates to TFT active matrix substrates that can be easily repaired with a laser if they are damaged by static electricity, and improves the yield and reduces costs of TFT active matrix substrates for liquid crystal display devices and electroluminescent display devices. This will greatly contribute to the

例えば本発明の如くクロスオーバー部の絶縁破
壊電圧をゲート破壊電圧よりも大きくする方法は
多くある。すなわちクロスオーバー部の絶縁膜と
TFTのゲート絶縁膜を同一の膜質で構成する場
合にはクロスオーバー部の絶縁膜の膜厚をゲート
膜厚よりも厚くすればよい。例えばゲート絶縁膜
の膜厚を1000Åとした時、クロスオーバー部の絶
縁膜の膜厚は1000Å以上の2000〜10000Å程度が
望ましい。またクロスオーバー部の絶縁膜厚とゲ
ート絶縁膜厚が同じでも破壊電圧がクロスオーバ
ー部の方が大きくなる様にプロセス設計、パター
ン設計をすることが望ましい。例えば絶縁膜とし
てSiO2膜を用いる場合、多少のリン濃度の違い
により破壊電圧は異なる。またSiO2形成後のア
ニール温度の違いによつても破壊電圧は異なる。
さらに配線部の段差形状によつても破壊電圧は異
なるのでTFTアクテイブマトリツクス基板のデ
バイス設計、プロセス設計には十分注意が必要で
ある。
For example, as in the present invention, there are many methods for making the dielectric breakdown voltage of the crossover section larger than the gate breakdown voltage. In other words, the insulating film in the crossover section and
When the gate insulating films of TFTs are made of the same film quality, the thickness of the insulating film in the crossover portion may be made thicker than the gate film thickness. For example, when the thickness of the gate insulating film is 1000 Å, the thickness of the insulating film at the crossover portion is preferably 1000 Å or more, about 2000 to 10000 Å. Further, it is desirable to design the process and pattern so that even if the thickness of the insulating film in the crossover part and the thickness of the gate insulating film are the same, the breakdown voltage is larger in the crossover part. For example, when using a SiO 2 film as an insulating film, the breakdown voltage differs depending on the slight difference in phosphorus concentration. The breakdown voltage also differs depending on the annealing temperature after SiO 2 formation.
Furthermore, the breakdown voltage differs depending on the shape of the step in the wiring section, so sufficient care must be taken in device and process design for TFT active matrix substrates.

第5図は、透明絶縁基板上に形成したTFTア
クテイブマトリツクス基板14を用いたTNモー
ド(ツイストネマチツクモード)の液晶表示体装
置の断面図である。15は上側ガラス基板、16
はスペーサ、17は液晶層、18は偏光層板、1
9は反射板である。このTNモード液晶表示体装
置はコントラストも高く明るい表示が得られ、小
型ポケツトテレビ用のデイスプレイとしては最適
である。
FIG. 5 is a cross-sectional view of a TN mode (twisted nematic mode) liquid crystal display device using a TFT active matrix substrate 14 formed on a transparent insulating substrate. 15 is the upper glass substrate, 16
1 is a spacer, 17 is a liquid crystal layer, 18 is a polarizing layer plate, 1
9 is a reflecting plate. This TN mode liquid crystal display device provides a bright display with high contrast, making it ideal as a display for small pocket televisions.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図及び第2図は従来のTFTアクテイブマ
トリツクス基板の構成及び回路を説明する図、第
3図及び第4図は、本発明によるTFTアクテイ
ブマトリツクス基板の特徴を説明するために用い
た回路図、第5図は本発明によるTFTアクテイ
ブマトリツクス基板を用いた液晶表示体装置の構
造図。 1……データライン、2……ゲートライン、3
……液晶駆動電極、4……コンタクトホール、5
……TFT、6……クロスオーバー部、7……ゲ
ート絶縁膜、8……ソース、ドレイン拡散領域、
9……絶縁基板、10……ゲートラインのレーザ
ー溶断部、11……データラインのレーザー溶断
部、12……TFTのゲート電極のレーザー溶断
部、13……ソース抗散電極のレーザー溶断部、
14……TFTアクテイブマトリツクス基板、1
5……上側ガラス板、16……スペーサ、17…
…液晶層、18……偏光板、19……反射板。
1 and 2 are diagrams used to explain the structure and circuit of a conventional TFT active matrix substrate, and FIGS. 3 and 4 are diagrams used to explain the features of the TFT active matrix substrate according to the present invention. FIG. 5 is a structural diagram of a liquid crystal display device using a TFT active matrix substrate according to the present invention. 1...Data line, 2...Gate line, 3
...Liquid crystal drive electrode, 4...Contact hole, 5
...TFT, 6... Crossover section, 7... Gate insulating film, 8... Source, drain diffusion region,
9... Insulating substrate, 10... Laser fusing part of gate line, 11... Laser fusing part of data line, 12... Laser fusing part of gate electrode of TFT, 13... Laser fusing part of source scattering electrode,
14...TFT active matrix substrate, 1
5... Upper glass plate, 16... Spacer, 17...
...Liquid crystal layer, 18...Polarizing plate, 19...Reflecting plate.

Claims (1)

【特許請求の範囲】 1 一対の基板内に液晶が封入されてなり、該基
板の一方の基板上には複数のゲートライン、該ゲ
ートラインに交わる複数のデータライン、該ゲー
トラインと該データラインの交点に配置されてな
る薄膜トランジスタを有するアクテイブマトリク
ス型液晶表示装置において、 該薄膜トランジスタのゲート絶縁膜および該ゲ
ートラインと該データラインの交差部の絶縁膜の
膜厚は同一であり、該薄膜トランジスタのゲート
絶縁膜の破壊電圧は該ゲートラインと該データラ
インの交差部の絶縁膜の破壊電圧より低く設定さ
れてなることを特徴とするアクテイブマトリクス
型液晶表示装置。
[Claims] 1 A liquid crystal is sealed in a pair of substrates, and one of the substrates has a plurality of gate lines, a plurality of data lines crossing the gate line, and the gate line and the data line. In an active matrix liquid crystal display device having a thin film transistor arranged at an intersection of the thin film transistor, the thickness of the gate insulating film of the thin film transistor and the insulating film at the intersection of the gate line and the data line are the same, and the gate of the thin film transistor An active matrix type liquid crystal display device, characterized in that the breakdown voltage of the insulating film is set lower than the breakdown voltage of the insulating film at the intersection of the gate line and the data line.
JP57012730A 1982-01-29 1982-01-29 Thin film transistor matrix substrate Granted JPS58130562A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57012730A JPS58130562A (en) 1982-01-29 1982-01-29 Thin film transistor matrix substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57012730A JPS58130562A (en) 1982-01-29 1982-01-29 Thin film transistor matrix substrate

Publications (2)

Publication Number Publication Date
JPS58130562A JPS58130562A (en) 1983-08-04
JPH036668B2 true JPH036668B2 (en) 1991-01-30

Family

ID=11813551

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57012730A Granted JPS58130562A (en) 1982-01-29 1982-01-29 Thin film transistor matrix substrate

Country Status (1)

Country Link
JP (1) JPS58130562A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58178553A (en) * 1982-04-13 1983-10-19 Seiko Epson Corp Matrix array

Also Published As

Publication number Publication date
JPS58130562A (en) 1983-08-04

Similar Documents

Publication Publication Date Title
KR100596143B1 (en) Liquid crystal display and its manufacture method
JP3715996B2 (en) Liquid crystal display device
EP0399846B1 (en) An active-matrix display device and a method for the production of the same
US6847083B2 (en) Semiconductor device, electro-optic device, and electronic instrument
JPS59101693A (en) Active matrix substrate
US6613650B1 (en) Active matrix ESD protection and testing scheme
US6472256B1 (en) Method of manufacturing a thin-film transistor with a short-circuiting pattern
KR20010095132A (en) Active matrix liquid crystal display apparatus
KR960011495A (en) Thin film transistor type liquid crystal display device and manufacturing method thereof
KR100645405B1 (en) Display device and method for manuacturing the display device
JP2003271070A (en) Electro-optical device and electronic apparatus
KR100698000B1 (en) Substrate for semiconductor device, method of manufacturing substrate for semiconductor device, substrate for electro-optical device, electro-optical device, and electronic apparatus
JPH075851A (en) Active-matrix liquid-crystal display
JPH05243333A (en) Thin film field-effect transistor substrate
JPH0474714B2 (en)
JP2010072527A (en) Liquid crystal display device
US6400438B1 (en) Glass board used in the production of liquid crystal panels
JP3300282B2 (en) Liquid crystal display device and method of manufacturing liquid crystal display device
JP2007093685A (en) Electro-optical device and electronic equipment
JP3286843B2 (en) LCD panel
KR101087353B1 (en) array plate and the fabrication method for In-Plane-Switching mode LCD
JPH036668B2 (en)
JPH05297404A (en) Active matrix substrate
JP3429443B2 (en) Active matrix substrate and liquid crystal display
JP2003084304A (en) Liquid crystal display device