JPH0364956A - High speed signal processing circuit module - Google Patents

High speed signal processing circuit module

Info

Publication number
JPH0364956A
JPH0364956A JP1200383A JP20038389A JPH0364956A JP H0364956 A JPH0364956 A JP H0364956A JP 1200383 A JP1200383 A JP 1200383A JP 20038389 A JP20038389 A JP 20038389A JP H0364956 A JPH0364956 A JP H0364956A
Authority
JP
Japan
Prior art keywords
speed signal
lsi
substrate
board
processing circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1200383A
Other languages
Japanese (ja)
Inventor
Mitsuo Inagaki
光雄 稲垣
Hiroyasu Sugiki
杉木 廣安
Hidenori Tanizawa
谷沢 秀徳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1200383A priority Critical patent/JPH0364956A/en
Publication of JPH0364956A publication Critical patent/JPH0364956A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To eliminate signal cross talk, oscillations, or the like so as to improve a high speed signal processing circuit of this design in high speed characteristics by a method wherein a high speed signal line is sandwiched between earth layers to be formed into a triplate strip line structure and made small enough in lead inductance. CONSTITUTION:First boards 20 formed of an Si based material whose front and rear side are plated with Au and ceramics of low dielectric constant are laminated in multilayer, high speed signal lines 29 are sandwiched between earth layers 27 and 28 to be formed into a triplate strip line structure, a second board 25, which is provided with LSI inserting holes, bonding pads, and signal external terminals and whose front and rear side are plated with gold, and a third board 35, which is formed of an Si base material whose front and rear side are plated with Au and provided with LSI inserting holes, are joined together in this sequence. LSI chips 41 are mounted on the first board 20 through the holes provided to the second and the third board, 25 and 35, and then the holes of the third board 35 are hermetically sealed up with lid members 43.

Description

【発明の詳細な説明】 概   要 高速信号処理回路モジュールに関し、 基材そのものをパッケージとして用いることにより、信
号の漏話、発振等がなく、信号線のり−ドインダクタン
スが十分小さい、高速特性に優れた高速信号処理回路モ
ジュールを提供することを目的とし、 Si基基材0裏裏面にAu鍍金を施した第1基板と、低
誘電率セラミックを多層に積層して形成され、高速信号
ラインをアース層でサンドイッチしてトリプレートスト
リップライン構成にするとともにLSI挿入用の穴とボ
ンディングパッド及び外部への信号端子を有し、表裏両
面に金鍍金の施された第2基板と、Si基材の表裏両面
にAu鍍金を施すとともにLSI挿入用の穴の形成され
た第3基板をこの順に接合し、LSIチップを前記第2
及び第3基板に形成された穴を通して前記第1基板上に
実装した後、前記第3基板の穴を蓋部材で気密封止して
構成する。
[Detailed Description of the Invention] Overview Regarding high-speed signal processing circuit modules, by using the base material itself as a package, there is no signal crosstalk, oscillation, etc., the signal line glue inductance is sufficiently small, and the module has excellent high-speed characteristics. Aiming to provide a high-speed signal processing circuit module, this module is formed by laminating a first substrate with Au plating on the back side of a Si-based substrate and a low dielectric constant ceramic in multiple layers, and connects a high-speed signal line to a ground layer. A second substrate is sandwiched between two substrates to form a tri-plate stripline configuration, and has a hole for LSI insertion, bonding pads, and signal terminals to the outside, and is plated with gold on both the front and back sides, and a Si substrate on both front and back sides. A third substrate with a hole for LSI insertion is bonded in this order, and the LSI chip is attached to the second substrate with Au plating.
The third substrate is mounted on the first substrate through a hole formed in the third substrate, and then the hole in the third substrate is hermetically sealed with a lid member.

産業上の利用分野 本発明は光中継器等に使用される高速信号処理回路モジ
ュールに関する。
INDUSTRIAL APPLICATION FIELD The present invention relates to a high-speed signal processing circuit module used in optical repeaters and the like.

近年、伝送路として極めて広帯域なシングルモード光フ
ァイバが使用されるようになり、高速伝送システムの適
用範囲が大幅に拡大されつつある。
In recent years, extremely wide-band single-mode optical fibers have come to be used as transmission lines, and the scope of application of high-speed transmission systems is being greatly expanded.

今日の光通信では、1.6Gb/sシステムが幹線系に
用いられるようになっており、今後はさらに高速化する
ことが予想される。システムにおける各種回路に必要不
可欠なLSIとしては、数Gb / s用のものも提供
されており、このようなLSIの性能を十分に引き出す
ために、高速信号処理回路モジュールの最適化が模索さ
れている。
In today's optical communications, 1.6 Gb/s systems are used in trunk systems, and it is expected that the speed will further increase in the future. LSIs that are essential for various circuits in systems are available for several Gb/s, and optimization of high-speed signal processing circuit modules is being sought to bring out the full performance of such LSIs. There is.

従来の技術 光通信装置に用いる光/電気変換器及び電気/光変換器
は、信号の漏話、発振等を防ぎ高速信号を確実に変換す
るため、従来、誘電率の小さい基板、例えばセラミック
基板上にストリップラインで信号路を形成し、基板上に
LSIチップ搭載後金属パッケージ内に回路基板を挿入
し、その後半  発振等がなく、信号線。ワー、イアダ
、2ツユが田等により気密シールを行って電磁シールド
特性  十分小さい、高速特性に優れた高速信号処理回
路及び放熱特性を保つようにしていた。       
 モジュールを提供することである。
Conventional technology Optical/electrical converters and electrical/optical converters used in optical communication devices are conventionally fabricated on substrates with a low dielectric constant, such as ceramic substrates, in order to prevent signal crosstalk, oscillation, etc., and reliably convert high-speed signals. A signal path is formed using a strip line, and after mounting the LSI chip on the board, the circuit board is inserted into the metal package. War, Iada, and 2 Tsuyu were airtightly sealed to maintain electromagnetic shielding characteristics, a sufficiently small size, a high-speed signal processing circuit with excellent high-speed characteristics, and heat dissipation characteristics.
It is to provide modules.

発明が解決しようとする課題 しかしながら、上述した構成の高速信号処理回路モジュ
ールは、2〜3 G b / s以下の信号処理は可能
であったが、光通信技術の最先端分野である1OGb/
sの信号処理では、ストリップライン部での信号の漏れ
及び接合部での信号の反射等が発生し、高速特性が十分
でないという問題があった。そこで、基板の構成を多層
化し、トリプレートストリップライン構成で回路モジュ
ールを構成することが考えられるが、従来技術の延長線
上である金属パッケージを使う構造では、シールド構造
、アース構造とも複雑化し、モジュール価格の大幅な上
昇が見込まれる。
Problems to be Solved by the Invention However, although the high-speed signal processing circuit module with the above-mentioned configuration was capable of signal processing of 2 to 3 Gb/s or less, it was only possible to process signals at 1OGb/s, which is the most advanced field of optical communication technology.
In the signal processing of S, signal leakage occurs at the strip line section, signal reflection at the junction section, etc., and high-speed characteristics are not sufficient. Therefore, it is conceivable to make the board structure multi-layered and to configure the circuit module with a tri-plate stripline configuration, but in a structure that uses a metal package, which is an extension of the conventional technology, both the shielding structure and the grounding structure become complicated, and the module Prices are expected to rise significantly.

本発明はこのような点に鑑みてなされたものであり、そ
の目的とするところは、基材そのものをパッケージとし
て用いることにより信号の漏話、課題を解決するための
手段 Si基材の表裏両面にAu鍍金を施した第1基板と、低
誘電率セラミックを多層に積層して形成され、高速信号
ラインをアース層でサンドイッチしてトリプレートスト
リップライン構成にするとともにLSI挿入用の穴とボ
ンディングパッド及び外部への信号端子を有し、表裏両
面に金鍍金の施された第2基板と、Si基材の表裏両面
にAu鍍金を施すとともにLSI挿入用の穴の形成され
た第3基板をこの順に接合する。そして、LSIチップ
を前記第2及び第3基板に形成された穴を通して前記第
1基板上に実装した後、前記第3基板の穴を蓋部材で気
密封止して構成する。
The present invention has been made in view of these points, and its purpose is to provide a means for solving the problem of signal crosstalk by using the base material itself as a package. It is formed by laminating a first substrate plated with Au and a low dielectric constant ceramic in multiple layers, and a high-speed signal line is sandwiched between a ground layer to form a triplate strip line configuration, and holes for LSI insertion, bonding pads, and A second board that has a signal terminal to the outside and is gold-plated on both the front and back sides, and a third board that has a Si base material that is Au-plated on both the front and back sides and has a hole for LSI insertion are formed in this order. Join. After the LSI chip is mounted on the first substrate through the holes formed in the second and third substrates, the hole in the third substrate is hermetically sealed with a lid member.

作   用 本発明の高速信号処理回路モジュールでは、高速信号ラ
インをアース層でサンドイッチしてトリプレートストリ
ップライン構成にするとともに、信号線のり一ドインダ
クタンスを十分小さくすることができるので、信号の漏
話、発振等のない高速特性に優れた回路モジュールを提
供することができる。また、従来の金属パッケージを用
いた構成とは異なり基材そのものがパッケージの役目を
しているため、回路モジュールの大幅な経済化を達成で
きる。
Function: In the high-speed signal processing circuit module of the present invention, the high-speed signal line is sandwiched between the ground layers to form a triplate strip line configuration, and the signal line inductance can be made sufficiently small, so that signal crosstalk, It is possible to provide a circuit module that is free from oscillation and has excellent high-speed characteristics. Furthermore, unlike the conventional configuration using a metal package, the base material itself serves as a package, making it possible to achieve significant economicalization of the circuit module.

さらに、LSIの発熱はSi基材に直接放散するため放
熱性が非常に高いとともに、LSIを同一材質のSiか
ら形成された第1基板上に搭載しているため、熱膨張係
数の相違に起因するLSIチップ及び接合部の応力発生
が皆無であり、接合部の信頼性の向上が期待できる。
Furthermore, since the heat generated by the LSI is dissipated directly into the Si base material, the heat dissipation performance is very high, and since the LSI is mounted on the first substrate made of the same material, Si, the difference in coefficient of thermal expansion There is no stress generation in the LSI chip and joints, and it is expected that the reliability of the joints will be improved.

実施例 以下本発明の実施例を図面に基づいて詳細に説明する。Example Embodiments of the present invention will be described in detail below based on the drawings.

まず第31!lを参照すると、本発明を適用するのに適
した光中継器の概略ブロック図が示されている。光中継
器は○/Eモジュール1及びE/○モジュール2から構
成され、入力光ファイバ3からの光信号を一旦電気信号
に変換して増幅再生し、これをさらに光信号に変換して
出射側光フアイバ9に送り出すようになっている。
First, number 31! 1, a schematic block diagram of an optical repeater suitable for applying the present invention is shown. The optical repeater is composed of an ○/E module 1 and an E/○ module 2, which converts the optical signal from the input optical fiber 3 into an electrical signal, amplifies and regenerates it, and then converts it further into an optical signal and sends it to the output side. It is designed to be sent to an optical fiber 9.

○/Eモジュール1は光信号を電気信号に変換するアバ
ランシェ・フォトダイオード(以下APDという)4と
高速信号処理回路モジュール5から構成されている。高
速信号処理回路モジュール5は、歪んだ受信波形を整形
増幅する等化増幅回路6と、受信したパルス符号系列か
らクロック信号を再生するタイミング抽出回路7と、前
記クロック信号により決定される時点での等化増幅後の
パルスの有無を識別し、パルス波形を出力する識別再生
回路8を含んでいる。
The O/E module 1 is composed of an avalanche photodiode (hereinafter referred to as APD) 4 that converts an optical signal into an electrical signal and a high-speed signal processing circuit module 5. The high-speed signal processing circuit module 5 includes an equalization amplifier circuit 6 that shapes and amplifies a distorted received waveform, a timing extraction circuit 7 that reproduces a clock signal from the received pulse code sequence, and a timing extraction circuit 7 that reproduces a clock signal from the received pulse code sequence. It includes an identification/reproduction circuit 8 that identifies the presence or absence of a pulse after equalization amplification and outputs a pulse waveform.

E/○モジュール2は、半導体レーザ(LD)10と、
この半導体レーザを駆動するLD駆動回路11を含んで
いる。識別再生回路8の出力はLD駆動回路11に入力
され、このLD駆動回路11がLDIOを駆動して、電
気信号を光信号に変換して出射側光フアイバ9に送出す
る。
The E/○ module 2 includes a semiconductor laser (LD) 10,
It includes an LD drive circuit 11 that drives this semiconductor laser. The output of the identification and reproducing circuit 8 is input to the LD drive circuit 11, which drives the LDIO, converts the electrical signal into an optical signal, and sends it to the output side optical fiber 9.

以上のような機能を有する光中継器を伝送路中に所定間
隔毎に挿入して、光信号の長距離高速伝送を達成してい
るが、今後益々高速化されることが予想される。そこで
このような高速化に対応して、高速信号処理回路モジュ
ール5も益々高速化されるこ゛とが要求される。
Optical repeaters having the above-mentioned functions are inserted into a transmission path at predetermined intervals to achieve long-distance, high-speed transmission of optical signals, and it is expected that the transmission speed will become even faster in the future. Therefore, in response to such an increase in speed, the high-speed signal processing circuit module 5 is also required to be increased in speed.

以下、第1図及び第2図並びに第4図乃至第6図を参照
して、本発明の実施例にかかる高速信号処理回路モジス
ールについて説明する。先ず第4図を参照すると、第1
基板20の斜視図が示されている。搭載すべきLSIペ
アチップ(以下LSIチップという)の熱を効率良く逃
がすための放熱性及びLSIチップと基板との熱膨張係
数の相違に起因する接合不良を避けるために、LSIチ
ップ搭載用の第1基板20としてSiから形成された基
板を使用した。第4図において21はSi基材であり、
先ず、LSIチップの裏面が電源(例えば−5V)とし
て使用される場合はアースと絶縁をとる必要があるため
、始めにLSIチップの搭載される部分にSiを熱酸化
処理することにより又はSiO2膜を蒸着すること等に
より、5in2の絶縁膜22を形成する。この絶縁膜2
2はSi基材21の全面に形成した後、不要部分をエツ
チングにより除去しても良いし、マスクを使用して所望
部分のみに絶縁膜22を形成するようにしても良い。本
実施例においては、等化増幅回路用のLSIチップ、タ
イミング抽出回路用のLSIチップ及び識別再生回路用
のLSIチップに対応して、絶縁膜22が3か所設けら
れている。
Hereinafter, a high-speed signal processing circuit module according to an embodiment of the present invention will be described with reference to FIGS. 1 and 2 and FIGS. 4 to 6. First, referring to Figure 4, the first
A perspective view of substrate 20 is shown. In order to efficiently dissipate the heat of the LSI pair chip (hereinafter referred to as LSI chip) to be mounted, and to avoid bonding defects due to the difference in thermal expansion coefficient between the LSI chip and the substrate, the first A substrate made of Si was used as the substrate 20. In FIG. 4, 21 is a Si base material,
First, if the back side of the LSI chip is used as a power source (for example, -5V), it is necessary to insulate it from the ground, so first, the part where the LSI chip is mounted is heated by thermally oxidizing Si or is coated with a SiO2 film. A 5 in 2 insulating film 22 is formed by evaporating or the like. This insulating film 2
Insulating film 22 may be formed on the entire surface of Si base material 21, and then unnecessary portions may be removed by etching, or the insulating film 22 may be formed only on desired portions using a mask. In this embodiment, three insulating films 22 are provided corresponding to the LSI chip for the equalization amplifier circuit, the LSI chip for the timing extraction circuit, and the LSI chip for the identification reproducing circuit.

次いで、Si基材21の表裏両面にNiCr+Au又は
Ta+NiCr+Auを蒸着又はスパッタリングで形威
し、更にAu鍍金を施して導電層23を形成する。更に
、絶縁膜22の外周部の導電層をエツチングにより取り
除き、導電性のLSIチップ搭載部24を形成し、導電
層23とLSIチップ搭載部24との絶縁をとる構成に
している。LSIチップの裏面がアースとして使用され
る場合には、LSI搭載部の絶縁をとる必要はなく、S
i基材21の全面に導電層23を形成すれば良い。
Next, NiCr+Au or Ta+NiCr+Au is formed on both the front and back surfaces of the Si base material 21 by vapor deposition or sputtering, and further Au plating is applied to form the conductive layer 23. Furthermore, the conductive layer on the outer periphery of the insulating film 22 is removed by etching to form a conductive LSI chip mounting part 24, so that the conductive layer 23 and the LSI chip mounting part 24 are insulated. If the back side of the LSI chip is used as a ground, there is no need to insulate the LSI mounting part, and the S
The conductive layer 23 may be formed on the entire surface of the i-base material 21.

次に第5図を参照すると、高速信号伝送用の第2基板斜
視図が示されている。高速信号ラインの配線材料として
、熱膨張係数が4 X 10−’/lの低誘電率ガラス
セラミック(誘電率ε=4)を4層にして用いている。
Referring now to FIG. 5, a perspective view of a second substrate for high speed signal transmission is shown. As the wiring material for the high-speed signal line, four layers of low dielectric constant glass ceramic (dielectric constant ε=4) with a thermal expansion coefficient of 4×10-'/l are used.

この低誘電率ガラスセラミックの熱膨張係数は、Siか
ら形成されたLSIチップの熱膨張係数と概略等しい。
The thermal expansion coefficient of this low dielectric constant glass ceramic is approximately equal to that of an LSI chip formed from Si.

低誘電率ガラスセラミック基材の第1層26皇と第2層
262の間にCuのアース層27を形成するとともに、
第3層263と第4層26.の間にもアース層28を形
成する。そして、低誘電率ガラスセラミックの第2層2
62の表面に複数の高速信号ライン29を形成し、高速
信号ライン29を一対のアース層27.28でサンドイ
ンチしたトリプレートストリップライン構成とする。高
速信号ライン29には入力端子32及び出力端子33を
接続する。
While forming a Cu earth layer 27 between the first layer 26 and the second layer 262 of the low dielectric constant glass ceramic base material,
Third layer 263 and fourth layer 26. A ground layer 28 is also formed between them. and a second layer 2 of low dielectric constant glass ceramic.
A plurality of high-speed signal lines 29 are formed on the surface of 62, and the high-speed signal line 29 is sandwiched between a pair of ground layers 27 and 28 to form a triplate strip line configuration. An input terminal 32 and an output terminal 33 are connected to the high-speed signal line 29.

第2基板25にはLSIチップ挿入用の3個の穴30が
設けられているとともに、各々の穴30の段差部には高
速信号ライン29及び図示しない電源ライン、アースラ
イン等にボンディングワイヤ接続されるボンディングパ
ッド31が形成されている。更に、第2基板250表裏
両面にAu鍍金を施して導電処理をする。
The second board 25 is provided with three holes 30 for inserting LSI chips, and the stepped portion of each hole 30 is connected with bonding wires to a high-speed signal line 29, a power supply line (not shown), a ground line, etc. A bonding pad 31 is formed. Further, both the front and back surfaces of the second substrate 250 are plated with Au to perform conductive treatment.

次に第6図を参照すると、第2基板25上に接合される
第3基板35の斜視図が示されている。
Referring now to FIG. 6, a perspective view of the third substrate 35 bonded onto the second substrate 25 is shown.

36はSi基材であり、その表裏両面に第1基板20と
同様にN i Cr + A V又はT a + N 
i Cr+Auを蒸着又はスパッタリングで形成し、更
にAu鍍金を施した導電層37が形成されている。
36 is a Si base material, on both the front and back sides of which N i Cr + A V or T a + N is applied like the first substrate 20.
A conductive layer 37 is formed by depositing or sputtering i Cr+Au and further plating with Au.

第3基板35には更に、第2基板25の穴30に対応す
る位置に3個の穴38が形成されている。
Three holes 38 are further formed in the third substrate 35 at positions corresponding to the holes 30 in the second substrate 25.

本実施例の高速信号処理回路モジュールは、上述のよう
に構成された第1.基板20、第2基板25及び第3基
板35を以下のように接合して構成される。即ち、第1
図に示すようにAuSnのろう材で第1基板20上に第
2基板25をろう付は接合する。更に、第2基板25上
に同じ<AuSnのろう材で第3基板35をろう付は接
合する。
The high-speed signal processing circuit module of this embodiment has a first circuit configured as described above. The substrate 20, the second substrate 25, and the third substrate 35 are bonded together as follows. That is, the first
As shown in the figure, the second substrate 25 is bonded to the first substrate 20 by brazing with an AuSn brazing material. Further, a third substrate 35 is soldered onto the second substrate 25 using the same <AuSn brazing material.

第1図において、39.40がろう付けによる接合層を
示している。接合に使用する他のろう材としては、Au
Si等のAu共晶合金等が使用可能である。このように
第1基板20、第2基板25及び第3基板35を接合し
た後、第2基板25及び第3基板35に形成された穴3
0.38を通して、第1基板20のLSI搭載部24上
にLSIチップ41をAuSnのろう材を用いてボンデ
ィングする。この場合、LSIチップ41の裏面には予
めAuのメタライズが施されている。
In FIG. 1, 39.40 indicates a bonding layer formed by brazing. Other brazing materials used for joining include Au
Au eutectic alloys such as Si can be used. After the first substrate 20, second substrate 25, and third substrate 35 are bonded in this way, the holes 3 formed in the second substrate 25 and the third substrate 35 are
0.38, the LSI chip 41 is bonded onto the LSI mounting portion 24 of the first substrate 20 using an AuSn brazing material. In this case, the back surface of the LSI chip 41 is previously metallized with Au.

このようにLSIチップ41を実装した後、LSIチッ
プのパッド部と高速信号ライン29等に接続された第2
基板25上のパッド部31とをボンディングワイヤ42
によりボンディング接続する。次いで、AuSnのろう
材を用いてコバールから形成された蓋部材43を第3基
板35の穴30を塞ぐようにろう付は接合し、LSIチ
ップ41を気密封止する。第1図において、44が接合
層を示している。蓋部材43の接合は、ろう付けに代え
て半田により行うようにしても良い。第2図にこのよう
に構成された本実施例の斜視図を示す。なお、蓋部材4
3は想像線で示されている。
After mounting the LSI chip 41 in this way, a second
A bonding wire 42 is connected to the pad portion 31 on the substrate 25.
Connect by bonding. Next, a lid member 43 made of Kovar is soldered using an AuSn brazing material so as to close the hole 30 of the third substrate 35, and the LSI chip 41 is hermetically sealed. In FIG. 1, 44 indicates a bonding layer. The lid member 43 may be joined by soldering instead of brazing. FIG. 2 shows a perspective view of this embodiment configured in this manner. Note that the lid member 4
3 is shown by an imaginary line.

発明の効果 本発明は以上詳述したように、高速信号ラインをアース
層でサンドイッチしたトリプレートストリップライン構
成とし、ボンディングワイヤを十分短く形成できるため
、信号の漏話、発振等がなく信号線のリードインダクタ
ンスが十分小さい高速特性に優れた回路モジュールを提
供できるという効果を奏する。
Effects of the Invention As described in detail above, the present invention has a tri-plate strip line structure in which a high-speed signal line is sandwiched between ground layers, and the bonding wire can be formed sufficiently short, so that there is no signal crosstalk, oscillation, etc. This has the effect of providing a circuit module with sufficiently small inductance and excellent high-speed characteristics.

また、LSIチップの発熱は比較的熱転・導率の良いS
iから形成された第1基板に直接放散するため、放熱性
が非常に高いとともに、LSIチップを同一材料のSi
から形成された第1基板上に実装しているいため、熱膨
張係数の相違に起因するLSIチップ及び接合部の応力
発生が皆無であり、接合信頼性の向上をはかることがで
きる。更に、従来の金属パッケージを用いたモジ品−ル
構戊と異なり、基板そのものにパッケージの役目を持た
せたことにより、回路モジュールの大幅な経済化を図る
ことができる。
In addition, the heat generated by the LSI chip is handled by S, which has relatively good heat transfer and conductivity.
Since the heat dissipates directly to the first substrate formed from the
Since the LSI chip is mounted on the first substrate formed from the above, there is no stress generated in the LSI chip and the bonding portion due to differences in thermal expansion coefficients, and bonding reliability can be improved. Furthermore, unlike the conventional module structure using a metal package, the circuit module can be made significantly more economical by giving the board itself the role of the package.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の実施例断面図、 第2図は実施例斜視図、 第3図は本発明を適用するのに適した光中継器の概略ブ
ロック図、 第4図は第1基板斜視図、 第5図は第2基板斜視図、 第6図は第3基板斜視図である。 0・・・第1基板、 2・・・絶縁膜、 5・・・第2基板、 9・・・高速信号ライ 6・・・Si基材、 3・・・蓋部材。 1・・・Si基材、 4・・・LSI搭載部、 7.28・・・アース層、 5・・・第3基板、 1・・・LSIチップ、 20:#1基耘 22: 紀球繊 25: 第2黍銀 35 : 第3工I反 41 : LSIナツプ 43:禾部jJ 20 $1基j&糾視目 第4図
Fig. 1 is a sectional view of an embodiment of the present invention, Fig. 2 is a perspective view of an embodiment, Fig. 3 is a schematic block diagram of an optical repeater suitable for applying the present invention, and Fig. 4 is a perspective view of the first board. FIG. 5 is a perspective view of the second board, and FIG. 6 is a perspective view of the third board. 0... First substrate, 2... Insulating film, 5... Second substrate, 9... High speed signal line 6... Si base material, 3... Lid member. 1... Si base material, 4... LSI mounting part, 7.28... Earth layer, 5... Third board, 1... LSI chip, 20: #1 base 22: Kikyuu Fiber 25: 2nd millet silver 35: 3rd mill 41: LSI nap 43: Kawabe jJ 20 $1 unit j & inspection eye Fig. 4

Claims (4)

【特許請求の範囲】[Claims] (1) Si基材(21)の表裏両面にAu鍍金(23
)を施した第1基板(20)と、 低誘電率セラミックを多層に積層して形成され、高速信
号ライン(29)をアース層(27,28)でサンドイ
ッチしてトリプレートストリップライン構成にするとと
もにLSI挿入用の穴(30)とボンディングパッド(
31)及び外部への信号端子(32,33)を有し、表
裏両面に金鍍金の施された第2基板(25)と、Si基
材(36)の表裏両面にAu鍍金(37)を施すととも
にLSI挿入用の穴(38)の形成された第3基板(3
5)をこの順に接合し、 LSIチップ(41)を前記第2及び第3基板(25,
35)に形成された穴(30,38)を通して前記第1
基板(20)上に実装した後、 前記第3基板(35)の穴(38)を蓋部材(43)で
気密封止したことを特徴とする高速信号処理回路モジュ
ール。
(1) Au plating (23
), and a low dielectric constant ceramic is laminated in multiple layers, and a high-speed signal line (29) is sandwiched between ground layers (27, 28) to form a tri-plate strip line configuration. Along with the LSI insertion hole (30) and bonding pad (
31) and external signal terminals (32, 33), a second substrate (25) with gold plating on both the front and back sides, and a Si base material (36) with Au plating (37) on both the front and back sides. The third board (3) has a hole (38) for LSI insertion.
5) in this order, and the LSI chip (41) is attached to the second and third substrates (25,
35) through the holes (30, 38) formed in the first
A high-speed signal processing circuit module, characterized in that, after being mounted on the substrate (20), the hole (38) of the third substrate (35) is hermetically sealed with a lid member (43).
(2) 前記第1基板(20)のLSI搭載部(24)
に絶縁膜(22)を形成した後金鍍金(23)を施し、
LSI搭載部(24)の外周部のAuをエッチングによ
り除去したことを特徴とする請求項1記載の高速信号処
理回路モジュール。
(2) LSI mounting part (24) of the first board (20)
After forming an insulating film (22) on the surface, gold plating (23) is applied.
2. The high-speed signal processing circuit module according to claim 1, wherein the Au on the outer periphery of the LSI mounting portion (24) is removed by etching.
(3) 前記第1及び第3基板(20,35)の表裏両
面にAu鍍金を施す前に、Si基材(21,36)上に
NiCr層及びAu層又はTa層、NiCr層及びAu
層を形成したことを特徴とする請求項1又は2記載の高
速信号処理回路モジュール。
(3) Before applying Au plating to both the front and back surfaces of the first and third substrates (20, 35), a NiCr layer and an Au layer or a Ta layer, a NiCr layer and an Au layer are formed on the Si base material (21, 36).
3. The high-speed signal processing circuit module according to claim 1, wherein a layer is formed.
(4) 前記低誘電率セラミックはガラスセラミックで
あり、前記第1、第2及び第3基板(20,25,35
)の接合はAu共晶合金のろう付けであることを特徴と
する請求項1記載の高速信号処理回路モジュール。
(4) The low dielectric constant ceramic is a glass ceramic, and the first, second and third substrates (20, 25, 35
2. The high-speed signal processing circuit module according to claim 1, wherein the bonding in ) is brazing with an Au eutectic alloy.
JP1200383A 1989-08-03 1989-08-03 High speed signal processing circuit module Pending JPH0364956A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1200383A JPH0364956A (en) 1989-08-03 1989-08-03 High speed signal processing circuit module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1200383A JPH0364956A (en) 1989-08-03 1989-08-03 High speed signal processing circuit module

Publications (1)

Publication Number Publication Date
JPH0364956A true JPH0364956A (en) 1991-03-20

Family

ID=16423408

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1200383A Pending JPH0364956A (en) 1989-08-03 1989-08-03 High speed signal processing circuit module

Country Status (1)

Country Link
JP (1) JPH0364956A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6581279B1 (en) * 1998-08-25 2003-06-24 Commissariat A L'energie Atomique Method of collectively packaging electronic components
CN105764262A (en) * 2015-04-29 2016-07-13 东莞生益电子有限公司 Manufacturing method of PCB, and PCB

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6581279B1 (en) * 1998-08-25 2003-06-24 Commissariat A L'energie Atomique Method of collectively packaging electronic components
CN105764262A (en) * 2015-04-29 2016-07-13 东莞生益电子有限公司 Manufacturing method of PCB, and PCB

Similar Documents

Publication Publication Date Title
US5206986A (en) Method of producing an electronic circuit package
US7439449B1 (en) Flexible circuit for establishing electrical connectivity with optical subassembly
JP4015440B2 (en) Optical communication module
JP2003273278A (en) Package type semiconductor device
JP5654288B2 (en) Optical module and high frequency module
US5150280A (en) Electronic circuit package
US20210305472A1 (en) Header for semiconductor package, and semiconductor package
JP2003229629A (en) Optical module
JP2004363360A (en) Optical transmitting and receiving module
JPH0364956A (en) High speed signal processing circuit module
JP2004064459A (en) Transmission line substrate for high frequency and method for manufacturing same
JP2004335584A (en) Semiconductor package
JP4798863B2 (en) Opto-electric wiring board
US7141871B2 (en) Method for manufacturing encapsulated opto-electronic devices and encapsulated device thus obtained
JP2936819B2 (en) IC chip mounting structure
JP2002184888A (en) Input/output terminal and semiconductor element housing package
JP2009151053A (en) Light receiving module
JP2004048617A (en) Transmission line substrate for high frequency
JP2794616B2 (en) Semiconductor hybrid integrated circuit
JP2002043460A (en) Package for high frequency
JP3670574B2 (en) I / O terminal and semiconductor element storage package
JP3048992B2 (en) MMIC module
JP2004281975A (en) Optical semiconductor device
JP3170017B2 (en) Semiconductor device
JP2001094189A (en) Ceramic package