JPH0362133A - Initial diagnostic system for substrate mounting - Google Patents

Initial diagnostic system for substrate mounting

Info

Publication number
JPH0362133A
JPH0362133A JP1196732A JP19673289A JPH0362133A JP H0362133 A JPH0362133 A JP H0362133A JP 1196732 A JP1196732 A JP 1196732A JP 19673289 A JP19673289 A JP 19673289A JP H0362133 A JPH0362133 A JP H0362133A
Authority
JP
Japan
Prior art keywords
board
mounting board
mounting
identification information
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1196732A
Other languages
Japanese (ja)
Inventor
Shoji Sako
迫 昭治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP1196732A priority Critical patent/JPH0362133A/en
Publication of JPH0362133A publication Critical patent/JPH0362133A/en
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

PURPOSE:To take a correct diagnosis by reading identification information on a back package substrate on the side of a mounted front substrate at the time of a system start-up and comparing it with the identification number of the front substrate, and diagnosing whether or not a correct couple of substrates are mounted. CONSTITUTION:When the system is started up, the ID information conversion part 15 of the back mounted substrate 13 is accessed through the decoder 26 of the front mounted substrate 12 which incorporates a microprocessor 12, etc., mounted in the same slot of a mother board 11 to read the proper identification number of substrate 13 out in series and store it in an ID information register 24. Then the microprocessor 21 diagnoses whether or not the combination of the substrate couple is correct from the correspondence relation between the contents of the register 24 and the identification number of the substrate 12 which is read out of a local memory 22. This diagnosis result is reported to the outside through an F/F 27 and an interface mechanism is controlled. This constitution which makes an automatic diagnosis without viewing enables the combination of the correctly mounted substrate couple to be diagnosed without an oversight or misdiagnosis.

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) この発明は、基板実装シャーシのフロント基板実装スロ
ットおよびバック基板実装スロットの対にフロント実装
基板およびバック実装基板の対を実装してシステム立上
げを行った際に基板実装状態を診断する基板実装の初期
診断方式に関する。
[Detailed Description of the Invention] [Object of the Invention] (Industrial Application Field) This invention provides a method for mounting a pair of a front mounting board and a back mounting board in a pair of a front board mounting slot and a back board mounting slot of a board mounting chassis. This invention relates to an initial diagnosis method for board mounting that diagnoses the state of board mounting when the system is started up.

(従来の技術) 同一スロット番号のフロント基板実装スロットおよびバ
ック基板実装スロットの対が複数形成された基板実装シ
ャーシを備えたシステムでは、1つの機能製品を構成す
るフロント実装基板およびバック実装基板の対が基板実
装シャーシの同一スロット番号のスロット対に正しく実
装される必要がある。ところが従来は、基板の実装工程
で、1つの機能製品を構成すべきフロント実装基板およ
びバック実装基板の対を基板実装シャーシに実装しよう
とする際、フロント実装基板に対し他の機能製品を構成
するバック実装基板(或はバック実装基板に対し他の機
能製品を構成するフロント実装基板)が誤って実装され
たとしても、その状態を自動的に検出する機構は存在せ
ず、目視チエツクだけに頼っていたため、チエツク結果
の信頼性が乏しかった。
(Prior Art) In a system equipped with a board mounting chassis in which a plurality of pairs of front board mounting slots and back board mounting slots with the same slot number are formed, pairs of front mounting boards and back mounting boards constituting one functional product are used. must be correctly mounted in a pair of slots with the same slot number on the board-mounted chassis. However, conventionally, in the board mounting process, when a pair of a front mounting board and a back mounting board that constitute one functional product is to be mounted on a board mounting chassis, it is necessary to configure another functional product with respect to the front mounting board. Even if a back-mounted board (or a front-mounted board that constitutes another functional product) is incorrectly mounted on the back-mounted board, there is no mechanism to automatically detect the situation, and only a visual check is required. As a result, the reliability of the check results was low.

(発明が解決しようとする課題) 上記したように従来は、基板実装シャーシの同一スロッ
ト番号のフロント基板実装スロットおよびバック基板実
装スロットの対に実装されたフロント実装基板およびバ
ック実装基板の対が、1つの機能製品を構成する正しい
基板対であるか否かを、目視にてチエツクしていたため
、目視チエツクの見落としが発生する虞が多分にあった
。しかも、誤った組合わせのフロント実装基板およびバ
ック実装基板の対が実装され、そのことが目視チエツク
で見落とされた場合には、システム立上り時、あるいは
その製品が使用された(動作した)ときに何等かの異常
は発生するものの、この異常が初歩的な実装誤りに起因
することを認識するのは困難であり、他の要因だとして
無駄な調査に多大な時間を要したり、誤った組合わせの
基板間のインタフェース機構が破壊されることもあった
(Problems to be Solved by the Invention) As described above, conventionally, a pair of a front mounting board and a back mounting board mounted in a pair of a front board mounting slot and a back board mounting slot having the same slot number of a board mounting chassis is Since it was visually checked to see if it was a correct pair of substrates constituting one functional product, there was a high possibility that the visual check would be overlooked. Furthermore, if an incorrect combination of front mounting board and back mounting board is mounted and this fact is overlooked during a visual check, it will be Although some kind of abnormality occurs, it is difficult to recognize that this abnormality is caused by a basic implementation error, and it is difficult to recognize that the abnormality is due to a basic implementation error. In some cases, the interface mechanism between mating boards was destroyed.

この発明は上記事情に鑑みてなされたものでその目的は
、基板実装シャーシに形成された161−スdット番号
のフロント基板実装スロットおよびバック基板実装スロ
ットの対に、1つの機能製品を構成する正しい組合わせ
のフロント実装基板およびバック実装基板の対が実装さ
れているか否かを、システム立上げ時に正しく診断でき
る基板実装の初期診断方式を提供することにある。
This invention was made in view of the above circumstances, and its purpose is to configure one functional product in a pair of a front board mounting slot and a back board mounting slot with a 161-slot number formed in a board mounting chassis. To provide an initial diagnosis method for board mounting, which can correctly diagnose whether or not a correct combination of a front mounting board and a back mounting board pair is mounted at the time of system startup.

[発明の構成] (3W1を解決するための手段) この発明は、基板実装シャーシのバック基板実装スロッ
トに実装されるバック実装基板に、同バック実装基板の
機能に固有の第1識別情報が並列データ形式で登録され
る第1識別情報登録手段と、この第1識別情報登録手段
に登録されている上記第1識別情報を直列データ形式で
同バック実装基板の所定出力端子に変換出力するための
変換手段とを設けると共に、基板実装シャーシのフロン
ト基板実装スロットに実装されるフロント実装基板に、
同フロント実装基板の機能に固有の第2識別情報が予め
登録される第2識別情報登録手段と、システム立上げ時
に同フロント実装基板と対を威して基板実装シャーシの
バック基板実装スロットに実装されているバック実装基
板の変換手段から上記第1識別情報を直列データ形式で
読取り並列データ形式に変換する読取り手段と、この読
取り手段によって読取られた第1識別情報と上記第2識
別情報登録手段に登録されている第2識別情報をもとに
、同フロント実装基板および同フロント実装基板と対を
戊して実装されているバック実装基板の対が1つの機能
製品を構成するものであるか否かを判別する判別手段と
を設け、この判別手段の判別結果を外部通知すると共に
、その判別結果に応じて上記基板対間のインタフェース
機構を制御するようにしたことを特徴とするものである
[Structure of the Invention] (Means for Solving 3W1) This invention provides a first identification information unique to the function of the back mounting board mounted in a back board mounting slot of a board mounting chassis in parallel. a first identification information registration means registered in a data format; and a system for converting and outputting the first identification information registered in the first identification information registration means in a serial data format to a predetermined output terminal of the back mounting board. In addition to providing a conversion means, a front mounting board mounted in a front board mounting slot of a board mounting chassis,
A second identification information registration means in which second identification information unique to the function of the front mounting board is registered in advance, and the front mounting board is paired with the front mounting board and mounted in the back board mounting slot of the board mounting chassis at the time of system startup. reading means for reading the first identification information in a serial data format from the converting means of the back mounted board and converting it into a parallel data format; and means for registering the first identification information read by the reading means and the second identification information. Based on the second identification information registered in The present invention is characterized in that it is provided with a discriminating means for discriminating whether or not the board is disposed of, and notifies the outside of the discriminating result of the discriminating means, and controls the interface mechanism between the pair of boards in accordance with the discriminating result. .

(作用) 上記の構成によれば、基板実装シャーシの同一スロット
番号(のフロント基板火袋スロットおよびバック基板実
装スロットの対)に誤った組合わせのフロント実装基板
およびバック実装基板の対が実装され、そのことが目視
チエツクで見落とされたとしても、システム立上げ時に
は、フロント実装基板側において、バック実装基板の第
1識別情報登録手段に登録されている第1識別情報が直
列データ形式で読取られ、この第1識別情報とフロント
実装基板の第2識別情報登録手段に登録されている第2
識別情報をもとに、同一機能製品を構成する基板に固有
の識別情報であるか否かを判別することで基板実装の正
誤が正しくチエツクされる。しかも、このチエツク結果
は外部通知されるので、システム立上げ時の異常の要因
判断が簡単に行え、またチエツク結果に応じて基板間の
インタフェース機構が制御されるため、同機構の破壊時
ILが可能となる。
(Function) According to the above configuration, an incorrect pair of front mounting board and back mounting board is mounted in the same slot number (pair of front board firebox slot and back board mounting slot) of the board mounting chassis. Even if this is overlooked during a visual check, when the system is started up, the first identification information registered in the first identification information registration means of the back mounting board is read in serial data format on the front mounting board side. , this first identification information and the second identification information registered in the second identification information registration means of the front mounting board.
Based on the identification information, it is determined whether or not the identification information is unique to a board constituting a product with the same function, thereby correctly checking whether the board mounting is correct or incorrect. Moreover, since the results of this check are reported externally, it is easy to determine the cause of the abnormality at system startup.Also, since the interface mechanism between boards is controlled according to the check results, the IL will be reduced when the mechanism is destroyed. It becomes possible.

(実施例) 第1図はこの発明の一実施例を示すブロック構成図であ
る。同図において、11は基板実装シャーシのマザーボ
ード、 12はマザーボード11の前面のスロット(即
ちフロント基板文芸スロット)に実装されるフロント実
装基板、13はバック実装基板である。バック実装基板
13は、フロント実装基板12と組合わせて1つの機能
製品を構成する場合、フロント実装基板12が実装され
ているスロットに![・;応したマザーボード11の同
一スロット番号の背面のスロット(即ちバック基板実装
スロット)に実装されて用いられる。
(Embodiment) FIG. 1 is a block diagram showing an embodiment of the present invention. In the figure, 11 is a motherboard of a board mounting chassis, 12 is a front mounting board mounted in a slot on the front side of the motherboard 11 (ie, a front board literary slot), and 13 is a back mounting board. When the back mounting board 13 is combined with the front mounting board 12 to form one functional product, the back mounting board 13 is placed in the slot where the front mounting board 12 is mounted! [.; Used by being mounted in a slot on the back of the corresponding motherboard 11 with the same slot number (ie, a back board mounting slot).

バック実装基板13は、同基板13の機能に固有の識別
情%l(以下、ID情報と称する)を並列データ形式で
登録するためのID情報登録手段、例えばスイッチ(以
下、IDスイッチと称する> 14と、このIDスイッ
チ14に登録(設定)されているID情報を後述するI
D情報読出し要求信号すに応じて直列データ形式に変換
するID情報変換部15とを有している。バック実装基
板!3はまた、上記ID情報読出し要求信号すの入力端
子IBと、ID情報変換部15から変換出力されるID
情報の出力端子I7とを有している。
The back mounting board 13 includes an ID information registration means for registering identification information (hereinafter referred to as ID information) unique to the function of the board 13 in parallel data format, such as a switch (hereinafter referred to as ID switch). 14 and ID information registered (set) in this ID switch 14, which will be described later.
The ID information converter 15 converts the data into a serial data format in response to a D information read request signal. Back mounting board! 3 is also an input terminal IB for the ID information read request signal, and an ID converted and outputted from the ID information converter 15.
It has an information output terminal I7.

一方、フロント実装基板12は、バック実装基板13と
組合わせて1つの機能製品(モジュール)を構成する際
の中心を成し、モジュール全体を制御するマイクロプロ
セッサ21と、ローカルメモリ22とを有している。ロ
ーカルメモリ22は、マイクロプロセッサ21の動作を
規定するファームウェアプログラム等が格納されるRO
Mと、マイクロプロセッサ21のワーク領域等を提供す
るRAM (いずれも図示せず)とを含む。ローカルメ
モリ22(のROM)の所定領域には、フロント実装基
板12の機能に固有のID情報が予め登録されている。
On the other hand, the front mounting board 12 forms the center when combining with the back mounting board 13 to form one functional product (module), and includes a microprocessor 21 that controls the entire module and a local memory 22. ing. The local memory 22 is an RO in which firmware programs etc. that define the operation of the microprocessor 21 are stored.
M, and a RAM (none of which is shown) that provides a work area for the microprocessor 21 and the like. ID information specific to the function of the front mounting board 12 is registered in advance in a predetermined area of the local memory 22 (ROM thereof).

このフロント実装基板12のローカルメモリ22内のI
D情報とバック実装基板13のIDスイッチ14によっ
て設定されているID情報とは、上記フロント実装基板
12およびバック実装基板13が、これら両基板を組合
わせて1つの機能製品を構成するものである場合には、
−意に対応するように(例えばキャラクタ情報Aと番号
1、キャラクタ情報Bと番号2、キャラクタ情報Cと番
号3のように)設定されている。ムお、両ID情報を同
一のものとすることも可能である。
I in the local memory 22 of this front mounting board 12
The D information and the ID information set by the ID switch 14 of the back mounting board 13 indicate that the front mounting board 12 and the back mounting board 13 constitute one functional product by combining these two boards. in case of,
- The characters are set so as to correspond to each other (for example, character information A and number 1, character information B and number 2, and character information C and number 3). However, it is also possible to make both ID information the same.

フロント実装基板12はまた、同基板12と対応してマ
ザーボード11に実装されているバック実装基板13が
、同基板12と組合わせて1つの機能製品を構成してい
るものであるか否かを表示するためのステータス表示器
、例えばLED23と、バック実装基[13の出力端子
17からマザーボード11を介して出力されるID情報
を並列データ形式に変換して保持するためのID情報レ
ジスタ24と、バック実装基板13との間で各種インタ
フェース信号aの人出力を行うインタフェースドライバ
・レシーバ25とを有している。またフロント実装基板
12は、マイクロプロセッサ2iから与えられるアドレ
ス情報およびコントロール情報をデコードし、バック実
装基板13を対象とするID情報読出し安水、ID情報
レジスタ24を対象とするID情報レジスタ読出し要求
、並びにインタフェースドライバ・レシーバ25を対象
とするイネーブルコントロール要求等を行うための各種
信号(ここではID情報読出し要求信号す、10情報レ
ジスタ読出し要求信号C,インタフェースイネーブル要
求信号d等)を出力するデコーダ2Bと、このデコーダ
2Bからのインタフェースイネーブル要求信号dに応じ
てセット/リセットしてインタフェースドライバ・レシ
ーバ25を制御するインフッエースイネーブル信号eを
生成するインタフェースイネーブル要求フリップフロッ
プ(以下、F/Fと略称する)27と、マイクロプロセ
ッサ21からのアドレス情報を保持するためのアドレス
ラッチレジスタ28と、マイクロプロセッサ21とロー
カルメモリ22、LED23およびID情報レジスタ2
4との間のデータ転送を行うデータトランシーバ29と
を有している。フロント実装基板12は更に、マイクロ
プロセッサ21、ローカルメモリ22、アドレスラッチ
レジスタ28およびデータトランシーバ29等を結合す
るためのローカルバス30と、ローカルメモリ22、L
ED23およびID情報レジスタ24等を対象とする読
出し/書込みデータの転送に供されるデータバス31と
、ローカルメモリ22およびデコーダ26等をアクセス
するためのアドレスの転送に供されるアドレスバス32
と、デコーダ26の制御等に供されるコントロールバス
33とを有している。
The front mounting board 12 also determines whether the back mounting board 13 mounted on the motherboard 11 in correspondence with the board 12 constitutes one functional product in combination with the same board 12. A status indicator for displaying, for example, an LED 23, an ID information register 24 for converting and holding the ID information output from the output terminal 17 of the back mounting board 13 through the motherboard 11 into a parallel data format, It has an interface driver/receiver 25 for outputting various interface signals a between the back mounting board 13 and the back mounting board 13. Further, the front mounting board 12 decodes the address information and control information given from the microprocessor 2i, and issues an ID information read request for the back mounting board 13, an ID information register read request for the ID information register 24, and an ID information register read request for the ID information register 24. In addition, a decoder 2B outputs various signals (in this case, an ID information read request signal S, a 10 information register read request signal C, an interface enable request signal d, etc.) for making enable control requests for the interface driver/receiver 25, etc. and an interface enable request flip-flop (hereinafter abbreviated as F/F) that is set/reset in response to the interface enable request signal d from the decoder 2B and generates an interface enable signal e that controls the interface driver/receiver 25. ) 27, an address latch register 28 for holding address information from the microprocessor 21, the microprocessor 21, local memory 22, LED 23, and ID information register 2.
4, and a data transceiver 29 for transferring data between the two. The front mounting board 12 further includes a local bus 30 for coupling the microprocessor 21, local memory 22, address latch register 28, data transceiver 29, etc., and local memory 22, L
A data bus 31 is used to transfer read/write data to the ED 23 and the ID information register 24, and an address bus 32 is used to transfer addresses to access the local memory 22, decoder 26, etc.
and a control bus 33 used for controlling the decoder 26 and the like.

次に、第1図の構成の動作を説明する。Next, the operation of the configuration shown in FIG. 1 will be explained.

まず、基板シャーシのマザーボード11の同一スロット
番号の前面側スロットにフロント実装基板12を、背面
側スロットにバック実装基板13を実装し、システムを
立上げると、フロント実装基板12上のマイクロプロセ
ッサ21はローカルメモリ22のROM (図示せず)
の所定領域に予め登録されている、フロント実装基板1
2の機能に固HのID情報をローカルバス30を介して
読出し、マイクロプロセッサ21の内部レジスタに格納
する。この後、マイクロプロセッサ21はバック実装基
板!3から同基板13の機能に固有のID情報を読出す
ために、ID情報読出し要求コマンドを発行する。この
ID情報読出し要求コマンドが発行されると、バック実
装基板13上のID情報変換部15の!10(入出力)
ポート(出力端子17)をアクセスするためのI10ア
ドレスがローカルバス30を介してアドレスラッチレジ
スタ28に保持され、同レジスタ28からアドレスバス
32上に出力されると共に、コントロール情報の1つで
あるI10リードステータス情報がローカルバス30を
介してコントロールバス33上に出力される。
First, when the front mounting board 12 is mounted on the front side slot of the same slot number of the motherboard 11 of the board chassis and the back mounting board 13 is mounted on the back side slot, and the system is started up, the microprocessor 21 on the front mounting board 12 is installed. ROM of local memory 22 (not shown)
Front mounting board 1 registered in advance in a predetermined area of
The ID information specific to function 2 is read out via the local bus 30 and stored in the internal register of the microprocessor 21. After this, the microprocessor 21 is mounted on the back mounting board! In order to read the ID information specific to the function of the board 13 from 3, an ID information read request command is issued. When this ID information read request command is issued, the ID information converting section 15 on the back mounting board 13! 10 (input/output)
The I10 address for accessing the port (output terminal 17) is held in the address latch register 28 via the local bus 30, and is output from the register 28 onto the address bus 32, and the I10 address, which is one of the control information, is held in the address latch register 28 via the local bus 30. Read status information is output onto control bus 33 via local bus 30.

アドレスバス32上のI10アドレスおよびコントロー
ルバス33上のI10リードステータス情報はデコーダ
26に供給される。デコーダ26は、上記I10アドレ
スおよびI10リードステータス情報をデコードし、バ
ック実装基板13上のIDスイッチ14によって設定(
登録)されているID情報のビット数に相当するパルス
列から成るID情報読出し要求信号すを出力する。この
ID情報読出し要求信号すはマザーボード11を介して
バック実装基板13の入力端子1Bに供給される。バッ
ク実装基板13上のrD情報変換部!5は、IDスイッ
チ14によって設定されているの並列データ形式のID
情報を、入力端子16に供給されているフロント実装基
板12からのID情報読出し要求信号b E応じて直列
データに変換する。ID情報変換部I5により変換され
た直列データ形式のID情報は、バック実装基板13の
出力端子17、マザーボード11を介してフロント実装
基板12上のID情報レジスタ24に出力される。この
ID情報レジスタ24には、デコーダ26からのID情
報読出し要求信号すが供給され、これによりバック実装
基板13からの直列データ形式のID情報がID情報読
出し要求信号すに同期して並列データに変換されてID
情報レジスタ24に保持される。
The I10 address on address bus 32 and the I10 read status information on control bus 33 are provided to decoder 26. The decoder 26 decodes the I10 address and I10 read status information, and sets (
An ID information read request signal consisting of a pulse train corresponding to the number of bits of registered ID information is output. This ID information read request signal is supplied to the input terminal 1B of the back mounting board 13 via the motherboard 11. rD information converter on back mounting board 13! 5 is the parallel data format ID set by the ID switch 14.
The information is converted into serial data in response to the ID information read request signal bE from the front mounting board 12 that is supplied to the input terminal 16. The serial data format ID information converted by the ID information converter I5 is output to the ID information register 24 on the front mounting board 12 via the output terminal 17 of the back mounting board 13 and the motherboard 11. The ID information read request signal from the decoder 26 is supplied to the ID information register 24, whereby the ID information in the serial data format from the back mounting board 13 is converted into parallel data in synchronization with the ID information read request signal. Converted ID
It is held in the information register 24.

以上の状態でマイクロプロセッサ21は、ID情報レジ
スタ24に保持されたバック実装基板13に固h゛のI
D情報を読出すために、ID情報レジスタ読出しコマン
ドを発行する。このID情報レジスタ読出し要求コマン
ドが発行されると、ID情報レジスタ24のI10ポー
トをアクセスするためのI10アドレスがローカルバス
30を介してアドレスラッチレジスタ28に保持され、
同レジスタ28からアドレスバス32上に出力されると
共に、I10リードステータス情報がローカルバス30
を介してコントロールバス33上に出力される。デコー
ダ26は、上記I10アドレスおよびI10リードステ
ータス情報をデコードし、アクティブなID情報レジス
タ読出し要求信号Cを出力する。
In the above state, the microprocessor 21 attaches a fixed I to the back mounting board 13 held in the ID information register 24.
In order to read the D information, an ID information register read command is issued. When this ID information register read request command is issued, the I10 address for accessing the I10 port of the ID information register 24 is held in the address latch register 28 via the local bus 30,
The same register 28 outputs the address bus 32, and I10 read status information is output to the local bus 32.
The signal is output onto the control bus 33 via the control bus 33. The decoder 26 decodes the I10 address and I10 read status information and outputs an active ID information register read request signal C.

このレジスタ読出し要求信号CはID情報レジスタ24
に供給され、これによりID情報レジスタ24が出力イ
ネーブル状態となる。この結果、ID情報レジスタ24
に保持されているバック実装基板13からの読出しID
情報がデータバス31およびデータトランシーバ29を
介してローカルバス30に転送され、マイクロプロセッ
サ21に読取られる。
This register read request signal C is sent to the ID information register 24.
This causes the ID information register 24 to enter the output enable state. As a result, the ID information register 24
Read ID from back mounting board 13 held in
Information is transferred via data bus 31 and data transceiver 29 to local bus 30 and read by microprocessor 21.

マイクロプロセッサ21は、ID情報レジスタ24に読
込んでおいたバック実装基板13の機能に固有のID情
報をローカルバス30から読取ると、同ID情報と、先
にローカルメモリ22から読出して内部レジスタに保持
しておいたフロント実装基板!2の機能に固有のID情
報とを比較し、これら画情報が予め定められている対応
関係にあるか否かを調べる。もし、上記画情報がrめ定
められた対応関係にあるならば、マイクロプロセッサ2
1はマザーボード+1の同一スロット番号のスロット対
に1つの機能製品を構成するフロント実装基板12およ
びバック実装基板13の対が正しく実装されたものと判
断し、実装が正常である旨のステータスをデータトラン
シーバ29およびデータバス31を介してLED23に
転送して、対応するステータス表示を行わせる。この際
、マイクロプロセッサ21はフロント実装基板12上の
インタフェースドライバ・レシーバ25をイネーブル状
態に設定するために、インタフェースイネーブル要求コ
マンドを発行する。このインタフェースイネーブル要求
コマンドが発行されると、インタフェースドライバ・レ
シーバ25のI10ボートをアクセスするための110
アドレスがローカルバス30を介してアドレスラッチレ
ジスタ28に保持され、同レジスタ28からアドレスバ
ス32上に出力されると共に、I10ライトステータス
情報がローカルバス30を介してコントロールバス33
上に出力される。デコーダ2Bは、上記I10アドレス
およびI10ライトステータス情報をデコードし、アク
ティブなインタフェースイネーブル要求信号dを出力す
る。このインタフェースイネーブル要求信号dはF /
 F 27に供給され、これによりF / F 27が
セットする。
When the microprocessor 21 reads from the local bus 30 the ID information unique to the function of the back mounting board 13 that has been read into the ID information register 24, the microprocessor 21 reads the same ID information and the ID information from the local memory 22 first and holds it in the internal register. The front mounting board I kept! It is compared with the ID information specific to the second function to check whether these image information have a predetermined correspondence relationship. If the above image information has a predetermined correspondence relationship, the microprocessor 2
1 determines that the pair of front mounting board 12 and back mounting board 13 that constitute one functional product are correctly mounted in the slot pair with the same slot number of motherboard +1, and sends data indicating that the mounting is normal. It is transferred via transceiver 29 and data bus 31 to LED 23 for a corresponding status display. At this time, the microprocessor 21 issues an interface enable request command to enable the interface driver/receiver 25 on the front mounting board 12. When this interface enable request command is issued, the 110 port for accessing the I10 port of the interface driver/receiver 25 is
The address is held in the address latch register 28 via the local bus 30 and output from the register 28 onto the address bus 32, and I10 write status information is transferred via the local bus 30 to the control bus 33.
is output above. The decoder 2B decodes the I10 address and I10 write status information and outputs an active interface enable request signal d. This interface enable request signal d is F/
It is supplied to F27, which sets F/F27.

F / F 27がセットするとインタフェースイネー
ブル13号eがアクティブとなり、インタフェースドラ
イバ・レシーバ25の入出力動作が許可される。
When F/F 27 is set, interface enable No. 13 e becomes active, and input/output operations of interface driver/receiver 25 are permitted.

この結果、フロント実装基板12およびバック実装基板
13相互間でインタフェース信号aの授受が可能となる
As a result, the interface signal a can be exchanged between the front mounting board 12 and the back mounting board 13.

一方、フロント実装基板12のID情報とバック実装基
板13のID情報とに予め定められた対応関係がない場
合には、マイクロプロセッサ21はマザーボード11の
同一スロット番号のスロット対に実装されているフロン
ト実装基板12およびバック実装基板13の対が、正し
い組合わせの基板でないもの判断し、実装が異常である
旨の異常ステータスをデータトランシーバ29およびデ
ータバス31を介してLED23に転送して、対応する
ステータス表示を行わせる。また、この際には、マイク
ロプロセッサ21はドライバ・レシーバ25をデイモー
プル状態に保つ。
On the other hand, if there is no predetermined correspondence between the ID information of the front mounting board 12 and the ID information of the back mounting board 13, the microprocessor 21 will It is determined whether the pair of mounting board 12 and back mounting board 13 is not a correct combination of boards, and an abnormality status indicating that the mounting is abnormal is transferred to the LED 23 via the data transceiver 29 and data bus 31 to take appropriate action. Display the status. Also, at this time, the microprocessor 21 maintains the driver/receiver 25 in the deimople state.

なお、前記実施例では、バック実装基板13側における
ID情報登録手段としてIDスイッチ14を用いた場合
について説明したが、例えばIDスイッチ14に代えて
ROMを用いることも=J能である。同様に、フロント
実装基板12側において、ローカルメモリ221;: 
I D情報を登録する代わりに、スイッチを用いてID
情報を登録(設定)することも可能である。
In the above embodiment, a case has been described in which the ID switch 14 is used as the ID information registration means on the back mounting board 13 side, but it is also possible to use a ROM instead of the ID switch 14, for example. Similarly, on the front mounting board 12 side, the local memory 221;
Instead of registering ID information, use a switch to register ID information.
It is also possible to register (set) information.

[発明の効果] 以上詳述したようにこの発明によれば、基板実装シャー
シの同一スロット番号のスロットχ・lに誤った組合わ
せのフロント実装基板およびバック実装基板の対が実装
され、そのことが目視チエツクで見落とされたとしても
、システム立上げ時には、フロント夫装基板側において
、・くツク実装基板の機能に固有の識別情報が同基板か
ら読取られ、この識別情報とフロント実装基板の機能に
固有の識別情報が同一の機能製品を構成する基板に固有
の識別情報であるか否かを判別することにより基板実装
の正誤が正しくチエツクできる。しかも、このチエツク
結果は外部通知されるので、システム立上げ時の異常の
要因判断が簡単に行え、またチエツク結果に応じて基板
間のインタフェース機構が制御されるため、同機構の破
壊防止が可能となる。更に、バック文芸基板側の識別情
報が直列データ形式に変換されてフロント実装基板側に
転送されるので、識別情報転送に必要な信号線数が少な
くて済む。
[Effects of the Invention] As detailed above, according to the present invention, an incorrect combination of a front mounting board and a back mounting board is mounted in the slots χ and l of the same slot number of the board mounting chassis. Even if this is overlooked during a visual check, when the system is started up, identification information unique to the function of the front mounting board is read from the board, and this identification information and the function of the front mounting board are read from the front mounting board. By determining whether or not the unique identification information is the unique identification information of a board constituting the same functional product, it is possible to accurately check whether the board mounting is correct or not. Moreover, since the results of this check are reported externally, it is easy to determine the cause of the abnormality during system startup, and since the interface mechanism between boards is controlled according to the check results, it is possible to prevent damage to the mechanism. becomes. Furthermore, since the identification information on the back literary board side is converted into a serial data format and transferred to the front mounting board side, the number of signal lines required for the identification information transfer can be reduced.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明の一実施例を示すブロック構成図であ
る。 11・・・マザーボード(基板実装シャーシのマザーボ
ード)、12・・・フロント実装基板、13・・・バッ
ク実装基板、14・・・IDスイッチ(第1識別情報登
録手段)、I5・・・ID情報変換部(変換手段)、2
1・・・マイクロプロセッサ、22・・・ローカルメモ
リ(第2識別情報登録手段)、23・・・LED (外
部通知手段)、24・・・ID情報レジスタ(読取り手
段)、25・・・インタフェースドライバ・レシーバ(
インタフェース機構)、2G・・・デコーダ、27・・
・F/F (インタフェースイネーブル要求フリップフ
ロップ)。
FIG. 1 is a block diagram showing an embodiment of the present invention. DESCRIPTION OF SYMBOLS 11... Motherboard (motherboard of board mounting chassis), 12... Front mounting board, 13... Back mounting board, 14... ID switch (first identification information registration means), I5... ID information Conversion unit (conversion means), 2
DESCRIPTION OF SYMBOLS 1... Microprocessor, 22... Local memory (second identification information registration means), 23... LED (external notification means), 24... ID information register (reading means), 25... Interface Driver receiver (
interface mechanism), 2G...decoder, 27...
-F/F (interface enable request flip-flop).

Claims (1)

【特許請求の範囲】 基板実装シャーシの同一スロット番号のフロント基板実
装スロットおよびバック基板実装スロットの対に、1つ
の機能製品を構成するフロント実装基板およびバック実
装基板の対が実装されるシステムにおいて、 上記バック実装基板に、 同バック実装基板の機能に固有の第1識別情報が並列デ
ータ形式で登録される第1識別情報登録手段と、この第
1識別情報登録手段に登録されている上記第1識別情報
を直列データ形式で同バック実装基板の所定出力端子に
変換出力するための変換手段とを設けると共に、 上記フロント実装基板に、 同フロント実装基板の機能に固有の第2識別情報が予め
登録される第2識別情報登録手段と、システム立上げ時
に同フロント実装基板が実装される上記基板実装シャー
シのフロント基板実装スロットと対を成すバック基板実
装スロットに実装された上記バック実装基板の上記変換
手段から上記第1識別情報を直列データ形式で読取り並
列データ形式に変換する読取り手段と、この読取り手段
によって読取られた第1識別情報と上記第2識別情報登
録手段に登録されている上記第2識別情報をもとに、同
フロント実装基板および同フロント実装基板と同一スロ
ット番号に実装された上記バック実装基板の対が上記1
つの機能製品を構成するものであるか否かを判別する判
別手段と、この判別手段の判別結果を外部通知する外部
通知手段と、上記判別手段の判別結果に応じ、同フロン
ト実装基板および同フロント実装基板と同一スロット番
号に実装された上記バック実装基板の間のインタフェー
ス信号の授受に供されるインタフェース機構を制御する
インタフェース制御手段とを設け、 上記基板実装シャーシの同一スロット番号に、正しいフ
ロント実装基板とバック実装基板との対が実装されてい
るか否かをシステム立上げ時に初期診断し、その初期診
断結果を外部通知すると共に、その初期診断結果に応じ
て上記インタフェース機構を制御するようにしたことを
特徴とする基板実装の初期診断方式。
[Scope of Claims] In a system in which a pair of a front mounting board and a back mounting board constituting one functional product are mounted in a pair of front board mounting slot and back board mounting slot having the same slot number of a board mounting chassis, The back mounting board includes a first identification information registration means in which first identification information unique to the function of the back mounting board is registered in a parallel data format, and the first identification information registered in the first identification information registration means. A conversion means is provided for converting and outputting the identification information in a serial data format to a predetermined output terminal of the back mounting board, and second identification information unique to the function of the front mounting board is registered in advance in the front mounting board. and the conversion of the back mounting board mounted in a back board mounting slot that is paired with a front board mounting slot of the board mounting chassis into which the front mounting board is mounted at the time of system startup. reading means for reading the first identification information from the means in a serial data format and converting it into a parallel data format; and reading the first identification information read by the reading means and the second identification information registered in the second identification information registration means. Based on the identification information, the pair of the front mounting board and the back mounting board mounted in the same slot number as the front mounting board are identified as the above 1.
a determining means for determining whether or not the product constitutes a functional product; an external notification means for notifying the outside of the determination result of the determining means; an interface control means for controlling an interface mechanism used for transmitting and receiving interface signals between the mounting board and the back mounting board mounted in the same slot number, and correct front mounting in the same slot number of the board mounting chassis. An initial diagnosis is made to determine whether or not a pair of the board and the back mounting board are mounted at the time of system start-up, the initial diagnosis result is notified to the outside, and the above-mentioned interface mechanism is controlled according to the initial diagnosis result. This is an initial diagnosis method for board mounting.
JP1196732A 1989-07-31 1989-07-31 Initial diagnostic system for substrate mounting Pending JPH0362133A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1196732A JPH0362133A (en) 1989-07-31 1989-07-31 Initial diagnostic system for substrate mounting

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1196732A JPH0362133A (en) 1989-07-31 1989-07-31 Initial diagnostic system for substrate mounting

Publications (1)

Publication Number Publication Date
JPH0362133A true JPH0362133A (en) 1991-03-18

Family

ID=16362671

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1196732A Pending JPH0362133A (en) 1989-07-31 1989-07-31 Initial diagnostic system for substrate mounting

Country Status (1)

Country Link
JP (1) JPH0362133A (en)

Similar Documents

Publication Publication Date Title
JP2996440B2 (en) Diagnosis method of data processing system
JPH0746322B2 (en) Faulty device identification system
US5978938A (en) Fault isolation feature for an I/O or system bus
RU1792540C (en) Multiprocessor computation system
JPH0362133A (en) Initial diagnostic system for substrate mounting
JP3127941B2 (en) Redundant device
JP2855633B2 (en) Fault diagnosis device for dual port memory in multiprocessor system
JP2735246B2 (en) Test and set method
JP3057539B2 (en) Communication emulator device
JP2538643B2 (en) Programmable controller
JPH087442Y2 (en) Input / output device of programmable controller
JPS6110215Y2 (en)
JPH02173852A (en) Bus diagnostic device
JPH0756520Y2 (en) Failure signal response signal generator
JPS624746B2 (en)
JPH03502619A (en) Data bus enable verification logic
JP3080150B2 (en) General-purpose interface control device and general-purpose interface control method
JP2635637B2 (en) In-system memory test equipment
KR100279584B1 (en) Self-diagnosis device of main memory
JPH11231926A (en) Method for diagnosing control device
JPS6386053A (en) Information processor
JPH06250945A (en) Simulation device with protocol inspection function
JPH04145512A (en) System for detecting wrong insertion of connector
JPS5934028B2 (en) Line data tracing method
JPH01224852A (en) Bus fault detecting system