JPH0360235B2 - - Google Patents
Info
- Publication number
- JPH0360235B2 JPH0360235B2 JP20511384A JP20511384A JPH0360235B2 JP H0360235 B2 JPH0360235 B2 JP H0360235B2 JP 20511384 A JP20511384 A JP 20511384A JP 20511384 A JP20511384 A JP 20511384A JP H0360235 B2 JPH0360235 B2 JP H0360235B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- data
- circuit
- sampling
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000005070 sampling Methods 0.000 claims description 44
- 230000010363 phase shift Effects 0.000 claims description 4
- 238000000034 method Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 6
- 239000002131 composite material Substances 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Landscapes
- Color Television Systems (AREA)
- Processing Of Color Television Signals (AREA)
Description
（産業上の利用分野）
本発明はビデオ信号デイジタル処理回路に係
り、特にNTSC方式、PAL方式を同一回路で信
号処理することができ、信号処理回路の規模も減
少できるビデオ信号デイジタル処理回路に関す
る。 （従来の技術） 近年、ビデオ信号をデイジタル化した後、この
デイジタル信号を処理することによる方法が、回
路部品（主に、コンデンサ、抵抗、コイル）点数
の削減、あるいは、無調整化への方法として試み
られており、一部のメーカで「デイジタルテレ
ビ」として商品化されつつある。 また、現行テレビジヨンの放送方式としては、
NTSC方式、PAL方式、SECAM方式が主に存在
しているが、特にNTSC方式、PAL方式の市場
は大きく、更に色信号多重の方式は、SECAM方
式に比べ、これら両方式は似ているといつた特徴
がある。 そこで、NTSC方式、PAL方式の両方式を同
一（あるいは、略同等）の回路で信号処理を行な
うことができると、そのメリツトは大きいものと
なる。 更に、輝度信号はNTSC方式、PAL方式とも
周波数帯域以外は、大きな相違はないので、色信
号処理回路が共通化されれば、NTSC式、PAL
方式を同一回路で構成することが可能になる。 （発明の目的） そこで、本発明の目的は上記の従来技術を鑑み
てなされたもので、NTSC方式、PAL方式を同
一回路で信号処理することができ、信号処理回路
の規模も減少できるビデオ信号デイジタル処理回
路を提供することにある。 （問題点を解決するための手段） 本発明は上記の目的を解決するために、入力さ
れたアナログビデオ信号を、水平同期信号周波数
の３の整数倍以外の整数（3M±１、Ｍは正の整
数）倍のサンプリング周波数でサンプリングして
デイジタルデータに変換するAD変換器と、前記
サンプリング周波数を３分周し、かつ、それぞれ
位相の異なる３つの分周信号を発生する３相３分
周回路、この３相３分周回路から発生された３つ
の分周信号を１水平走査期間毎に順次選択し出力
するデータセレクタ、前記AD変換器でサンプリ
ングされたデータを前記サンプリング周波数でラ
ツチする第１のラツチ回路及びこの第１のラツチ
回路でラツチされたデータを前記データセレクタ
から選択出力された分周信号でラツチする第２の
ラツチ回路で構成され、前記AD変換器でサンプ
リングされたデータのうちから時間軸上で２つお
きにサンプリング点を有効データとして残して1/
３デシメイシヨン処理されたデータとして出力す
るデシメイシヨン処理回路と、このデシメイシヨ
ン処理回路で1/3デシメイシヨン処理されたデー
タのサンプリング点における位相を１水平走査期
間毎に揃えるよう移相する移相回路とを備え、前
記移相回路により１水平走査線毎に画面上の隣接
する水平走査線間のサンプリング点のずれを補正
するようにしたことを特徴とするビデオ信号デイ
ジタル処理回路を提供するものである。 （実施例） 本発明になるビデオ信号デイジタル処理回路に
ついて、以下に説明する。 一般に、アナログビデオ信号をサンプリングし
てデイジタルデータに変換する際の周波数は「サ
ンプリング定理」よりアナログ信号に含まれる最
高周波数の２倍より高くなければならず、通常は
約10MHz以上が適している（条件）。 また、色信号処理を行なう際のクシ型フイルタ
を構成するのに、画面上でサンプリング点が縦に
並んでいる必要がある。つまり、サンプリング周
波数は水平同期信号周波数の整数倍でなければな
らない（条件）。 更にまた、クシ型フイルタは、NTSC方式の場
合、1H（Ｈは水平走査期間）分の遅延回路（デイ
レイライン；メモリ）を必要とする（PAL方式
の場合、2H分）が、サンプリング周波数が高く
なると、それだけフイルタを構成するメモリを多
量に使用することになる。そこで、色信号は輝度
信号に比べその帯域が狭いことからデシメイシヨ
ン（間引き）処理を行なうと、効果的である。 そして、NTSC方式、PAL方式で、そのサブ
キヤリア（色副搬送波）周波数を共通することに
より、これら両方式を略同一回路で色信号処理を
行なえることになる。 ここで、上記の条件及び条件を満足するサ
ンプリング周波数（fs）は次表のようになる。
り、特にNTSC方式、PAL方式を同一回路で信
号処理することができ、信号処理回路の規模も減
少できるビデオ信号デイジタル処理回路に関す
る。 （従来の技術） 近年、ビデオ信号をデイジタル化した後、この
デイジタル信号を処理することによる方法が、回
路部品（主に、コンデンサ、抵抗、コイル）点数
の削減、あるいは、無調整化への方法として試み
られており、一部のメーカで「デイジタルテレ
ビ」として商品化されつつある。 また、現行テレビジヨンの放送方式としては、
NTSC方式、PAL方式、SECAM方式が主に存在
しているが、特にNTSC方式、PAL方式の市場
は大きく、更に色信号多重の方式は、SECAM方
式に比べ、これら両方式は似ているといつた特徴
がある。 そこで、NTSC方式、PAL方式の両方式を同
一（あるいは、略同等）の回路で信号処理を行な
うことができると、そのメリツトは大きいものと
なる。 更に、輝度信号はNTSC方式、PAL方式とも
周波数帯域以外は、大きな相違はないので、色信
号処理回路が共通化されれば、NTSC式、PAL
方式を同一回路で構成することが可能になる。 （発明の目的） そこで、本発明の目的は上記の従来技術を鑑み
てなされたもので、NTSC方式、PAL方式を同
一回路で信号処理することができ、信号処理回路
の規模も減少できるビデオ信号デイジタル処理回
路を提供することにある。 （問題点を解決するための手段） 本発明は上記の目的を解決するために、入力さ
れたアナログビデオ信号を、水平同期信号周波数
の３の整数倍以外の整数（3M±１、Ｍは正の整
数）倍のサンプリング周波数でサンプリングして
デイジタルデータに変換するAD変換器と、前記
サンプリング周波数を３分周し、かつ、それぞれ
位相の異なる３つの分周信号を発生する３相３分
周回路、この３相３分周回路から発生された３つ
の分周信号を１水平走査期間毎に順次選択し出力
するデータセレクタ、前記AD変換器でサンプリ
ングされたデータを前記サンプリング周波数でラ
ツチする第１のラツチ回路及びこの第１のラツチ
回路でラツチされたデータを前記データセレクタ
から選択出力された分周信号でラツチする第２の
ラツチ回路で構成され、前記AD変換器でサンプ
リングされたデータのうちから時間軸上で２つお
きにサンプリング点を有効データとして残して1/
３デシメイシヨン処理されたデータとして出力す
るデシメイシヨン処理回路と、このデシメイシヨ
ン処理回路で1/3デシメイシヨン処理されたデー
タのサンプリング点における位相を１水平走査期
間毎に揃えるよう移相する移相回路とを備え、前
記移相回路により１水平走査線毎に画面上の隣接
する水平走査線間のサンプリング点のずれを補正
するようにしたことを特徴とするビデオ信号デイ
ジタル処理回路を提供するものである。 （実施例） 本発明になるビデオ信号デイジタル処理回路に
ついて、以下に説明する。 一般に、アナログビデオ信号をサンプリングし
てデイジタルデータに変換する際の周波数は「サ
ンプリング定理」よりアナログ信号に含まれる最
高周波数の２倍より高くなければならず、通常は
約10MHz以上が適している（条件）。 また、色信号処理を行なう際のクシ型フイルタ
を構成するのに、画面上でサンプリング点が縦に
並んでいる必要がある。つまり、サンプリング周
波数は水平同期信号周波数の整数倍でなければな
らない（条件）。 更にまた、クシ型フイルタは、NTSC方式の場
合、1H（Ｈは水平走査期間）分の遅延回路（デイ
レイライン；メモリ）を必要とする（PAL方式
の場合、2H分）が、サンプリング周波数が高く
なると、それだけフイルタを構成するメモリを多
量に使用することになる。そこで、色信号は輝度
信号に比べその帯域が狭いことからデシメイシヨ
ン（間引き）処理を行なうと、効果的である。 そして、NTSC方式、PAL方式で、そのサブ
キヤリア（色副搬送波）周波数を共通することに
より、これら両方式を略同一回路で色信号処理を
行なえることになる。 ここで、上記の条件及び条件を満足するサ
ンプリング周波数（fs）は次表のようになる。
【表】
なお、上記の表中において、fHは、
NTSC方式の場合 fH＝15.734265KHz
PAL方式の場合 fH＝15.625KHz
表中のいずれかの周波数fsでNTSC方式、PAL
方式の複合ビデオ信号をサンプリングしたとし
て、これら両方式の信号を同一回路で輝度信号Ｙ
と色信号Ｃとを分離するためには、色信号のサブ
キヤリアの周波数を変換し、互いに共通となるよ
うにすれば良い。そして、上記を共通とすること
で、以降の処理回路も共通とすることができる。 その時、変換するサブキヤリアの周波数を、例
えば、1/4fsとすると、他の1/3fsにした時などに
比べて、DP（微分位相）、DG（微分利得）とも最
小となる。 ここで、デイジタル信号処理の一つであるデシ
メイシヨン処理について説明する。このデシメイ
シヨン（間引き）処理はサンプリングしたデータ
を時間軸上で１つ、あるいは、２つ、３つ、…お
きに有意（有効）データとして残し、サンプリン
グ周波数を1/2、1/3、1/4、…と下げることを言
う。 また、ビデオ信号のデイジタル信号処理におい
ては、各種用途に応じてフイルタを構成するが、
サンプリング周波数が高いと、フイルタの構成も
大きくなる。 例えば、2Hクシ型フイルタを18MHzのサンプ
リング周波数で８ビツトのデイジタル信号化した
PALビデオ信号に適用とすると、２×1152×８
ビツト（18432ビツト）のメモリが必要となる。
それに対し、1/3のデシメイシヨン（２つおきに
データを残し、サンプリング周波数を1/3の6MHz
とする）を行なうと、必要なメモリは1/3の6144
ビツトとなり、12288ビツトもメモリを低減でき
る。このことは、デシメイシヨンをすることによ
り増加する回路をおぎなつて、あまりある数であ
る。 このように、デシメイシヨン処理を行なうこと
によつて、回路規模を大幅に小型化することが可
能となり、しいては、コスト、消費電力、信頼性
などに与える影響は大きいものと言える。 上記のようなデシメイシヨン（間引き）処理を
行なう場合、第４図に示すように、サブキヤリア
がサンプリング周波数fsの1/4である場合、1/2の
デシメイシヨン｛第４図ａ図示｝すなわち、１つ
おきにサンプリング点を有効とする操作では、信
号が1/4fsを境に折返しを生じ、サブキヤリア自
身に折返してしまう結果になる。また、1/4のデ
シメイシヨン｛第２図ｃ図示｝すなわち、３つお
きにサンプリング点を有効とする操作では、サブ
キヤリア成分がなくなり、ベースバンドに戻つて
しまい、その後の信号処理で扱いにくくなる。 そこで、第４図ｂに示すような、1/3デシメイ
シヨン処理が考えられる。すなわち、1/3デシメ
イシヨン処理は1/6fsを境に折返すため、信号成
分は元信号と重ならず、また、帯域も十分（±1/
１２fs）あり、最も有効的である。更に、この1/3
デシメイシヨンによる処理によつて回路も1/3に
減少する。 ここで、1/3のデシメイシヨンを行なつても、
なおかつ、画面上でライン（水平走査線）毎のサ
ンプリング点が縦に並んでいる周波数は、水平同
期信号周波数の３の整数倍の倍数の周波数の時の
みである。それ以外の時はライン（水平走査線）
毎のサンプリング点がずれてしまう。 これは、PAL方式は常に（前記の表の例のう
ちでは）３の倍数の周波数になつているのに対
し、NTSC方式はそうとは限らないからである。 また、表より３の倍数の時は13.50MHzと
20.25MHzであるが、20.25MHzは周波数が高く扱
いにくい。更に、13.50MHzは帯域が約6MHzとな
り、PAL方式などでき十分な帯域とは言えない
場合がある。 そこで、３の倍数以外の周波数として、例えば
15.75MHz、あるいは18.00MHzなどをサンプリン
グ周波数に選んだ場合、デシメイシヨン後のサン
プリング点が画面上で縦に並ぶような工夫が必要
となる。 そこで、３の倍数ではない周波数の時にライン
毎に１回の割合で水平同期信号内でデシメイシヨ
ンの位相を例えば、移相回路によりシフトする
（ずらす）。このようにすると、画面上でサンプリ
ング点を縦に並べることが可能となる。例えば、 サンプリング周波数fs＝18.00MHzの時、 18.00MHz＝fH（PAL）×1152（384×３） ＝fH（NTSC）×1144 であり、PAL方式の水平同期信号周波数fHに対し
ては、上記の18.00MHzは水平同期信号周波数fH
の３倍のさらに整数倍｛すなわち、1152（＝384×
３）｝になつているので、1/3のデジメイシヨンを
行なつても、サンプリング点は縦に並ぶことにな
る（第５図ａに示す）。 ところが、NTSC方式の水平同期信号周波数fH
に対しては、1144は３の倍数ではないので、1/3
のデシメイシヨンを行なうと、サンプリング点が
ずれてくる。 すなわち、NTSC方式においては、18.00MHz
のサンプリングを行なうと、第５図ｂのようにな
り、例えば3M（Ｍは整数）が1143番目、3M＋１
が1144番目となり、1/3のデシメイシヨンを行な
うと、サンプリング点が画面上で左へ１つづつず
れてくる。 そこで、1/3デシメイシヨン、つまり２つおき
にサンプリング点を有効とする操作において、
1Hの終りで（水平帰線消去期間は色がないので
都合が良い）サンプリングを間引かずに、１回だ
け連続してサンプリング点を有効とする操作を行
なうことにより、サンプリング点を画面内で縦に
並べることが可能となる。すなわち、第６図に示
すようになる。 また、他のサンプリング周波数fs＝（3M＋１）
×fHの時も同様に行なうことが可能であり、更
に、fs＝（3M−１）×fHの時は1H毎に１回だけ間
引くサンプリング点を２から１に減らしたデシメ
イシヨンを行なうことで、サンプリング点を画面
内で縦に並べることが可能である。 第１図は本発明になるビデオ信号デイジタル処
理回路の一実施例を示す図であり、例えば、ビデ
オ信号をデイジタル処理して磁気記録媒体に記録
し再生するデイジタル磁気記録再生装置のデイジ
タル信号処理回路に適用されるものについて説明
する。 同図において、１は入力端子であり、この入力
端子１には複合ビデオ信号が供給され、この複合
ビデオ信号はAD変換器２でデイジタル信号に変
換された後、周波数変換器３で周波数が変換され
る。ここで、周波数変換器３においては、記録時
は3.58MHzから4.5MHzに周波数変換され、再生
時は629KHzから4.5MHzに周波数変換される。な
お、この時のサンプリング周波数fsは18.00MHz
とする。 更に、YC分離のためのバンドパスフイルタ
BPF４を介してデシメイシヨン処理回路５にお
いて1/3のデシメイシヨン（間引き）処理をされ
た後、デジタル処理回路６において、ACC（自動
色信号レベル制御）やAPC（自動位相制御）等の
デイジタル処理が行なわれ、信号処理用のフイル
タ７及び再生時のクロストークキヤンセル用のク
シ型フイルタ８を介して、今度は補間回路９でデ
シメイシヨン処理回路５とは逆のデシメイシヨン
処理（補間処理）が行なわれデシメイシヨンを元
に戻す。そして、補間用のバンドパスフイルタ
BPF１０を介して周波数変換器１１で再び周波
数変換される。ここで、周波数変換器１１におい
ては、記録時は4.5MHzから629MHzに周波数変換
され、再生時は4.5MHzから3.58MHzに周波数変
換される。最後に、DA変換器１２でアナログの
ビデオ信号に変換されて、出力端子１３から出力
される。 なお、１４，１６は周波数変換器３，１１に周
波数変換用のデータを供給するためのデータ発生
用発振器であり、１５は記録再生装置の記録／再
生モードやPAL／NTSCモードの指示信号によ
つて上記デイジタル処理回路６及び発振器１４，
１６に制御信号を供給する制御部である。１７は
上記の各デイジタル信号処理回路にクロツク信号
（サンプリング周波数fs）を供給する発振器であ
る。 第２図は第１図示の本発明になるビデオ信号デ
イジタル処理回路におけるデシメイシヨン処理回
路５の構成の一例を示す図である。同図におい
て、３分周回路２１はサンプリング周波数fsを３
分周し、かつ、それぞれ位相の異なる分周信号
f1，f2，f3（第３図示）を発生する回路である。 また、データセレクタ２２は１水平同期信号
（Hsync）毎に、これら３つの分周信号f1，f2，f3
を順次選択し出力する回路である。すなわち、…
→f1→f2→f3→f1→f2→…のように順次切換えられ
る。なお、切換えのタイミングは水平同期信号期
間中の早い時期とする。 また、図中の左より入来する数ビツトの入力デ
ータは、ラツチＡ２３により、一旦、サンプリン
グ周波数fsでラツチされ、更にラツチＢ２４によ
り1/3に間引かれ（デシメイシヨンされ）てラツ
チされる。 以上のように構成することにより、回路構成が
簡単にできると共に、NTSC方式、PAL方式を
同一回路で信号処理することができるようにな
る。 （発明の効果） 以上の如く、本発明のビデオ信号デイジタル処
理回路によれば、NTSC方式、PAL方式を同一
回路で信号処理することができ、信号処理回路の
規模も減少できる等の特長を有する。
方式の複合ビデオ信号をサンプリングしたとし
て、これら両方式の信号を同一回路で輝度信号Ｙ
と色信号Ｃとを分離するためには、色信号のサブ
キヤリアの周波数を変換し、互いに共通となるよ
うにすれば良い。そして、上記を共通とすること
で、以降の処理回路も共通とすることができる。 その時、変換するサブキヤリアの周波数を、例
えば、1/4fsとすると、他の1/3fsにした時などに
比べて、DP（微分位相）、DG（微分利得）とも最
小となる。 ここで、デイジタル信号処理の一つであるデシ
メイシヨン処理について説明する。このデシメイ
シヨン（間引き）処理はサンプリングしたデータ
を時間軸上で１つ、あるいは、２つ、３つ、…お
きに有意（有効）データとして残し、サンプリン
グ周波数を1/2、1/3、1/4、…と下げることを言
う。 また、ビデオ信号のデイジタル信号処理におい
ては、各種用途に応じてフイルタを構成するが、
サンプリング周波数が高いと、フイルタの構成も
大きくなる。 例えば、2Hクシ型フイルタを18MHzのサンプ
リング周波数で８ビツトのデイジタル信号化した
PALビデオ信号に適用とすると、２×1152×８
ビツト（18432ビツト）のメモリが必要となる。
それに対し、1/3のデシメイシヨン（２つおきに
データを残し、サンプリング周波数を1/3の6MHz
とする）を行なうと、必要なメモリは1/3の6144
ビツトとなり、12288ビツトもメモリを低減でき
る。このことは、デシメイシヨンをすることによ
り増加する回路をおぎなつて、あまりある数であ
る。 このように、デシメイシヨン処理を行なうこと
によつて、回路規模を大幅に小型化することが可
能となり、しいては、コスト、消費電力、信頼性
などに与える影響は大きいものと言える。 上記のようなデシメイシヨン（間引き）処理を
行なう場合、第４図に示すように、サブキヤリア
がサンプリング周波数fsの1/4である場合、1/2の
デシメイシヨン｛第４図ａ図示｝すなわち、１つ
おきにサンプリング点を有効とする操作では、信
号が1/4fsを境に折返しを生じ、サブキヤリア自
身に折返してしまう結果になる。また、1/4のデ
シメイシヨン｛第２図ｃ図示｝すなわち、３つお
きにサンプリング点を有効とする操作では、サブ
キヤリア成分がなくなり、ベースバンドに戻つて
しまい、その後の信号処理で扱いにくくなる。 そこで、第４図ｂに示すような、1/3デシメイ
シヨン処理が考えられる。すなわち、1/3デシメ
イシヨン処理は1/6fsを境に折返すため、信号成
分は元信号と重ならず、また、帯域も十分（±1/
１２fs）あり、最も有効的である。更に、この1/3
デシメイシヨンによる処理によつて回路も1/3に
減少する。 ここで、1/3のデシメイシヨンを行なつても、
なおかつ、画面上でライン（水平走査線）毎のサ
ンプリング点が縦に並んでいる周波数は、水平同
期信号周波数の３の整数倍の倍数の周波数の時の
みである。それ以外の時はライン（水平走査線）
毎のサンプリング点がずれてしまう。 これは、PAL方式は常に（前記の表の例のう
ちでは）３の倍数の周波数になつているのに対
し、NTSC方式はそうとは限らないからである。 また、表より３の倍数の時は13.50MHzと
20.25MHzであるが、20.25MHzは周波数が高く扱
いにくい。更に、13.50MHzは帯域が約6MHzとな
り、PAL方式などでき十分な帯域とは言えない
場合がある。 そこで、３の倍数以外の周波数として、例えば
15.75MHz、あるいは18.00MHzなどをサンプリン
グ周波数に選んだ場合、デシメイシヨン後のサン
プリング点が画面上で縦に並ぶような工夫が必要
となる。 そこで、３の倍数ではない周波数の時にライン
毎に１回の割合で水平同期信号内でデシメイシヨ
ンの位相を例えば、移相回路によりシフトする
（ずらす）。このようにすると、画面上でサンプリ
ング点を縦に並べることが可能となる。例えば、 サンプリング周波数fs＝18.00MHzの時、 18.00MHz＝fH（PAL）×1152（384×３） ＝fH（NTSC）×1144 であり、PAL方式の水平同期信号周波数fHに対し
ては、上記の18.00MHzは水平同期信号周波数fH
の３倍のさらに整数倍｛すなわち、1152（＝384×
３）｝になつているので、1/3のデジメイシヨンを
行なつても、サンプリング点は縦に並ぶことにな
る（第５図ａに示す）。 ところが、NTSC方式の水平同期信号周波数fH
に対しては、1144は３の倍数ではないので、1/3
のデシメイシヨンを行なうと、サンプリング点が
ずれてくる。 すなわち、NTSC方式においては、18.00MHz
のサンプリングを行なうと、第５図ｂのようにな
り、例えば3M（Ｍは整数）が1143番目、3M＋１
が1144番目となり、1/3のデシメイシヨンを行な
うと、サンプリング点が画面上で左へ１つづつず
れてくる。 そこで、1/3デシメイシヨン、つまり２つおき
にサンプリング点を有効とする操作において、
1Hの終りで（水平帰線消去期間は色がないので
都合が良い）サンプリングを間引かずに、１回だ
け連続してサンプリング点を有効とする操作を行
なうことにより、サンプリング点を画面内で縦に
並べることが可能となる。すなわち、第６図に示
すようになる。 また、他のサンプリング周波数fs＝（3M＋１）
×fHの時も同様に行なうことが可能であり、更
に、fs＝（3M−１）×fHの時は1H毎に１回だけ間
引くサンプリング点を２から１に減らしたデシメ
イシヨンを行なうことで、サンプリング点を画面
内で縦に並べることが可能である。 第１図は本発明になるビデオ信号デイジタル処
理回路の一実施例を示す図であり、例えば、ビデ
オ信号をデイジタル処理して磁気記録媒体に記録
し再生するデイジタル磁気記録再生装置のデイジ
タル信号処理回路に適用されるものについて説明
する。 同図において、１は入力端子であり、この入力
端子１には複合ビデオ信号が供給され、この複合
ビデオ信号はAD変換器２でデイジタル信号に変
換された後、周波数変換器３で周波数が変換され
る。ここで、周波数変換器３においては、記録時
は3.58MHzから4.5MHzに周波数変換され、再生
時は629KHzから4.5MHzに周波数変換される。な
お、この時のサンプリング周波数fsは18.00MHz
とする。 更に、YC分離のためのバンドパスフイルタ
BPF４を介してデシメイシヨン処理回路５にお
いて1/3のデシメイシヨン（間引き）処理をされ
た後、デジタル処理回路６において、ACC（自動
色信号レベル制御）やAPC（自動位相制御）等の
デイジタル処理が行なわれ、信号処理用のフイル
タ７及び再生時のクロストークキヤンセル用のク
シ型フイルタ８を介して、今度は補間回路９でデ
シメイシヨン処理回路５とは逆のデシメイシヨン
処理（補間処理）が行なわれデシメイシヨンを元
に戻す。そして、補間用のバンドパスフイルタ
BPF１０を介して周波数変換器１１で再び周波
数変換される。ここで、周波数変換器１１におい
ては、記録時は4.5MHzから629MHzに周波数変換
され、再生時は4.5MHzから3.58MHzに周波数変
換される。最後に、DA変換器１２でアナログの
ビデオ信号に変換されて、出力端子１３から出力
される。 なお、１４，１６は周波数変換器３，１１に周
波数変換用のデータを供給するためのデータ発生
用発振器であり、１５は記録再生装置の記録／再
生モードやPAL／NTSCモードの指示信号によ
つて上記デイジタル処理回路６及び発振器１４，
１６に制御信号を供給する制御部である。１７は
上記の各デイジタル信号処理回路にクロツク信号
（サンプリング周波数fs）を供給する発振器であ
る。 第２図は第１図示の本発明になるビデオ信号デ
イジタル処理回路におけるデシメイシヨン処理回
路５の構成の一例を示す図である。同図におい
て、３分周回路２１はサンプリング周波数fsを３
分周し、かつ、それぞれ位相の異なる分周信号
f1，f2，f3（第３図示）を発生する回路である。 また、データセレクタ２２は１水平同期信号
（Hsync）毎に、これら３つの分周信号f1，f2，f3
を順次選択し出力する回路である。すなわち、…
→f1→f2→f3→f1→f2→…のように順次切換えられ
る。なお、切換えのタイミングは水平同期信号期
間中の早い時期とする。 また、図中の左より入来する数ビツトの入力デ
ータは、ラツチＡ２３により、一旦、サンプリン
グ周波数fsでラツチされ、更にラツチＢ２４によ
り1/3に間引かれ（デシメイシヨンされ）てラツ
チされる。 以上のように構成することにより、回路構成が
簡単にできると共に、NTSC方式、PAL方式を
同一回路で信号処理することができるようにな
る。 （発明の効果） 以上の如く、本発明のビデオ信号デイジタル処
理回路によれば、NTSC方式、PAL方式を同一
回路で信号処理することができ、信号処理回路の
規模も減少できる等の特長を有する。
第１図は本発明になるビデオ信号デイジタル処
理回路の一実施例を示す図、第２図は第１図示の
本発明になるビデオ信号デイジタル処理回路にお
けるデシメイシヨン処理回路の構成の一例を示す
図、第３図は第２図の回路動作を説明するための
図、第４図ａ〜同図ｃ、第５図ａ、同図ｂ及び第
６図は本発明になるビデオ信号デイジタル処理回
路の原理を説明するための図である。 １……入力端子、２……AD変換器、３，１１
……周波数変換器、４，１０……BPF、５……
デシメイシヨン処理回路、６……デイジタル処理
回路、７……フイルタ、８……クシ型フイルタ、
９……補間回路、１２……DA変換器、１３……
出力端子、１４，１６，１７……発振器、１５…
…制御部、２１……３分周回路、２２……データ
セレクタ、２３，２４……ラツチ。
理回路の一実施例を示す図、第２図は第１図示の
本発明になるビデオ信号デイジタル処理回路にお
けるデシメイシヨン処理回路の構成の一例を示す
図、第３図は第２図の回路動作を説明するための
図、第４図ａ〜同図ｃ、第５図ａ、同図ｂ及び第
６図は本発明になるビデオ信号デイジタル処理回
路の原理を説明するための図である。 １……入力端子、２……AD変換器、３，１１
……周波数変換器、４，１０……BPF、５……
デシメイシヨン処理回路、６……デイジタル処理
回路、７……フイルタ、８……クシ型フイルタ、
９……補間回路、１２……DA変換器、１３……
出力端子、１４，１６，１７……発振器、１５…
…制御部、２１……３分周回路、２２……データ
セレクタ、２３，２４……ラツチ。
Claims (1)
- 【特許請求の範囲】 １ 入力されたアナログビデオ信号を、水平同期
信号周波数の３の整数倍以外の整数（3M±１、
Ｍは正の整数）倍のサンプリング周波数でサンプ
リングしてデイジタルデータに変換するAD変換
器と、 前記サンプリング周波数を３分周し、かつ、そ
れぞれ位相の異なる３つの分周信号を発生する３
相３分周回路、この３相３分周回路から発生され
た３つの分周信号を１水平走査期間毎に順次選択
し出力するデータセレクタ、前記AD変換器でサ
ンプリングされたデータを前記サンプリング周波
数でラツチする第１のラツチ回路及びこの第１の
ラツチ回路でラツチされたデータを前記データセ
レクタから選択出力された分周信号でラツチする
第２のラツチ回路で構成され、前記AD変換器で
サンプリングされたデータのうちから時間軸上で
２つおきにサンプリング点を有効データとして残
して1/3デシメインシヨン処理されたデータとし
て出力するデシメイシヨン処理回路と、 このデシメイシヨン処理回路で1/3デシメイシ
ヨン処理されたデータのサンプリング点における
位相を１水平走査期間毎に揃えるよう移相する移
相回路と を備え、 前記移相回路により１水平走査線毎に画面上の
隣接する水平走査線間のサンプリング点のいずれ
を補正するようにしたことを特徴とするビデオ信
号デイジタル処理回路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59205113A JPS6184198A (ja) | 1984-09-29 | 1984-09-29 | ビデオ信号デイジタル処理回路 |
| KR1019850006918A KR900003778B1 (ko) | 1984-09-29 | 1985-09-21 | 비디오 신호 디지탈 처리 회로 |
| DE8585306966T DE3585584D1 (de) | 1984-09-29 | 1985-09-30 | Digitales videosignalverarbeitungssystem. |
| EP85306966A EP0177320B1 (en) | 1984-09-29 | 1985-09-30 | Video signal digital processing system |
| DE198585306966T DE177320T1 (de) | 1984-09-29 | 1985-09-30 | Digitales videosignalverarbeitungssystem. |
| US06/781,939 US4745492A (en) | 1984-09-29 | 1985-09-30 | Video signal digital processing system using lower sampling frequency for chroma signal data decimation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59205113A JPS6184198A (ja) | 1984-09-29 | 1984-09-29 | ビデオ信号デイジタル処理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6184198A JPS6184198A (ja) | 1986-04-28 |
| JPH0360235B2 true JPH0360235B2 (ja) | 1991-09-13 |
Family
ID=16501633
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59205113A Granted JPS6184198A (ja) | 1984-09-29 | 1984-09-29 | ビデオ信号デイジタル処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6184198A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2589330B2 (ja) * | 1987-12-04 | 1997-03-12 | 富士通株式会社 | カラー画像表示制御装置 |
| KR100317352B1 (ko) * | 1994-12-09 | 2002-02-19 | 구자홍 | 티브이시스템의영상상신호수직변환장치 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5541591A (en) * | 1978-09-20 | 1980-03-24 | Shinko Electric Co Ltd | Detection circuit of start mark and stop mark in label reader |
-
1984
- 1984-09-29 JP JP59205113A patent/JPS6184198A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5541591A (en) * | 1978-09-20 | 1980-03-24 | Shinko Electric Co Ltd | Detection circuit of start mark and stop mark in label reader |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6184198A (ja) | 1986-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4514760A (en) | Digital television receiver with time-multiplexed analog-to-digital converter | |
| KR950009450B1 (ko) | 텔레비젼 신호 변환기 | |
| KR900003778B1 (ko) | 비디오 신호 디지탈 처리 회로 | |
| JPH0360235B2 (ja) | ||
| JPH05199543A (ja) | デジタルビデオ信号処理回路 | |
| JPH0360236B2 (ja) | ||
| JPH0360233B2 (ja) | ||
| JPH0360234B2 (ja) | ||
| JPH0438195B2 (ja) | ||
| JP3063480B2 (ja) | ディジタル色信号処理方法 | |
| EP0524618B1 (en) | Image signal processing device | |
| JP2975623B2 (ja) | カラーコンポーネント信号変換装置 | |
| JPS5923149B2 (ja) | 高精細度放送用コンバ−タ | |
| JP2687444B2 (ja) | レート変換装置 | |
| EP0293217A2 (en) | Memory system for a television video signal | |
| JP2537821B2 (ja) | 信号処理装置 | |
| JP2570706B2 (ja) | デイジタル色信号処理回路 | |
| JPH0628472B2 (ja) | デイジタル色信号処理回路 | |
| JP2512011B2 (ja) | テレビ信号発生装置 | |
| JPH0753343Y2 (ja) | Ｎｔｓｃ４．４３用くし型フイルタ | |
| JP3349835B2 (ja) | サンプリングレート変換装置 | |
| JP2968280B2 (ja) | ビデオ信号の信号フォーマット変換回路 | |
| JP2797460B2 (ja) | クロマ・エンコーダ | |
| JPS584872B2 (ja) | Ｓｅｃａｍ信号の映像位相調相方式 | |
| JPH06335028A (ja) | ワイドアスペクトテレビジョン受像機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |