JPH0360031A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0360031A
JPH0360031A JP19531589A JP19531589A JPH0360031A JP H0360031 A JPH0360031 A JP H0360031A JP 19531589 A JP19531589 A JP 19531589A JP 19531589 A JP19531589 A JP 19531589A JP H0360031 A JPH0360031 A JP H0360031A
Authority
JP
Japan
Prior art keywords
layer
gas
resist layer
ashing
corrosion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP19531589A
Other languages
English (en)
Other versions
JP2805641B2 (ja
Inventor
Keiji Shinohara
啓二 篠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP19531589A priority Critical patent/JP2805641B2/ja
Publication of JPH0360031A publication Critical patent/JPH0360031A/ja
Application granted granted Critical
Publication of JP2805641B2 publication Critical patent/JP2805641B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野] 本発明は半導体装置の製造方法に関し、特に積層配線構
造部を有する半導体装置の製造過程におけるレジストの
アッシング方法に関する。
〔発明の概要〕
本発明は、バリアメタルとその上に積層されたアルミニ
ウムもしくはアルミニウム合金からなる配線層(以下、
これらをまとめてアル〈ニウム系配線層と称する。)と
の積層構造部を有する半導体装置の製造方法において、
上記積層構造部をレジスト層をマスクとしてエツチング
した後に該レジスト層をアッシングするに際し、アッシ
ングガスとして酸素を主体とする気体に1分子中に水素
原子を2個以上含むフッ化炭化水素ガスを1〜50体積
%添加した混合気体を使用することにより、アルミニウ
ム系配線層のアフターコロ−ジョンを防止しようとする
ものである。
〔従来の技術〕
半導体装置の分野においては、アルミニウムあるいは1
〜2%のシリコンを添加したアルミニウムが電極配線材
料として最も広く使用されている。
しかし、近年のデバイスの高集積化と共に接合が一段と
浅くなり、またコンタクトホールが一段と微細化される
と、拡散層へのアルミニウムの溶出やコンタクトホール
中における電極配線材料からのシリコンの析出等により
接合の破壊や劣化、あるいはコンタクト抵抗の増大等の
不良が起こり易くなる。
そこで、電極配線材料とシリコン基板との間の合金化反
応やシリコンの析出を防止するために、両者の間にバリ
アメタルを設けることが行われている。上記バリアメタ
ルは、−aに遷移金属またはその窒化物、炭化物および
ホウ化物、高融点金属シリサイド、合金等で形成され、
単一の種類の膜で構成されるのみならず、複数の種類の
膜を組み合わせた構成とされることもある。
このようなバリアメタルとアルミニウム系配線層からな
る積?!構造部を有する半導体装置の例としては、たと
えば第1図に示すように半導体基板(1)上にチタンJ
i!(2)、窒化チタン層(3)、アルミニウム系配線
層(4)を順次積層したものが知られている。この図で
は、後にフォトレジスト層〔第2図の(6)参照。〕の
選択露光を行う際の基体表面の反射率を低下させる目的
で、上記アルミニウム系配線層(4)の上にさらに窒化
チタン等からなる反射防止膜(5)が形成されている。
ところで、上述のような積層構造部を所定の形状にパタ
ーニングするには、まず上記反射防止膜(5)上にフォ
トレジストを塗布し、第2図に示すように、写真露光技
術により選択的にフォトレジスト層(6)を形成した後
、該フォトレジストN(6)をマスクとして塩素系ガス
によりエツチングを行っている。エツチング終了後には
、第3図に示すように、パターン部(7)にチタン層(
2)、窒化チタン層(3)、アルミニウム系配線層(4
)、反射防止11! (5)の各断面が互いに接して露
出した状態となる。
このような状態のウェハを空気中に放置すると、アフタ
ーコロ−ジョンと呼ばれるアルミニウム系配線層の腐食
が発生することが知られている。アフターコロ−ジョン
は、エツチング反応の生成物である三塩化アル壽ニウム
やエツチングガスの分解生成物がパターン部(7)付近
に存在あるいは付着し、これらが空気中の水分を吸収し
て電解質の’amを形成し、この液滴中にアルミニウム
が溶は出すために発生するものである。特に、第3図に
示すようにパターニングによって異種金属の断面が互い
に接触して空気中に露出するような場合には、パターン
部(7)の側壁に上述のような電解質の液滴が付着する
と局部電池が形成され、腐食が一層促進される。
アフターコロージタンを防止するための対策としては、
たとえばセミコンダクタ−・ワールド1986年1月号
(プレスジャーナル社刊)において記載がみられるよう
に、■CF、やCHF、等のフン化炭化水素系ガスによ
るプラズマクリーニング、■酸素系ガスによるプラズマ
クリーニング、■アンモニアガスによるプラズマクリー
ニング等を行い、さらに水洗を行うことが知られている
これらの対策は、ウェハに吸着している塩素化合物をハ
ロゲン交換反応により奈発除去するか、塩素化合物を塩
化アンモニウムのような不活性な化合物に変換するか、
あるいはこれらと同時に耐蝕性の高いA I F sや
AIl、○1等の被膜をアルミニウム系配線層の表面に
形成することにより、アフターコロージジンの防止を図
るものである。特に、■の方法ではレジスト層のアッシ
ングも同時に行うことができ、酸素系ガスにCF、やC
HFj等のフッ化炭化水素系ガスを混合することにより
、処理が迅速化されることも知られている。
〔発明が解決しようとする課題〕
しかしながら、上述のような従来の対策ではある程度の
効果はあるものの、完全にアフターコロージョンを防止
するには至っていない。とりわけ各層、特にフォトレジ
スト層(6)の深部に及んで取り込まれた塩素や塩素化
合物は完全に除去することはできず、製造途中でウェハ
を放置する間にこれらが表面付近へ滲出して新たなアフ
ターコロ−ジョン発生の原因となる。この問題を回避す
るためにプラズマクリーニングの時間を延長したとして
も、かえって半導体基板(1)の損傷を招く虞れがあり
、好ましくない。
そこで本発明は、アフターコロ−ジョンを効果的に防止
することが可能な方法を提供することを目的とする。
〔課題を解決するための手段〕
本発明にかかる半導体装置の製造方法は、上述の目的を
達成するために提案されるものであり、バリヤメタルと
その上に積層されたアルミニウム系配線層からなる積層
構造部をレジスト層をマスクとしてエツチングした後、
酸素を主体とする気体に1分子中に水素原子を2個以上
含むフッ化炭化水素ガスを1〜50体積%添加した混合
気体を用いて上記レジスト層をアッシングすることを特
徴とするものである。
〔作用〕
本発明にかかる半導体装置の製造方法では、従来フォト
レジストの酸素プラズマクリーニングに使用されていた
酸素を主体とするアッシングガスの体積の1〜50%を
、1分子中に水素原子を2個以上含むフッ化炭化水素ガ
スで置き換えた混合気体が使用される。すなわち、従来
のアッシングガスの組成と比べて水素原子の含有量が増
加したことにより、残留塩素が塩化水素の形で蒸発除去
され易くなる。特に、エツチング工程において最も長時
間にわたって塩素系ガスに晒され、深部にまで塩素ある
いは塩素化合物を取り込み易いレジスト層のアッシング
工程においてこのような組成のアッシングガスが使用さ
れることにより、極めて効果的にアフターコロ−ジョン
を防止することが可能となる。
〔実施例〕
以下、本発明の好適な実施例について、実験結果にもと
づいて説明する。
アッシングのサンプルは、前述の第3図に示した状態の
ウェハである。このウェハにおいて、チタン層(2)、
窒化チタン層(3)、アルミニウム系配線Ji!(4)
、窒化チタンからなる反射防止膜(5)の厚さは計45
00人とされている。上記アルミニウム系配線層〈4)
の材料としては、アルミニウム、1%シリコン含有アル
くニウム、2%銅含有アルミニウム等が使用される。
またアッシングを行う装置としては、いわゆるダウンフ
ロー型のアッシング装置を使用した。この装置は、多数
の孔を設けたシールド板により上下2つの部分に分割さ
れたチャンバー内の上部において、マイクロ波発生源か
ら導波管を通じて導入されるマイクロ波によりアッシン
グガスのプラズマを発生させ、続いて上記プラズマ中の
活性種のみを上記シールド板の孔を通してチャンバーの
下部に導入し、ここに設置されたウェハに対してアッシ
ングを行うようになされたものである。ここで、上記プ
ラズマは電子サイクロトロン共鳴(ECR)により発生
するECRプラズマであっても良い。なお、生産性や歩
留りを一層向上させる観点から、上記アッシング装置は
適当な真空搬送機構を介してエッチング装置と連結され
ていることが望ましい。
上記アッシングガスとしては、酸素を主体とする気体に
1分子中に水素原子を2個以上含むフッ化炭化水素ガス
を1〜50体積%添加した混合気体が使用される。酸素
を主体とする気体とは、酸素のみであっても、また従来
のアッシングガスにおいてアッシング速度を高める目的
で添加されているCF、、CHF、等の添加ガスを含む
ものであっても良い、1分子中に水素原子を2個以上含
むフッ化炭化水素ガスとして実用性が高いものは、フン
化メタン系のCH! F zおよびCH,F である。
フッ化エタン系、フフ化プロパン系等のガスを使用する
ことも考えられるが、この系列の化合物の性質は水素原
子数が多くなるにつれて脂肪族炭化水素のそれに近づき
、爆発的な燃焼反応を起こす危険があるので、選択には
注意を要する。すなわち、これらの系列のガスを使用す
る場合には、フッ素原子と水素原子との結合により危険
性が低減されることを期待して、1分子中のフッ素原子
数と水素原子数の近接している化合物を選ぶことが望ま
しい。
本発明において、1分子中に水素原子を2個以上含むフ
ッ化炭化水素ガスは、酸素を主体とする気体に対して1
〜50体積%の割合で添加される。
上記範囲未満ではアフターコロージョンを効果的に抑制
することができず、また上記範囲を越えると炭素系高分
子が堆積する虞れがある。また、酸素を主体とするガス
にCF4.CHF、等の添加ガスが予め含まれている場
合には、1分子中に水素原子を2個以上含むフッ化炭化
水素ガスの含有量を上記添加ガスの含有量よりも多く選
ぶ必要がある。
ここで、以下の実施例1.実施例2.および比較例にお
いて、実際に前述の第3図に示す状態のウェハを上記ア
ッシング装置のチャンバー内に設置し、種々のアッシン
グガスを供給しながらフォトレジスト層(6)のアッシ
ングを行い、一定時間放置した後におけるアフターコロ
ージョンの発生状況を調べた。
実施例1 酸素ガスを400 SCCM、  CH!FZガスを2
0 SCCMの流量比で導入し、マイクロ波(2,45
G Hz )放電電流を400mA、圧力を1.4 T
orrとしてアッシングをjテい、第4図に示すように
フォトレジスト層(6)を除去した。アッシング終了後
のウェハを空気中に48時間放置した後、光学顕微鏡に
よりウェハ表面を観察したが、アフターコロージョンの
発生は認められなかった。
実施例2 酸素ガスを400 SCCM、  CHsFガスを20
5CCHの流量比で導入して実施例1と同様にアッシン
グを行い、同様に放置して顕微鏡観察を行った。アフタ
ーコロージ芝ンの発生は認められなかった。
比較例 比較のために、1分子中に水素原子を1個しか含まない
フッ化炭化水素ガスを使用した実験を行った。すなわち
、酸素ガスを400 SCCM、  CHF 3ガスを
2OSCG?lの流量比で導入して実施例1と同様にア
ッシングを行った。同様に放置した後に顕微鏡観察を行
ったところ、アフターコロージョンの発生が認められた
〔発明の効果〕
以上の説明からも明らかなように、本発明の半導体装置
の製造方法によれば、レジスト層のアッシングを行うた
めのアッシングガスとして、従来のアッシングガスより
も水素原子の含有率の高いものが使用される。これによ
り、レジスト層の除去と同時にウェハの表面もしくは積
層構造部を構成する各層中に残留する塩素あるいは塩素
化合物が効果的に渾発除去されるので、微細化された半
導体装置においてもアフターコロ−ジョンを防止するこ
とが可能となる。
【図面の簡単な説明】
第1図はバリアメタルとアルミニウム系配線層からなる
積層構造部を有する半導体装置の一構成例を示す概略断
面図である。第2図はフォトレジスト層の選択形成工程
、第3図は反射防止膜、アル主ニウム系配線層、窒化チ
タン層、チタン層のエツチング工程、第4図はアッシン
グによるフォトレジスト層の除去工程をそれぞれ示す概
略断面図である。 半導体基板 チタン層 窒化チタン層 アル逅ニウム系配線層 フォトレジスト層

Claims (1)

  1. 【特許請求の範囲】 バリヤメタルとその上に積層されたアルミニウム系配線
    層からなる積層構造部をレジスト層をマスクとしてエッ
    チングした後、 酸素を主体とする気体に1分子中に水素原子を2個以上
    含むフッ化炭化水素ガスを1〜50体積%添加した混合
    気体を用いて上記レジスト層をアッシングすることを特
    徴とする半導体装置の製造方法。
JP19531589A 1989-07-27 1989-07-27 半導体装置の製造方法 Expired - Fee Related JP2805641B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19531589A JP2805641B2 (ja) 1989-07-27 1989-07-27 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19531589A JP2805641B2 (ja) 1989-07-27 1989-07-27 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH0360031A true JPH0360031A (ja) 1991-03-15
JP2805641B2 JP2805641B2 (ja) 1998-09-30

Family

ID=16339118

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19531589A Expired - Fee Related JP2805641B2 (ja) 1989-07-27 1989-07-27 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2805641B2 (ja)

Also Published As

Publication number Publication date
JP2805641B2 (ja) 1998-09-30

Similar Documents

Publication Publication Date Title
US5925577A (en) Method for forming via contact hole in a semiconductor device
US4919748A (en) Method for tapered etching
JP4690512B2 (ja) エッチングした垂直金属線上のポリマー沈積、エッチングした金属線の腐食およびエッチングした金属フィーチャの湿式洗浄時における腐食を減少させる方法
JP3109253B2 (ja) ドライエッチング方法
JP2001521282A (ja) 有機化合物含有絶縁層の異方性エッチング
US5851302A (en) Method for dry etching sidewall polymer
JPS59134833A (ja) アルミニウムおよびアルミニウム合金をプラズマエツチングするための材料および方法
TW200820352A (en) Method of manufacturing a thin-film transistor substrate
US6080680A (en) Method and composition for dry etching in semiconductor fabrication
KR101877827B1 (ko) 에칭 가스 및 에칭 방법
JP2000208488A (ja) エッチング方法
US6271115B1 (en) Post metal etch photoresist strip method
JP4642164B2 (ja) 金属エッチング後のウェハの積層スタックの処理方法
JP2006148122A (ja) 半導体基板上の金属構造から残留物を除去するための方法
US7226867B2 (en) Method of etching a metal layer using a mask, a metallization method for a semiconductor device, a method of etching a metal layer, and an etching gas
JP2001176859A (ja) アッシング方法
JP3298205B2 (ja) ドライエッチング方法
US6296988B1 (en) Method for forming a mental wiring pattern on a semiconductor device
JP2639369B2 (ja) 半導体装置の製造方法
US7262103B2 (en) Method for forming a salicide in semiconductor device
JPH0360031A (ja) 半導体装置の製造方法
JP3001639B2 (ja) 半導体基板のストリッピング、パッシベーション及び腐食の抑制
US6306312B1 (en) Method for etching a gold metal layer using a titanium hardmask
JPH1197428A (ja) 金属配線のドライエッチング方法
US6399509B1 (en) Defects reduction for a metal etcher

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees