JPH0359803A - Write circuit for floppy disk device - Google Patents

Write circuit for floppy disk device

Info

Publication number
JPH0359803A
JPH0359803A JP19553589A JP19553589A JPH0359803A JP H0359803 A JPH0359803 A JP H0359803A JP 19553589 A JP19553589 A JP 19553589A JP 19553589 A JP19553589 A JP 19553589A JP H0359803 A JPH0359803 A JP H0359803A
Authority
JP
Japan
Prior art keywords
signal
write
circuit
current
floppy disk
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP19553589A
Other languages
Japanese (ja)
Other versions
JP2518931B2 (en
Inventor
Toshiki Okubo
俊樹 大久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Gunma Ltd
Original Assignee
NEC Gunma Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Gunma Ltd filed Critical NEC Gunma Ltd
Priority to JP1195535A priority Critical patent/JP2518931B2/en
Publication of JPH0359803A publication Critical patent/JPH0359803A/en
Application granted granted Critical
Publication of JP2518931B2 publication Critical patent/JP2518931B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Digital Magnetic Recording (AREA)

Abstract

PURPOSE:To reduce a peak shift and to write write signals of respective period with optimum resolution by varying a write current writing a delay signal into a floppy disk in accordance with the output level of a current signal. CONSTITUTION:A holding circuit 3 outputs the current signal 11 holding the value of a discrimination signal 10 when it is pulse-inputted by the delay signal 9. A flip flop 4 switches the output state of respective output terminals Q and the inverse of Q and supplies the current to a coil C1. The write current at that time is decided by a variable constant current circuit 6 in accordance with the current signal 11. Thus, resolution when the signals of respective period are written can be improved, and the peak shift can be reduced by supplying the write current optimum for the period of the write signal to the magnetic head 12.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は計算機システム等の上位システムの周辺記録装
置であるフロッピーディスク装置に関し、特に上位シス
テムより与えられる情報をフロッピーディスクに記録す
るフロッピーディスク装置の書込回路に関する。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a floppy disk device that is a peripheral recording device of a host system such as a computer system, and particularly to a floppy disk device that records information provided from a host system on a floppy disk. The present invention relates to a write circuit.

〔従来の技術〕[Conventional technology]

従来、この種のフロッピーディスク装置の書込回路では
、フロッピーディスクに情報を記録するために磁気ヘッ
ドに供給する書込電流の大きさは、上位システムより与
えられる情報を示す信号(以下、書込信号と称す)の周
期によらない一定のものとされていた。
Conventionally, in the write circuit of this type of floppy disk device, the magnitude of the write current supplied to the magnetic head in order to record information on the floppy disk is determined by a signal indicating information provided from the host system (hereinafter referred to as a write signal). It was considered to be a constant regardless of the period of the signal (referred to as a signal).

フロッピーディスクに書込まれた情報の続出出力の強度
は書込電流の強さに比例するものである。書込電流なO
から徐々に大きくしてゆくと続出出力の強度も次第に大
きくなるが、ある書込電流値(ピーク電流値)を超える
と、逆に小さくなるという現象が生じる(第3図参照)
。これは、磁気ヘッドのギャップ部における磁気飽和と
フロッピーディスク内の磁化による減磁効果によるもの
であり、上述のピーク電流値は書込信号の周波数毎に異
なるものである。
The intensity of the successive output of information written on the floppy disk is proportional to the intensity of the write current. Write current O
If the output is gradually increased from 100 to 100, the intensity of successive outputs will gradually increase, but once a certain write current value (peak current value) is exceeded, it will become smaller (see Figure 3).
. This is due to magnetic saturation in the gap portion of the magnetic head and demagnetization effect due to magnetization within the floppy disk, and the above-mentioned peak current value differs depending on the frequency of the write signal.

[発明が解決しようとする課題] 上述した従来のフロッピーディスク装置の書込回路は、
書込電流の大きさが書込信号の周期によらない一定のも
のとされていたので、各周期の書込信号の出力強度が異
なり、分解能が異なるものになるという欠点がある。ま
た、これに起因してフロッピーディスクに書込まれた情
報のピークシフトも大きくなるという欠点がある。
[Problems to be Solved by the Invention] The writing circuit of the conventional floppy disk device described above is
Since the magnitude of the write current was assumed to be constant regardless of the period of the write signal, there is a drawback that the output strength of the write signal for each period differs, resulting in different resolutions. Another disadvantage is that this also increases the peak shift of information written on the floppy disk.

本発明は、ピークシフトが小さく、各周期の書込信号を
最適の分解能にて書込むことのできるフロッピーディス
ク装置の書込回路を提供することを目的とする。
SUMMARY OF THE INVENTION An object of the present invention is to provide a write circuit for a floppy disk device that has a small peak shift and can write write signals of each cycle with optimum resolution.

〔課題を解決するための手段〕[Means to solve the problem]

本発明のフロッピーディスク装置の書込回路は、 上位システムより送られてくるパルス列である書込信号
をフロッピーディスクに書込むフロッピーディスク装置
の書込回路において、書込信号を入力し、所定の遅延時
間の後に遅延信号として2方向に分岐して出力する遅延
回路と、 分岐された遅延信号のうちの一方のものを入力し、該信
号をフロッピーディスクに書込む書込手段と、 分岐された遅延信号のうちの他方のものを入力し、該信
号中のパルス列の間隔を示す判別信号を出力する周期判
別回路と、 遅延信号および判別信号を入力し、遅延信号中のパルス
によってトリガされ、そのときの判別信号の出力レベル
を保持した電流信号を出力するホールド回路と、 電流信号を入力し、該電流信号の出力レベルに応じて前
記書込手段にて前記遅延信号を前記フロッピーディスク
に書込むための書込電流を可変とする可変定電流回路と
を有し、 遅延回路における遅延時間は、周期判別回路より書込信
号を判別した判別信号が出力されたときに該判別が行な
われたパルス列が出力されるものである。
The write circuit of the floppy disk device of the present invention writes a write signal, which is a pulse train sent from a host system, onto the floppy disk. a delay circuit that branches and outputs a delayed signal in two directions after a time; a writing means that inputs one of the branched delayed signals and writes the signal to a floppy disk; and a branched delay circuit. a period discrimination circuit which inputs the other of the signals and outputs a discrimination signal indicating the interval between the pulse trains in the signal; and a period discrimination circuit which inputs the delayed signal and the discrimination signal and is triggered by the pulse in the delayed signal, a hold circuit for outputting a current signal holding the output level of the discrimination signal; and a variable constant current circuit that makes the write current variable, and the delay time in the delay circuit is such that when the period discrimination circuit outputs a discrimination signal that discriminates the write signal, the pulse train on which the discrimination was performed is This is what is output.

[作 用] フロッピーディスクに遅延信号が書込まれる際の書込電
流が、遅延信号中のパルス列の間隔、すなわち周期に応
じて可変とされるので各周波数毎のピーク電流値にて書
込みを行なうことができる。
[Function] The write current when a delayed signal is written to the floppy disk is variable depending on the interval of pulse trains in the delayed signal, that is, the period, so writing is performed at the peak current value for each frequency. be able to.

〔実施例〕〔Example〕

次に、本発明の実施例について図面を参照して説明する
Next, embodiments of the present invention will be described with reference to the drawings.

第1図は本発明のフロッピーディスク装置の書込回路の
一実施例の要部構成を示すブロック図、第2図は、第1
図に示した実施例における各部の動作を示すタイムチャ
ート、第3図は、磁気ヘッドの飽和特性を示す図である
FIG. 1 is a block diagram showing the main part configuration of one embodiment of the writing circuit of the floppy disk device of the present invention, and FIG.
FIG. 3 is a time chart showing the operation of each part in the embodiment shown in the figure, and FIG. 3 is a diagram showing the saturation characteristics of the magnetic head.

本実施例は周期判別回路1、遅延回路2、ホールド回路
3、フリップフロップ4、書込手段となる書込回路5、
可変定電流回路6および磁気ヘッド12より構成される
もので不図示の上位システムから送られてくるパルス列
である書込信号7、フロッピーディスク装置内部で生成
されるクロック8を入力し、磁気ヘッド12内部のコイ
ルC1に書込電流を供給するものである。
This embodiment includes a period discrimination circuit 1, a delay circuit 2, a hold circuit 3, a flip-flop 4, a write circuit 5 serving as a write means,
It is composed of a variable constant current circuit 6 and a magnetic head 12, and inputs a write signal 7, which is a pulse train sent from a host system (not shown), and a clock 8 generated inside the floppy disk device, and operates the magnetic head 12. It supplies a write current to the internal coil C1.

フロッピーディスク装置で最も多く用いられているMF
M記録方式ではパルス列の間隔としてIT、1.5T、
2Tの周期が存在する。周期判別回路1は、カウンタと
して構成されており書込信号7、クロック8を入力し、
書込信号7中のパルス列の間隔がクロック8の周期の何
周期分にあたるものかを判別し、その旨を出力レベルの
高低により示すステータス信号である示す判別信号10
を出力する。遅延回路2は、書込信号7を入力し、所定
の遅延時間後に遅延信号9として出力する。ホールド回
路3は、遅延信号9および判別信号9を入力し遅延信号
9中のパルスによってトリガされ、その出力状態により
現在のパルス列の間隔に応じた供給電流を示す電流信号
11を可変定電流回路6へ出力する。フリップフロップ
4は、遅延信号11がクロック端子(CLK)に入力さ
れており、パルスが入力される毎にその出力端子(Q、
Q)の出力状態を切替える。書込回路5は、2つのトラ
ンジスタQl、Q2およびダンピング防止用の抵抗R1
により構成されており、各トランジスタQl、Q2のベ
ースは、それぞれフリップフロップ4のQ、Q出力端子
と接続され、コレクタは磁気ヘッド12内のコイルC1
の両端と、エミッタは可変定電流回路6とそれぞれ接続
されている。抵抗R1は、各トランジスタQl、Q2の
コレクタ間に設けられている。可変定電流回路1は、各
トランジスタQ1.Q2のエミッタと接地間とに設けら
れた可変抵抗器(不図示)を内蔵するもので、電流信号
11の出力状態に応じてその抵抗値を切替える。コイル
C1の巻線中央部には外部より与えられる供給電圧Vc
が印加されているため、本実施例のものにおいては、フ
リップフロップ4の出力状態により各トランジスタQl
、Q2のうちの一方が動作状態となって書込電流の向き
が決定され、可変低電流回路の抵抗値により書込電流の
大きさが決定されることになる。
MF most commonly used in floppy disk devices
In the M recording method, the pulse train interval is IT, 1.5T,
There is a period of 2T. The period determination circuit 1 is configured as a counter and inputs a write signal 7 and a clock 8.
A determination signal 10 that is a status signal that determines how many cycles of the clock 8 the interval between pulse trains in the write signal 7 corresponds to, and indicates this by the level of the output level.
Output. The delay circuit 2 receives the write signal 7 and outputs it as a delayed signal 9 after a predetermined delay time. The hold circuit 3 inputs a delay signal 9 and a discrimination signal 9, is triggered by a pulse in the delay signal 9, and outputs a current signal 11 indicating a supplied current according to the interval of the current pulse train according to its output state to a variable constant current circuit 6. Output to. In the flip-flop 4, the delay signal 11 is inputted to the clock terminal (CLK), and the output terminal (Q,
Change the output state of Q). The write circuit 5 includes two transistors Ql and Q2 and a damping prevention resistor R1.
The bases of the transistors Ql and Q2 are respectively connected to the Q and Q output terminals of the flip-flop 4, and the collectors are connected to the coil C1 in the magnetic head 12.
Both ends and the emitter are connected to a variable constant current circuit 6, respectively. A resistor R1 is provided between the collectors of each transistor Ql and Q2. The variable constant current circuit 1 includes each transistor Q1. It incorporates a variable resistor (not shown) provided between the emitter of Q2 and ground, and its resistance value is switched according to the output state of the current signal 11. A supply voltage Vc applied from the outside is applied to the central part of the winding of the coil C1.
is applied, so in this embodiment, each transistor Ql depends on the output state of the flip-flop 4.
, Q2 is activated to determine the direction of the write current, and the magnitude of the write current is determined by the resistance value of the variable low current circuit.

次に、本実施例の動作について第2図および第3図を参
照して説明する。
Next, the operation of this embodiment will be explained with reference to FIGS. 2 and 3.

上位システムから書込信号7が入力されると前述のよう
に遅延回路2は遅延信号9を周期判別回路1は判別信号
10をそれぞれホールド回路3へ出力する。判別信号1
0はパルス間隔がIT(周期数2F)である場合には”
L”レベルとなり、パルス間隔が27(周波数IF)で
ある場合には”H”レベルとなる信号である。遅延回路
2における遅延時間は、判別信号10のステータス信号
中に判別が行なわれたパルス列が出力されるように、周
期判別回路1の判別時間t1を考慮して定められるもの
で、本実施例では1.5Tとされている。ホールド回路
3は、前述のように遅延信号9にてパルス入力がなされ
たときの判別信号10の値をホールドした電流信号11
を出力する。フリップフロップ4は、遅延信号9にてパ
ルス入力がなされる毎に各出力端子Q、Qの出力状態を
切替えてコイルC1への電流供給を行なわせるが、この
ときの書込電流は電流信号11に応じて可変定電流回路
6が決定するものとなる。
When the write signal 7 is input from the host system, the delay circuit 2 outputs the delay signal 9 and the period discrimination circuit 1 outputs the discrimination signal 10 to the hold circuit 3, respectively, as described above. Discrimination signal 1
0 is "if the pulse interval is IT (period number 2F)"
When the pulse interval is 27 (frequency IF), the signal becomes "H" level.The delay time in the delay circuit 2 is determined by the pulse train in which the discrimination is performed in the status signal of the discrimination signal 10. is determined in consideration of the discrimination time t1 of the cycle discrimination circuit 1, and is set to 1.5T in this embodiment. A current signal 11 that holds the value of the discrimination signal 10 when a pulse input is made.
Output. The flip-flop 4 switches the output state of each output terminal Q, Q every time a pulse is inputted using the delay signal 9 to supply current to the coil C1, but the write current at this time is based on the current signal 11. This is determined by the variable constant current circuit 6 according to the above.

第3図は横軸を書込電流、縦軸を続出出力として各周波
数IF、2Fにおける磁気ヘッドの飽和特性を示すもの
であるが、本実施例のものにおいては、周波数IFの場
合には書込電流がI2もしくは一工2のものとなり、周
波数2Fの場合には書込電流が11もしくは−11のも
のとなり、各周波数におけるピーク電流値とすることが
でき、一定の書込電流■3による従来のものに比べて、
続出出力を大幅に向上することができた。
Figure 3 shows the saturation characteristics of the magnetic head at each frequency IF and 2F, with the horizontal axis representing the write current and the vertical axis representing the successive output. If the write current is I2 or 1K2, and the frequency is 2F, the write current will be 11 or -11, which can be the peak current value at each frequency, and with a constant write current ■3. Compared to the conventional one,
We were able to significantly improve continuous output.

なお、本実施例においては、パルス間隔がIT、2Tの
ものを用い、判別信号が2値の状態にて該パルス間隔を
示すものとして説明したが、パルス間隔には1.5Tの
ものもあり、周期判別回路は3値の状態にてこれらのパ
ルス間隔を示すものとしても当然良く、′本発明の効果
は記録方式およびこれに起因するパルス間隔によらない
ものであることは明白である。
In this embodiment, pulse intervals of IT and 2T are used, and the discrimination signal indicates the pulse interval in a binary state, but there are also pulse intervals of 1.5T. Of course, the period discriminating circuit may be one that indicates these pulse intervals in a three-valued state, and it is clear that the effects of the present invention are independent of the recording method and the pulse intervals resulting therefrom.

〔発明の効果] 以上説明したように本発明は、書込信号の周期(周波数
)に最適な書込電流を磁気ヘッドに供給することにより
各周期の信号を書込む場合の分解能を向上することがで
き、ピークシフトを小さくすることができる。このため
、生産されるフロッピーディスク装置の信頼性を向上す
ることができる効果がある。
[Effects of the Invention] As explained above, the present invention improves the resolution when writing signals of each cycle by supplying a write current to the magnetic head that is optimal for the cycle (frequency) of the write signal. , and the peak shift can be reduced. Therefore, it is possible to improve the reliability of the produced floppy disk device.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例の要部構成を示すブロック図
、第2図は第1図に示した実施例の各端の動作を示すタ
イムチャート、第3図は磁気ヘッドの飽和特性を示す図
である。 1・・・・・・周期判別回路、2・・・・・・遅延回路
、3・・・・・・ホールド回路、4・・・・・・フリッ
プフロップ5・・・・・・書込回路、   6・・・・
・・可変定電流回路、7・・・・・・書込信号、  8
・・・・・・クロック、9・・・・・・遅延信号、  
10・・・・・・判別信号、11・・・・・・電流信号
、  12・・・・・・磁気ヘッド。
Fig. 1 is a block diagram showing the main part configuration of an embodiment of the present invention, Fig. 2 is a time chart showing the operation of each end of the embodiment shown in Fig. 1, and Fig. 3 is the saturation characteristic of the magnetic head. FIG. 1...Period discrimination circuit, 2...Delay circuit, 3...Hold circuit, 4...Flip-flop 5...Write circuit , 6...
...Variable constant current circuit, 7...Write signal, 8
...Clock, 9...Delay signal,
10...Discrimination signal, 11...Current signal, 12...Magnetic head.

Claims (1)

【特許請求の範囲】 1、上位システムより送られてくるパルス列である書込
信号をフロッピーディスクに書込むフロッピーディスク
装置の書込回路において、前記書込信号を入力し、所定
の遅延時間の後に遅延信号として2方向に分岐して出力
する遅延回路と、 前記分岐された遅延信号のうちの一方のものを入力し、
該信号をフロッピーディスクに書込む書込手段と、 前記分岐された遅延信号のうちの他方のものを入力し、
該信号中のパルス列の間隔を示す判別信号を出力する周
期判別回路と、 前記遅延信号および判別信号を入力し、遅延信号中のパ
ルスによってトリガされ、そのときの判別信号の出力レ
ベルを保持した電流信号を出力するホールド回路と、 前記電流信号を入力し、該電流信号の出力レベルに応じ
て前記書込手段にて前記遅延信号を前記フロッピーディ
スクに書込むための書込電流を可変とする可変定電流回
路とを有し、 前記遅延回路における遅延時間は、周期判別回路より書
込信号を判別した判別信号が出力されたときに該判別が
行なわれたパルス列が出力されるものであることを特徴
とするフロッピーディスク装置の書込回路。
[Claims] 1. In a write circuit of a floppy disk device that writes a write signal, which is a pulse train sent from a host system, to a floppy disk, the write signal is input, and after a predetermined delay time, a delay circuit that branches and outputs delayed signals in two directions; and inputs one of the branched delayed signals;
a writing means for writing the signal onto a floppy disk; inputting the other of the branched delayed signals;
a period discrimination circuit that outputs a discrimination signal indicating the interval between pulse trains in the signal; and a current that receives the delayed signal and the discrimination signal, is triggered by a pulse in the delayed signal, and maintains the output level of the discrimination signal at that time. a hold circuit that outputs a signal; and a variable circuit that inputs the current signal and changes a write current for writing the delayed signal to the floppy disk by the writing means in accordance with the output level of the current signal. and a constant current circuit, and the delay time in the delay circuit is such that when the period discrimination circuit outputs a discrimination signal that discriminates the write signal, a pulse train on which the discrimination has been performed is outputted. Features a writing circuit for a floppy disk device.
JP1195535A 1989-07-27 1989-07-27 Floppy disk write circuit Expired - Lifetime JP2518931B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1195535A JP2518931B2 (en) 1989-07-27 1989-07-27 Floppy disk write circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1195535A JP2518931B2 (en) 1989-07-27 1989-07-27 Floppy disk write circuit

Publications (2)

Publication Number Publication Date
JPH0359803A true JPH0359803A (en) 1991-03-14
JP2518931B2 JP2518931B2 (en) 1996-07-31

Family

ID=16342709

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1195535A Expired - Lifetime JP2518931B2 (en) 1989-07-27 1989-07-27 Floppy disk write circuit

Country Status (1)

Country Link
JP (1) JP2518931B2 (en)

Also Published As

Publication number Publication date
JP2518931B2 (en) 1996-07-31

Similar Documents

Publication Publication Date Title
KR960015919B1 (en) Controlled magnetic recording head relaxation in a magnetic recording system
US4651235A (en) Magnetic data transfer apparatus having a combined read/write head
US6175319B1 (en) Power-tailored write-current method
JPH0359803A (en) Write circuit for floppy disk device
JP2842351B2 (en) Head degaussing method and circuit for magnetic disk drive
JP3057281B2 (en) Playback waveform compensation circuit
JPH0373925B2 (en)
JP2758751B2 (en) Write circuit of magnetic disk drive
JPH10512706A (en) Method and apparatus for recording a binary signal on a record carrier
JP2540881B2 (en) Magnetic recording device
SU1229808A1 (en) Versions of device for reproducing digital information from magnetic record medium
JPH0380404A (en) Magnetic disk device
JPH04313864A (en) Magnetic disk device
JP2760329B2 (en) Signal reproducing circuit and magnetic disk device using the same
JP2852172B2 (en) Write detection circuit
JPH0410204A (en) Magnetic head circuit
US5471349A (en) Drive circuit for a dual-element magnetic head assembly which includes an encodor, flip-flop circuit, record bit adding circuit, and record amplifier
JPH0449505A (en) Peak detecting circuit for magnetic storage device
JP2802843B2 (en) Control signal writing circuit
JPH01229404A (en) Magnetic recording device
SU1210134A1 (en) Device for magnetic recording-reproducing of digital information
JPH07147009A (en) Magnetic recorder
JPH0265261U (en)
JPH04360072A (en) Magnetic storage device
JPH02199604A (en) Write circuit for magnetic disk

Legal Events

Date Code Title Description
S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090517

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100517

Year of fee payment: 14

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100517

Year of fee payment: 14