JPH0359397B2 - - Google Patents
Info
- Publication number
- JPH0359397B2 JPH0359397B2 JP56187837A JP18783781A JPH0359397B2 JP H0359397 B2 JPH0359397 B2 JP H0359397B2 JP 56187837 A JP56187837 A JP 56187837A JP 18783781 A JP18783781 A JP 18783781A JP H0359397 B2 JPH0359397 B2 JP H0359397B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- inverter
- signal
- frequency
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G3/00—Producing timing pulses
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electric Clocks (AREA)
- Oscillators With Electromechanical Resonators (AREA)
Description
(1) 発明の分野
本発明は電子時計に係り、とくに正確な歩度調
整を行なうことのできる電子時計に関する。 (2) 従来技術 第１図、第２図は従来の電子時計の発振回路で
ある。第１図、第２図共水晶共振子１１の一端が
インバータ１２の入力に接続され、他端は出力抵
抗１３を介してインバータ１２の出力に接続され
ている。また水晶共振子１１の両端はそれぞれコ
ンデンサ１４，１５を介して接地されている。ま
たインバータ１２の入出力間は帰還抵抗１６によ
つて接続されている。第１図はこのインバータ１
２に並列にクロツクドインバータ１７が接続され
ている。クロツク・ド・インバータ１７は、制御
信号Ａによつて制御される。第２図は、インバー
タ１２の電源を切り換える回路を入れたもので、
並列のインバータではなく、制御信号は同じく
Ａ。以上の構成によつて水晶共振子１１の固有周
波数に一致して励振させた基本クロツク信号をイ
ンバータ１２の出力として取り出す。これの後段
の分周回路によつて分周して単位周波数の単位ク
ロツク信号を作る。第１図のクロツクインバータ
及び第２図の電源切換えは電池電圧が低下した際
などに一時的に動作するもので、制御信号Ａによ
つて制御される。このような電子時計の基本クロ
ツク信号のズレを補正するための歩度調整は、製
品を組立／出荷する時に製造者が行なう。これ
は、使用される水晶共振子と水晶発振回路が共に
製造上のパラメータのばらつきによつて、調整し
ないと基準周波数からズレを生じてしまうからで
ある。このような歩度調整機構としては、コンデ
ンサ１４，１５を回路の外付けとして、これをト
リミングする方法や、分周回路で特定のパルスを
加減算して歩度を調整する方法などがある。コン
デンサ１４，１５によつて歩度を調整する場合に
は、コンデンサ１４，１５のいずれかにトリマー
コンデンサを用い、発振周波数が基準周波数に一
致するようにコンデンサ値を合わせ込む。これに
対し、分周回路で加減算を行なう場合には、特定
の分周回路の周波数をモニターし、その基準周波
数からのズレを最小にするように調整入力のレベ
ル（後述するDT1〜DT3など）を設定する。 (3) 従来技術の問題点 従来の電子時計の発振回路では、歩度調整を行
なつている際にも、クロツク・ド・インバータ
や、電源切換え回路が動作することがある。すな
わちクロツク・ド・インバータは電源電圧が低下
した時などに通常のインバータと共に動作する
が、その他ノイズの影響を受けた時や、アラーム
等が鳴つた時にも動作する。クロツクドインバー
タが加わつた時の発振周波数は、回路のgmが変
わるため通常と違つてしまう。もう一度の電源切
換え回路の場合は、電源電圧が低下した時に発振
回路の電源電圧が1.5V系から3V系に切り換わる。
この電圧の変化は発振回路の発振周波数に影響し
てこれを変化させる。第３図は発振回路の電源電
圧と、発振周波数のズレとの関係を示すグラフで
ある。電圧が1.5V時の周波数をｆ＝32.768KHzと
の△ｆがほぼ０になるように合わせ込む。この状
態で、電圧が3.0Vに変化すると、△ｆはほぼ10
（ppM）も変化することがわかる。したがつて、
もしクロツクドインバータ及び電源切換回路動作
時に歩度調整を行なうと、ズレた周波数に合わせ
てしまうことになり、正確な歩度調整ができない
という問題点があつた。 (4) 発明の目的 本発明は、従来の問題点を克服し、正確な歩度
調整を行なえる電子時計を提供することを目的と
する。 (5) 発明の構成 本発明は、基本クロツク信号を発生する発振回
路と、前記発振回路から発生された基本クロツク
信号を分周する分周回路と、前記分周回路で分周
された単位クロツク信号をカウントするカウンタ
と、前記カウンタからの信号に応じて時刻を表示
する表示部と前記基本クロツク信号のずれを調整
する歩度調整手段とを有する電子時計において、
前記発振回路が水晶共振子と、入力部が前記水晶
共振子の一端に接続されたインバータと、このイ
ンバータの出力部と前記水晶共振子の他端との間
に接続された出力抵抗と、前記水晶共振子の両端
と接地電位の間にそれぞれ接続されたコンデンサ
と、前記インバータの入力部と出力部の間に接続
された帰還抵抗とで構成された回路に制御信号に
よつて動作するインバータを前記インバータに並
列接続した回路、あるいは、制御信号によつて前
記インバータの電源を切換える回路を加えた回
路、およびこれらの回路が前記歩度調整手段を用
いるモードでは動作しないように前記制御信号を
条件づける論理回路とからなることを特徴とす
る。 (6) 発明の実施例 本発明の電子時計の実施例を図面を用いて説明
する。第４図は全体の構成を示すブロツク図であ
る。まず発振回路３１で32.768KHzの基本クロツ
ク信号を発生する。この信号が分周回路３２で分
周され１Hzのクロツク信号となる。この１Hzのク
ロツク信号をもとにして秒カウンタ３３、分カウ
ンタ３４及び時カウンタ３５でそれぞれ秒、分、
時をカウントして表示部３６で表示する。また歩
度調整回路３７は、分周回路３２を制御して適当
なパルスを加減算して歩度調整を行なう。そして
同時に歩度調整モードを示す信号を発振回路３１
に送つてクロツクドインバータが動作しないよう
に制御する。 第５図は発振回路の詳細図である。水晶共振子
４１の一端がインバータ４２の入力に接続され、
他端は出力抵抗４３を介してインバータ４２の出
力に接続されている。また水晶共振子４１の両端
はそれぞれコンデンサ４４，４５を介して接地さ
れている。またインバータ４２の入出力間は帰還
抵抗４６によつて接続されている。このインバー
タ４２に並列にクロツクドインバータ４７が接続
されている。このクロツクドインバータ４７を制
御する信号は、電源電圧の低下やアラーム等が動
作した場合に成立する制御信号Ａと、歩度調整モ
ードになつた際に成立する歩度調整モード信号Ｂ
をインバータ４９を通した信号とをAND回路４
８の入力として論理積にした信号である。 以上の回路構成によつて通常はインバータ４２
の出力として周波数32.768KHzの方形波を発生す
る。また電源電圧の低下等があつた場合はクロツ
クドインバータ４７が動作してインバータ４２を
補ぎなうが、歩度調整モード信号Ｂが成立してい
るときは、制御信号Ａが成立しているかどうかに
関係なくクロツクドインバータ４７は動作できな
いようになつている。従つて歩度調整モードにな
つている時にクロツクド・インバータが加わつて
発振回路のgmが、変動する心配はなく、定常状
態の基本周波数に対して歩度調整を行なうことが
できる。 第６図は分周回路と歩度調整回路とを示す。分
周回路は14段のバイナリーカウンタBC１〜１３
Ｃ１４によつて構成されている。発振回路で発生
した32.768KHzの基本クロツク信号はこれらのバ
イナリーカウンタを通つて１Hzの単位クロツク信
号となる。この分周回路に対して歩度調整回路が
以下のように構成されている。バイナリカウンタ
BC１とBC２のセツト端子にAND回路５１，５
２の出力が接続され、バイナリカウンタBC３と
BC４のリセツト端子にはAND回路５３の出力が
共通に接続されている。後で説明するようにこれ
らのバイナリカウンタBC１〜BC４のセツト・リ
セツトによつて分周回路の進み遅れを調整する。
AND回路５１〜５３には、歩度調整指示信号
DT1〜DT3がそれぞれ入力し、同時に共通のタイ
ミング信号φBが入る。信号DT1〜DT3は歩度調整
の大きさを指示するものでそれぞれ外部端子より
インバータ５４〜５６を経て入力されている。タ
イミング信号φBはNOR回路５７の出力である。
NOR回路５７の入力は、タイミング信号φAとφA
の反転信号を32.768KHzのクロツク信号の立上り
で出力するシフトレジスタSRのデータ信号であ
る。すなわちシフトレジスタSRは32.768KHzのク
ロツク信号をφ入力とし、タイミング信号φAを
データ入力とし、そのデータ出力が前記NOR
回路５７に送られる。タイミング信号φAはイン
バータ５８の出力である。インバータ５８の入力
は、NOR回路５９の出力である。NOR回路５９
の入力は、10秒に１回立上がるパルスφ10sをイン
バータ６１で反転した信号と、NOR回路６０の
出力である。NOR回路６０の入力は、前記NOR
回路５９の出力と、バイナリカウンタBC１〜BC
３で分周された4.096KHzのクロツク信号である。 次にこの回路の動作を第７図ａ乃至ｄのタイミ
ングチヤートを用いて説明する。第７図ａは指示
信号DT1〜DT3＝１（VDDレベル）の場合であり、
この時は歩度調整は行なわれない。パルスφ10sは
10秒に１回立上がるパルスで、その幅は4KHzの
信号の一周期分以上であればよい。このパルス
φ10sと、4KHzの信号がNOR回路５９，６０とイ
ンバータ５８，６１を通つてタイミング信号φA
となる。信号φAは通常は論理１でありパルスφ10s
が立ち上がつている時に、4KHzの信号が論理１
になつた時だけ論理０になるというものである。
この信号φAをシフトレジスタSRとNOR回路５７
を通すことにより、タイミング信号φBを得る。
この信号φBは通常論理０であり、φAが論理０に
なつた時に立ち上がつて論理１となり、32KHzの
信号の半周期で再び論理０になるというパルス信
号である。第７図ａでは、DT1〜DT3＝１である
ためにインバータ９〜１１を通つた信号は論理０
となりφBの値にかかわらずAND回路５１〜５３
を通つた信号は論理０となり、バイナリカウンタ
BC１〜BC４は影響を受けない。次にDT1〜DT3
＝０の場合を第７図ｂを用いて説明する。この場
合はAND回路５１〜５３はすべてタイミング信
号φBをそのまま出力する。したがつて信号φBが
論理１となつた時バイナリカウンタBC１とBC２
はセツト状態となり出力信号は無条件に論理１と
なる。またバイナリカウンタBC３とBC４はリセ
ツト状態となり出力は無条件に理理０となる。こ
結果16K、8K、及び4KHzの出力信号の立ち上が
りや立ち下がりや32KHzの１周期分だけ遅れるこ
とになり、結局クロツク信号も32KHzの１周期分
だけ遅れることになる。第７図ｃはDT1＝DT3＝
１でDT2＝０の場合である。この場合はバイナリ
カウンタBC２だけがセツト状態となり、出力信
号は32KHzの２周期分だけ進むことになる。第７
図ｄは、DT1＝DT2＝１でDT3＝０の場合であ
る。この場合はバイナリカウンタBC３だけがリ
セツト状態となり32KHzの４周期分の遅れを生じ
る。以上の関係を第１表にまとめて示す。
整を行なうことのできる電子時計に関する。 (2) 従来技術 第１図、第２図は従来の電子時計の発振回路で
ある。第１図、第２図共水晶共振子１１の一端が
インバータ１２の入力に接続され、他端は出力抵
抗１３を介してインバータ１２の出力に接続され
ている。また水晶共振子１１の両端はそれぞれコ
ンデンサ１４，１５を介して接地されている。ま
たインバータ１２の入出力間は帰還抵抗１６によ
つて接続されている。第１図はこのインバータ１
２に並列にクロツクドインバータ１７が接続され
ている。クロツク・ド・インバータ１７は、制御
信号Ａによつて制御される。第２図は、インバー
タ１２の電源を切り換える回路を入れたもので、
並列のインバータではなく、制御信号は同じく
Ａ。以上の構成によつて水晶共振子１１の固有周
波数に一致して励振させた基本クロツク信号をイ
ンバータ１２の出力として取り出す。これの後段
の分周回路によつて分周して単位周波数の単位ク
ロツク信号を作る。第１図のクロツクインバータ
及び第２図の電源切換えは電池電圧が低下した際
などに一時的に動作するもので、制御信号Ａによ
つて制御される。このような電子時計の基本クロ
ツク信号のズレを補正するための歩度調整は、製
品を組立／出荷する時に製造者が行なう。これ
は、使用される水晶共振子と水晶発振回路が共に
製造上のパラメータのばらつきによつて、調整し
ないと基準周波数からズレを生じてしまうからで
ある。このような歩度調整機構としては、コンデ
ンサ１４，１５を回路の外付けとして、これをト
リミングする方法や、分周回路で特定のパルスを
加減算して歩度を調整する方法などがある。コン
デンサ１４，１５によつて歩度を調整する場合に
は、コンデンサ１４，１５のいずれかにトリマー
コンデンサを用い、発振周波数が基準周波数に一
致するようにコンデンサ値を合わせ込む。これに
対し、分周回路で加減算を行なう場合には、特定
の分周回路の周波数をモニターし、その基準周波
数からのズレを最小にするように調整入力のレベ
ル（後述するDT1〜DT3など）を設定する。 (3) 従来技術の問題点 従来の電子時計の発振回路では、歩度調整を行
なつている際にも、クロツク・ド・インバータ
や、電源切換え回路が動作することがある。すな
わちクロツク・ド・インバータは電源電圧が低下
した時などに通常のインバータと共に動作する
が、その他ノイズの影響を受けた時や、アラーム
等が鳴つた時にも動作する。クロツクドインバー
タが加わつた時の発振周波数は、回路のgmが変
わるため通常と違つてしまう。もう一度の電源切
換え回路の場合は、電源電圧が低下した時に発振
回路の電源電圧が1.5V系から3V系に切り換わる。
この電圧の変化は発振回路の発振周波数に影響し
てこれを変化させる。第３図は発振回路の電源電
圧と、発振周波数のズレとの関係を示すグラフで
ある。電圧が1.5V時の周波数をｆ＝32.768KHzと
の△ｆがほぼ０になるように合わせ込む。この状
態で、電圧が3.0Vに変化すると、△ｆはほぼ10
（ppM）も変化することがわかる。したがつて、
もしクロツクドインバータ及び電源切換回路動作
時に歩度調整を行なうと、ズレた周波数に合わせ
てしまうことになり、正確な歩度調整ができない
という問題点があつた。 (4) 発明の目的 本発明は、従来の問題点を克服し、正確な歩度
調整を行なえる電子時計を提供することを目的と
する。 (5) 発明の構成 本発明は、基本クロツク信号を発生する発振回
路と、前記発振回路から発生された基本クロツク
信号を分周する分周回路と、前記分周回路で分周
された単位クロツク信号をカウントするカウンタ
と、前記カウンタからの信号に応じて時刻を表示
する表示部と前記基本クロツク信号のずれを調整
する歩度調整手段とを有する電子時計において、
前記発振回路が水晶共振子と、入力部が前記水晶
共振子の一端に接続されたインバータと、このイ
ンバータの出力部と前記水晶共振子の他端との間
に接続された出力抵抗と、前記水晶共振子の両端
と接地電位の間にそれぞれ接続されたコンデンサ
と、前記インバータの入力部と出力部の間に接続
された帰還抵抗とで構成された回路に制御信号に
よつて動作するインバータを前記インバータに並
列接続した回路、あるいは、制御信号によつて前
記インバータの電源を切換える回路を加えた回
路、およびこれらの回路が前記歩度調整手段を用
いるモードでは動作しないように前記制御信号を
条件づける論理回路とからなることを特徴とす
る。 (6) 発明の実施例 本発明の電子時計の実施例を図面を用いて説明
する。第４図は全体の構成を示すブロツク図であ
る。まず発振回路３１で32.768KHzの基本クロツ
ク信号を発生する。この信号が分周回路３２で分
周され１Hzのクロツク信号となる。この１Hzのク
ロツク信号をもとにして秒カウンタ３３、分カウ
ンタ３４及び時カウンタ３５でそれぞれ秒、分、
時をカウントして表示部３６で表示する。また歩
度調整回路３７は、分周回路３２を制御して適当
なパルスを加減算して歩度調整を行なう。そして
同時に歩度調整モードを示す信号を発振回路３１
に送つてクロツクドインバータが動作しないよう
に制御する。 第５図は発振回路の詳細図である。水晶共振子
４１の一端がインバータ４２の入力に接続され、
他端は出力抵抗４３を介してインバータ４２の出
力に接続されている。また水晶共振子４１の両端
はそれぞれコンデンサ４４，４５を介して接地さ
れている。またインバータ４２の入出力間は帰還
抵抗４６によつて接続されている。このインバー
タ４２に並列にクロツクドインバータ４７が接続
されている。このクロツクドインバータ４７を制
御する信号は、電源電圧の低下やアラーム等が動
作した場合に成立する制御信号Ａと、歩度調整モ
ードになつた際に成立する歩度調整モード信号Ｂ
をインバータ４９を通した信号とをAND回路４
８の入力として論理積にした信号である。 以上の回路構成によつて通常はインバータ４２
の出力として周波数32.768KHzの方形波を発生す
る。また電源電圧の低下等があつた場合はクロツ
クドインバータ４７が動作してインバータ４２を
補ぎなうが、歩度調整モード信号Ｂが成立してい
るときは、制御信号Ａが成立しているかどうかに
関係なくクロツクドインバータ４７は動作できな
いようになつている。従つて歩度調整モードにな
つている時にクロツクド・インバータが加わつて
発振回路のgmが、変動する心配はなく、定常状
態の基本周波数に対して歩度調整を行なうことが
できる。 第６図は分周回路と歩度調整回路とを示す。分
周回路は14段のバイナリーカウンタBC１〜１３
Ｃ１４によつて構成されている。発振回路で発生
した32.768KHzの基本クロツク信号はこれらのバ
イナリーカウンタを通つて１Hzの単位クロツク信
号となる。この分周回路に対して歩度調整回路が
以下のように構成されている。バイナリカウンタ
BC１とBC２のセツト端子にAND回路５１，５
２の出力が接続され、バイナリカウンタBC３と
BC４のリセツト端子にはAND回路５３の出力が
共通に接続されている。後で説明するようにこれ
らのバイナリカウンタBC１〜BC４のセツト・リ
セツトによつて分周回路の進み遅れを調整する。
AND回路５１〜５３には、歩度調整指示信号
DT1〜DT3がそれぞれ入力し、同時に共通のタイ
ミング信号φBが入る。信号DT1〜DT3は歩度調整
の大きさを指示するものでそれぞれ外部端子より
インバータ５４〜５６を経て入力されている。タ
イミング信号φBはNOR回路５７の出力である。
NOR回路５７の入力は、タイミング信号φAとφA
の反転信号を32.768KHzのクロツク信号の立上り
で出力するシフトレジスタSRのデータ信号であ
る。すなわちシフトレジスタSRは32.768KHzのク
ロツク信号をφ入力とし、タイミング信号φAを
データ入力とし、そのデータ出力が前記NOR
回路５７に送られる。タイミング信号φAはイン
バータ５８の出力である。インバータ５８の入力
は、NOR回路５９の出力である。NOR回路５９
の入力は、10秒に１回立上がるパルスφ10sをイン
バータ６１で反転した信号と、NOR回路６０の
出力である。NOR回路６０の入力は、前記NOR
回路５９の出力と、バイナリカウンタBC１〜BC
３で分周された4.096KHzのクロツク信号である。 次にこの回路の動作を第７図ａ乃至ｄのタイミ
ングチヤートを用いて説明する。第７図ａは指示
信号DT1〜DT3＝１（VDDレベル）の場合であり、
この時は歩度調整は行なわれない。パルスφ10sは
10秒に１回立上がるパルスで、その幅は4KHzの
信号の一周期分以上であればよい。このパルス
φ10sと、4KHzの信号がNOR回路５９，６０とイ
ンバータ５８，６１を通つてタイミング信号φA
となる。信号φAは通常は論理１でありパルスφ10s
が立ち上がつている時に、4KHzの信号が論理１
になつた時だけ論理０になるというものである。
この信号φAをシフトレジスタSRとNOR回路５７
を通すことにより、タイミング信号φBを得る。
この信号φBは通常論理０であり、φAが論理０に
なつた時に立ち上がつて論理１となり、32KHzの
信号の半周期で再び論理０になるというパルス信
号である。第７図ａでは、DT1〜DT3＝１である
ためにインバータ９〜１１を通つた信号は論理０
となりφBの値にかかわらずAND回路５１〜５３
を通つた信号は論理０となり、バイナリカウンタ
BC１〜BC４は影響を受けない。次にDT1〜DT3
＝０の場合を第７図ｂを用いて説明する。この場
合はAND回路５１〜５３はすべてタイミング信
号φBをそのまま出力する。したがつて信号φBが
論理１となつた時バイナリカウンタBC１とBC２
はセツト状態となり出力信号は無条件に論理１と
なる。またバイナリカウンタBC３とBC４はリセ
ツト状態となり出力は無条件に理理０となる。こ
結果16K、8K、及び4KHzの出力信号の立ち上が
りや立ち下がりや32KHzの１周期分だけ遅れるこ
とになり、結局クロツク信号も32KHzの１周期分
だけ遅れることになる。第７図ｃはDT1＝DT3＝
１でDT2＝０の場合である。この場合はバイナリ
カウンタBC２だけがセツト状態となり、出力信
号は32KHzの２周期分だけ進むことになる。第７
図ｄは、DT1＝DT2＝１でDT3＝０の場合であ
る。この場合はバイナリカウンタBC３だけがリ
セツト状態となり32KHzの４周期分の遅れを生じ
る。以上の関係を第１表にまとめて示す。
【表】
第１表に示す通り、最小幅で±3PPMの歩度調
整が可能であり、セツト・リセツトされる分周回
路の段数により調整幅は自由に変えられる。 これらDT1〜DT3の入力レベルの組み合わせ
は、発振または分周された特定の周波数の出力を
モニターし、これが基準周波数と何ppmずれてい
るか調べてズレが最小になるように設定する。一
度DT1〜DT3の入力レベルが設定されると、後は
設定されたタイミングに従つて、一定の周期で分
周段の周波数が調整される。 第８図は時計使用者が時計の進み遅れを調整で
きる回路例である。歩度調整指示信号DT1〜DT3
のレベルをアツプ・ダウンカウンタ７１の出力で
コントロールする。アツプ・ダウンカウンタ７１
にはスイツチS1よりアツプクロツク信号がアンド
回路７２を経て入力し、スイツチS2からはダウン
クロツク信号がアンド回路７３を経て入力する。
またアンド回路７２，７３には歩度調整モードを
規定するモード信号Ｍが入力している。この回路
では歩度調整モードが成立しているときに、S1入
力を使えばアツプクロツク信号によりDT1，
DT2，DT3の値が遅れ方向に調整され、S2入力を
使えばダウンクロツク信号により進み方向に調整
される。 以上の回路構成により本実施例では簡単に歩度
調整ができる。外付けのコンデンサをトリミング
するような方法に比べて極めて容易であり、また
製品が完成した後でも調整が可能である。またコ
ンデンサを外付けする必要がないためにスペース
を縮小することができる。そして歩度調整を行な
うために歩度調整モードにしている際には、発振
回路でクロツクドインバータが動作したり電源が
切り替わることがないので発振回路の発振周波数
が変動する恐れはなく、正確な歩度調整ができ
る。
整が可能であり、セツト・リセツトされる分周回
路の段数により調整幅は自由に変えられる。 これらDT1〜DT3の入力レベルの組み合わせ
は、発振または分周された特定の周波数の出力を
モニターし、これが基準周波数と何ppmずれてい
るか調べてズレが最小になるように設定する。一
度DT1〜DT3の入力レベルが設定されると、後は
設定されたタイミングに従つて、一定の周期で分
周段の周波数が調整される。 第８図は時計使用者が時計の進み遅れを調整で
きる回路例である。歩度調整指示信号DT1〜DT3
のレベルをアツプ・ダウンカウンタ７１の出力で
コントロールする。アツプ・ダウンカウンタ７１
にはスイツチS1よりアツプクロツク信号がアンド
回路７２を経て入力し、スイツチS2からはダウン
クロツク信号がアンド回路７３を経て入力する。
またアンド回路７２，７３には歩度調整モードを
規定するモード信号Ｍが入力している。この回路
では歩度調整モードが成立しているときに、S1入
力を使えばアツプクロツク信号によりDT1，
DT2，DT3の値が遅れ方向に調整され、S2入力を
使えばダウンクロツク信号により進み方向に調整
される。 以上の回路構成により本実施例では簡単に歩度
調整ができる。外付けのコンデンサをトリミング
するような方法に比べて極めて容易であり、また
製品が完成した後でも調整が可能である。またコ
ンデンサを外付けする必要がないためにスペース
を縮小することができる。そして歩度調整を行な
うために歩度調整モードにしている際には、発振
回路でクロツクドインバータが動作したり電源が
切り替わることがないので発振回路の発振周波数
が変動する恐れはなく、正確な歩度調整ができ
る。
第１図、第２図は従来からある発振回路図、第
３図は発振回路の電源電圧と発振周波数のズレと
の関係を示すグラフ、第４図は本発明に係わるブ
ロツク図、第５図は本発明に係る詳細なる発振回
路図、第６図は本発明に使用される分周回路図並
びに歩度調整回路図、第７図ａ〜ｄは第６図の説
明に供されるタイミング波形図、第８図は時計の
進み遅れを調整するための回路図である。 ３１……発振回路、３２……分周回路、３３…
…秒カウンタ、３４……分カウンタ、３５……時
カウンタ、３６……表示部、３７……歩度調整回
路、４１……水晶共振子、４２……インバータ、
４３……出力抵抗、４４，４５……コンデンサ、
４６……帰還抵抗、４７……クロツクドインバー
タ、４８……アンド回路、４９……インバータ。
３図は発振回路の電源電圧と発振周波数のズレと
の関係を示すグラフ、第４図は本発明に係わるブ
ロツク図、第５図は本発明に係る詳細なる発振回
路図、第６図は本発明に使用される分周回路図並
びに歩度調整回路図、第７図ａ〜ｄは第６図の説
明に供されるタイミング波形図、第８図は時計の
進み遅れを調整するための回路図である。 ３１……発振回路、３２……分周回路、３３…
…秒カウンタ、３４……分カウンタ、３５……時
カウンタ、３６……表示部、３７……歩度調整回
路、４１……水晶共振子、４２……インバータ、
４３……出力抵抗、４４，４５……コンデンサ、
４６……帰還抵抗、４７……クロツクドインバー
タ、４８……アンド回路、４９……インバータ。
Claims (1)
- 【特許請求の範囲】 １ 基本クロツク信号を発生する発振回路と、前
記発振回路から発生された基本クロツク信号を分
周する分周回路と、前記分周回路で分周された単
位クロツク信号をカウントするカウンタと、前記
カウンタからの信号に応じて時刻を表示する表示
部と、前記基本クロツク信号のずれを調整する歩
度調整手段とを有する電子時計において、 前記発振回路が水晶共振子と、入力部が前記水
晶共振子の一端に接続された第１のインバータ
と、この第１のインバータの出力部と前記水晶共
振子の他端との間に接続された出力抵抗と、前記
水晶共振子の両端と接地電位の間にそれぞれ接続
されたコンデンサと、前記第１のインバータの入
力部と出力部の間に接続された帰還抵抗とで構成
された回路に、制御信号によつて動作する第２の
インバータを前記第１のインバータに並列接続し
た回路、あるいは、制御信号によつて前記第１の
インバータの電源を切換える回路を加えた回路、
およびこれらの回路が、前記歩度調整手段を用い
るモードでは動作しないように前記制御信号を条
件づける論理回路とからなることを特徴とする電
子時計。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18783781A JPS5890192A (ja) | 1981-11-25 | 1981-11-25 | 電子時計 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18783781A JPS5890192A (ja) | 1981-11-25 | 1981-11-25 | 電子時計 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5890192A JPS5890192A (ja) | 1983-05-28 |
| JPH0359397B2 true JPH0359397B2 (ja) | 1991-09-10 |
Family
ID=16213095
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18783781A Granted JPS5890192A (ja) | 1981-11-25 | 1981-11-25 | 電子時計 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5890192A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2800183B2 (ja) * | 1988-06-03 | 1998-09-21 | 松下電器産業株式会社 | リモコン点検器 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51123044A (en) * | 1975-04-21 | 1976-10-27 | Hitachi Ltd | Starting circuit in the oscillation circuit |
| JPS54158840A (en) * | 1978-06-05 | 1979-12-15 | Sanyo Electric Co Ltd | Oscillation circuit |
| JPS5697896A (en) * | 1979-12-10 | 1981-08-06 | Seiko Epson Corp | Electronic watch |
-
1981
- 1981-11-25 JP JP18783781A patent/JPS5890192A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5890192A (ja) | 1983-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5767747A (en) | Electronic low power clock circuit and method | |
| US3643418A (en) | Time-setting device for an electronic watch | |
| GB1570659A (en) | Electronic timepiece | |
| JPS6261911B2 (ja) | ||
| US4043109A (en) | Electronic timepiece | |
| GB2138975A (en) | Analog electronic timepiece | |
| US3975898A (en) | Electronic timepiece | |
| JPH0359397B2 (ja) | ||
| JPS60224088A (ja) | 指針式タイマ | |
| US4315328A (en) | Battery-driven clock with indicator of the end of life of the battery | |
| JPH0631731B2 (ja) | 温度補償機能付時計装置 | |
| US4730286A (en) | Circuit and method for correcting the rate of an electronic timepiece | |
| US6563422B1 (en) | Non acoustic alarm device | |
| JPH04102910A (ja) | マイクロコンピュータ | |
| JPWO1997045776A1 (ja) | 指針式電子時計 | |
| JP2001183478A (ja) | マイコンシステム及び電子式電力量計 | |
| JP3066605B2 (ja) | 電子時計 | |
| US3884034A (en) | Quartz synchronised clockwork | |
| US5202859A (en) | Time informing clock | |
| JPS635713B2 (ja) | ||
| US4351039A (en) | Timepiece with a detector and control circuit for a stepping motor | |
| JPS585396B2 (ja) | デンシドケイ | |
| JPS6018956B2 (ja) | 電子時計の規正装置 | |
| US4173117A (en) | Electronic timepiece | |
| JPH04151592A (ja) | 時計装置 |