JPH0358135A - 複数のオペランドを修飾するテキストの出力方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概要］ 原始プログラムを翻訳する際における複数のオペランド
を修飾するテキストの出力方法に関し、複数のオペラン
ドに対する複数の修飾を可能とすることを目的とし、 半導体メモリ部．記憶装置及び制御装置とを有するコン
ピュータシステムにおいて、原始プログラムを中間テキ
ストに翻訳する場合に、任意の時点で原始プログラム中
の複数のオペランドを修飾する中間テキストを記憶装置
の退避領域に生成し、各オペランドの情報を、当該オペ
ランドを修飾する中間テキストの退避先アドレスと共に
半導体メモリ部に生成し、中間テキストを出力する時点
で対応する修飾のための中間テキス１・を半導体メモリ
部に記録されたテキスト退避先アドレスを基に前記記憶
装置の退避領域から読出し、記憶装置の中間テキスト領
域へ出力するように構成する。

［産業上の利用分野］ 本発明は原始プログラムを翻訳する際における複数のオ
ペランドを修飾するテキストの出力方法に関し、更に詳
しくは原始プログラムを中間テキストに翻訳する際に、
複数のオペランドを修飾するテキストを出力する方法に
関する。

近年の高級言語（例えばＣＯＢＯＬ）の文法規定の複雑
化に伴い、複数のオペランドに対する複数の修飾を可能
とすることが要求されてきている。

このため、修飾のための中間テキストを一時退避してお
く方法が提供されているが、より複雑な修飾を可能とす
るため、修飾のための中間テキストを任意の順序で生成
し、任意の順序で出力することが必要となる。

［従来の技術］ 例えば、以下に示すプログラムを翻訳する場合について
説明する。

ＭＯＶＥ　　Ａ　　ＴＯ　　Ｂ このプログラムの意味は、「Ａという領域の内容をＢと
いう領域に移せ」という意味である。この場合、“ＭＯ
　Ｖ　Ｅ”はオペコードてあり、“Ａ，Ｂ”がオペラン
ドである。オペランドＡ，Ｂを修飾するものはない。次
に、以下に示すプログラムについて考える。

ＭＯＶＥ　　Ａ（２：３）　　Ｔｏ　　Ｂこのプログラ
ムの意味は「Ａという領域の２バイト目から長さ３バイ
トをＢという領域に移せ」という意味である。ここで、
“（２　：　３）”はオペランドＡを修飾する修飾語で
ある。これが更に複雑になると、例えば ＭＯＶＥ　　ＰＴＲ−ｈＡ（ＩＤＸ）（２：３）Ｔｏ　
　Ｂ という命令になる。ここで、“ＰＴＲ一”はポインタで
あり、ある起点からの相対アドレスでデータの位置を示
すときの起点を指定するものである。

“（ＩＤＸ）”は表の何番目の要素かを示すインデック
スである。このプログラムを翻訳する場合、翻訳プログ
ラムはプログラムの左から順に解析していき、 ＰＴＲ ＩＤＸ ＭＯＤ という具合にオペランドＡを修飾する修飾語が解析され
る。ここで、“ＭＯＤ”は“（２　：　３）”を示して
おり、部分参照を示している。これがオペランドＡの中
間テキストとなる。この中間テキストは、記憶装置の退
避領域に一時的に退避しておき、中間テキスト出力時に
読出して出力していた。

［発明が解決しようとする課題］ 従来方式の場合、例えば上述したプログラムにおいて、 ＰＴＲ　４Ａ　（ＩＤＸ）（Ｘ　（ＩＤＸ）：　３）と
いう具合に、修飾のためのテキスト中のオペランドを更
に更に修飾するようなプログラムの場合、解析順序と出
力順序が異なるため、正しい位置に中間テキストを出力
することができなかった。従って、修飾する中間テキス
トに更に他のオペランドが含まれる場合等、正しい順序
で中間テキストを出力することができず、複雑な修飾を
処理することができないという問題があった。

本発明はこのような課題に鑑みてなされたものであって
、高級言語の複雑な文法規定に対応し、複数のオペラン
ドに対する複数の修飾を可能とするテキストの出力方法
を提供することを目的としている。

［課題を解決するための手段］ 第１図は本発明方法の原理を示すフローチャートである
。本発明は、 半導体メモリ部，記憶装置及び制御装置とを有するコン
ピュータシステムにおいて、原始プログラムを中間テキ
ストに翻訳する場合に、（モ意の時点で原始プログラム
中の複数のオペランドを修飾する中間テキストを記憶装
置の退避領域に生成し（ステップ１）、 各オペランドの情報を、当該オペランドを修飾する中間
テキストの退避先アドレスと共に半導体メモリ部に生成
し（ステップ２）、 中間テキストを出力する時点で対応する修飾のための中
間テキストを半導体メモリ部に記録されたテキスト退避
先アドレスを基に前記記憶装置の退避領域から読出し、
記憶装置の中間テキスト領域へ出力する（ステップ３）
ようにしたことを特徴としている。

［作用］ 半導体メモリ部に格納されるオペランド情報のなかに、
退避領域に退避される中間テキストの番地情報を書込ん
でおく。このような構或とすることにより、退避領域の
参照が速やかに行え、高級言語の複雑な文法規定に対応
し、複数のオペランドに対する複数の修飾を可能とする
テキストの出力方法を提供することができる。

［実施例］ 以下、図面を参照して本発明の実施例を詳細に説明する
。

第２図は本発明方法を実施するブロックの構成例を示す
図である。図において、１は制御装置、２はバス、３は
バス２を介して制御装置１と接続される半導体メモリ部
、４はバス２を介して制御装置１と接続される記憶装置
である。記憶装置４には、オペランドを修飾する中間テ
キストを格納する退避領域４ａと、中間テキストを格納
する中間テキスト領域４ｂとが含まれる。

このように構成されたシステムにおいて、制御装置１は
原始プログラムを１ラインずつ取込んで翻訳のための解
析を行う。解析の結果、任意の時点で原始プログラム中
の複数のオペランドを修飾する中間テキストを記憶装置
４の退避領域４ａに書込む。

次に、各オペランドの情報を、当該オペランドを修飾す
る中間テキストの退避先アドレスと共に、半導体メモリ
部３に書込む。そして、中間テスキトを記憶装置４の中
間テキスト領域４ｂに書込む。

この時に、半導体メモリ部３に書込まれているテキスト
退避先アドレスを基に退避領域４ａをアクセスし、アク
セスした番地に格納されている中間テキストを読出し、
中間テキスト領域４ｂに書込む。

このようなシステムを用いて、第３図に示すようなプロ
グラムを翻訳する場合について考える。

同図に示すプログラムはオペランド２とオペランド３を
加算したものをオペランド１とするプログラムを示して
いる。オペランド２には修飾１としてオペランド４が修
飾し、同じく修飾３としてオペランド６が修飾している
。オペランド４には修飾２としてオペランド５が修飾す
る複雑な構造となっている。一方、オペランド３には、
修飾４としてオペランド７が修飾している。

このようなプログラムを翻訳するに際し、制御装置１は
左から順に解析していく。第４図は本発明方法の動作説
明図である。制御装置１は、先ず第３図に示すプログラ
ムを左から順に解析していく。解析の結果、第４図に示
すように、半導体メモリ部３にはオペランド情報が、オ
ペランド１，オペランド２・・・というように書込まれ
ていく　（生成されていく）。図中のＯ中の数字は、解
析・生或の順序を示している。

解析していく過程において、オペランドを修飾するオペ
ランドが出てきたら、オペランドを修飾する中間テキス
トとして退避領域４ａに書込む（生或する）。例えば、
第３図の場合、オペランド２はオペランド４により修飾
され、オペランド４は更にオペランド５により修飾され
ている。そこで、制御装置１は、退避領域４ａに先ず修
飾１のテキストとしてオペランド４を書込む（生成する
）。次に、半導体メモリ部３のオペランド２の情報を格
納する部分の修飾１のところに、修飾１のためのテキス
トの退避領域アドレスを書込む（生或する）。

一方、オペランド２はオペランド４による修飾の他に、
修飾３としてオペランド６による修飾もある。そこで、
制御装置１は退避領域４ａに先ず修飾３のテキストとし
てオペランド６を書込む。

その後、半導体メモリ部３のオペランド２情報を格納す
る部分の修飾３のところに、修ｆｖ５Ｂのためのテキス
トの退避領域アドレスを書込む。

以下、同様のシーケンスを繰返すと、第４図に示すよう
な情報が半導体メモリ部３と退避領域４ａに生或される
。この後、制御装置１は中間テキスト領域４ｂに、中間
テキストを書込むが、書込むに際し、半導体メモリ部３
の各オペランド部分に格納されている中間テキストの退
避先アドレスが存在していたら、当該アドレスを基に退
避領域４ａをアクセスし、読出した情報を中間テキスト
として中間テキスト領域４ｂに書込む。中間テキスト領
域４ｂには、図に示すような中間テキストが生成される
。

このようにして、本発明によれば、オペランド修飾のた
めのテキストを退避する領域を設け、その退避先のアド
レスを半導体メモリ部３の各オペランド情報の一部とし
て書込んでおくことにより、複数のオペランドに対する
複数の修飾が可能となる。

次に、具体的なプログラムに本発明方法を適用してみる
。第５図はＣＯＢＯＬの具体的なプログラム例を示す図
である。第６図はその具体的動作説明図である。このプ
ログラムを解析すると、半導体メモリ部３には、図に示
すようにオペランドに関する情報が生成され、対応して
オペランドを修飾する中間テキストの内容は、退避領域
４ａに図に示すように生戊される。図中Ｏでしめされた
数字は解析の順序を示している。このようにして、半導
体メモリ部３と退避領域４ｂにそれぞれ情報が生成され
た後、中間テキスト領域４ｂに図に示されるように中間
テキストが生成される。なお、第５図に示すプログラム
のうち、０でくくられた部分は部分参照領域であるので
、退避領域４ａには、図に示すように部分参照Ｃ，Ｅと
して書込奉れる。

上述の説明では、修飾のための退避領域を記憶装置上に
設けた場合を示したが、本発明はとれに限るものではな
く、半導体メモリ部３上に設けてもよい。この場合、同
時に退避する修飾のためのテキストの容量は制限される
が、処理速度が向上する。また、実際のプログラムもＣ
ＯＢＯＬに限るものではなく、その他の種類のプログラ
ムにも同様に適用することができる。

［発明の効果］ 以上、詳細に説明したように、本発明によれば半導体メ
モリ部に格納されるオペランド情報のなかに、退避領域
に退避される中間テキストの番地情報を書込んでおこと
により、退避領域の参照が速やかに行え、高級言語の複
雑な文法規定に対応し、複数のオペランドに対する複数
の修飾を可能とするテキストの出力方法を提供すること
ができる。

【図面の簡単な説明】

第１図は本発明方法の原理を示すフローチャート、 第２図は本発明方法を実施するブロックの構或例を示す
図、 第３図はプログラムの例を示す図、 第４図は本発明方法の動作説明図、 第５図はＣＯＢＯＬのプログラム例を示す図、第６図は
本発明方法の具体的動作説明図である。 第２図において、 １は制御装置、 ２はバス、 ３は半導体メモリ部、 ４は記憶装置、 ４ａは退避領域、 ４ｂは中間テキスト領域である。

Claims (1)

1. 【特許請求の範囲】 半導体メモリ部、記憶装置及び制御装置とを有するコン
   ピュータシステムにおいて、原始プログラムを中間テキ
   ストに翻訳する場合に、任意の時点で原始プログラム中
   の複数のオペランドを修飾する中間テキストを記憶装置
   の退避領域に生成し（ステップ１）、 各オペランドの情報を、当該オペランドを修飾する中間
   テキストの退避先アドレスと共に半導体メモリ部に生成
   し（ステップ２）、 中間テキストを出力する時点で対応する修飾のための中
   間テキストを半導体メモリ部に記録されたテキスト退避
   先アドレスを基に前記記憶装置の退避領域から読出し、
   記憶装置の中間テキスト領域へ出力する（ステップ３）
   ようにしたことを特徴とする複数のオペランドを修飾す
   るテキストの出力方法。