JPH0356033B2 - - Google Patents

Info

Publication number
JPH0356033B2
JPH0356033B2 JP56208806A JP20880681A JPH0356033B2 JP H0356033 B2 JPH0356033 B2 JP H0356033B2 JP 56208806 A JP56208806 A JP 56208806A JP 20880681 A JP20880681 A JP 20880681A JP H0356033 B2 JPH0356033 B2 JP H0356033B2
Authority
JP
Japan
Prior art keywords
light emitting
odd
fluorescent tube
signal
numbered
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP56208806A
Other languages
Japanese (ja)
Other versions
JPS58108864A (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP56208806A priority Critical patent/JPS58108864A/en
Priority to US06/451,712 priority patent/US4478504A/en
Publication of JPS58108864A publication Critical patent/JPS58108864A/en
Publication of JPH0356033B2 publication Critical patent/JPH0356033B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03GELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
    • G03G15/00Apparatus for electrographic processes using a charge pattern
    • G03G15/22Apparatus for electrographic processes using a charge pattern involving the combination of more than one step according to groups G03G13/02 - G03G13/20
    • G03G15/32Apparatus for electrographic processes using a charge pattern involving the combination of more than one step according to groups G03G13/02 - G03G13/20 in which the charge pattern is formed dotwise, e.g. by a thermal head
    • G03G15/326Apparatus for electrographic processes using a charge pattern involving the combination of more than one step according to groups G03G13/02 - G03G13/20 in which the charge pattern is formed dotwise, e.g. by a thermal head by application of light, e.g. using a LED array
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B41PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41JTYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/435Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material
    • B41J2/447Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B41PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41JTYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/435Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material
    • B41J2/447Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources
    • B41J2/4476Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources using cathode ray or electron beam tubes
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K15/00Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers
    • G06K15/02Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers
    • G06K15/12Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by photographic printing, e.g. by laser printers
    • G06K15/1238Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by photographic printing, e.g. by laser printers simultaneously exposing more than one point
    • G06K15/1242Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by photographic printing, e.g. by laser printers simultaneously exposing more than one point on one main scanning line
    • G06K15/1247Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by photographic printing, e.g. by laser printers simultaneously exposing more than one point on one main scanning line using an array of light sources, e.g. a linear array

Landscapes

  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Theoretical Computer Science (AREA)
  • Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
  • Exposure Or Original Feeding In Electrophotography (AREA)
  • Projection-Type Copiers In General (AREA)
  • Fax Reproducing Arrangements (AREA)

Description

【発明の詳細な説明】 本発明は、コンピユータアウトプツトやフアク
シミリ信号の如き電気的画像信号を電子写真複写
プロセスを利用してプリント画像とする静電記録
装置に関し、特に電気信号を作像プロセスと同期
した光信号に変換し、これによつてハードコピー
を得るようにした静電記録装置に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an electrostatic recording device that converts an electrical image signal such as a computer output or a facsimile signal into a printed image using an electrophotographic copying process, and particularly relates to an electrostatic recording device that converts an electrical image signal such as a computer output or a facsimile signal into a printed image using an electrophotographic copying process. The present invention relates to an electrostatic recording device that converts into a synchronized optical signal and thereby obtains a hard copy.

この種の光信号を得るための手段としては、レ
ーザーや発光ダイオード(LED)アレイを用い
たものが知られているが、レーザーを用いる場合
はレーザ発振器やポリゴンミラー等の機構が比較
的大型、複雑、高価であり、かつ光学系に高い精
度が要求され、プリンタの小型化や低コスト化が
困難であり、またLEDアレイを用いる場合は、
高密度LEDをたとえばA4幅の長さとすることが
困難であるため、短いチツプを十数個一列に並べ
て使用しているが、並べ方に高い精度を要求さ
れ、またこのために駆動回路がきわめて複雑にな
るという欠点を有していた。加えて、書込みヘツ
ドにLEDアレイを用いたものでは、駆動回路が
LEDに対して電流を与えて電流制御によつて発
光強度を変えるが、電流制御のための駆動回路が
発熱する。このため、書込みヘツドをコンパクト
化しようとして、LEDアレイ近傍に駆動回路を
配置すると、駆動回路の発熱により、LEDの温
度変化が生じ、発光波長が感光体の感度から変動
し、良好な画像が得られない。即ち、LEDアレ
イを書込みヘツドとした記録装置においては、
LEDアレイ近傍に駆動回路を配置することは、
実質的に不可能であつた。
Lasers and light emitting diode (LED) arrays are known as means for obtaining this type of optical signal, but when using lasers, mechanisms such as laser oscillators and polygon mirrors are relatively large. It is complex, expensive, and requires high precision in the optical system, making it difficult to make printers smaller and lower in cost.
Because it is difficult to make high-density LEDs as long as, say, an A4 sheet of paper, dozens of short chips are lined up in a row, but this requires high precision and the drive circuit is extremely complex. It had the disadvantage of becoming In addition, write heads that use LED arrays require a drive circuit.
A current is applied to the LED and the emission intensity is changed by controlling the current, but the drive circuit for controlling the current generates heat. Therefore, if the drive circuit is placed near the LED array in an attempt to make the write head more compact, the heat generated by the drive circuit will cause the temperature of the LED to change, causing the emission wavelength to vary depending on the sensitivity of the photoreceptor, resulting in a poor image quality. I can't do it. In other words, in a recording device that uses an LED array as a write head,
Placing the drive circuit near the LED array
It was virtually impossible.

この点に関し、蛍光発生管は、発光セグメント
に電圧を印加することによつて点灯するため、蛍
光発生管の駆動回路は、発熱しない。よつて、蛍
光発生管近傍に駆動回路を配置することが可能と
なるが、記録装置の書込みヘツドとして蛍光発生
管を用いる場合、多数の発光セグメントを密集し
て配列するため、単に発光セグメントの駆動回路
をヘツドの近傍に配置したのでは、効率の良い配
置とならず、ヘツド自体のコンパクト化をうまく
達成し難い。
In this regard, since the fluorescent tube is lit by applying a voltage to the light emitting segment, the drive circuit for the fluorescent tube does not generate heat. Therefore, it is possible to place a driving circuit near the fluorescent tube, but when a fluorescent tube is used as a write head of a recording device, a large number of light emitting segments are arranged densely, so it is necessary to simply drive the light emitting segments. If the circuit is placed near the head, the arrangement will not be efficient and it will be difficult to make the head itself more compact.

本発明はこのような点に鑑みてなされたもので
あり、光書き込み用手段として螢光表示層を利用
し得ることに着目し、安価で小型の静電記録装置
を提供することを目的とするものである。
The present invention has been made in view of these points, and it is an object of the present invention to provide an inexpensive and compact electrostatic recording device, paying attention to the fact that a fluorescent display layer can be used as a means for optical writing. It is something.

以下、一実施例により本発明を詳細に説明す
る。
Hereinafter, the present invention will be explained in detail using one example.

第1図は本発明の一実施例の静電記録装置を示
す概略図である。1は螢光発生管、2は螢光発生
管1の発光セグメントを画像信号を対応して点滅
制御する駆動回路としてのIC、3は駆動用IC2
が画像信号を入力するのを制御するクロツクイン
ターフエイス回路、4はコネクタ、5は画像信号
発生回路へ接続されるケーブル、6は支持板であ
る。7は螢光発生管1のフエイスガラスに対向し
て設けられ、螢光発生管1の発光を感光体ドラム
8の表面に集束させる結像光学系としての集束性
光伝送体アレイである。感光体ドラム8の周りに
は、感光体ドラム8を帯電させる帯電チヤージヤ
9、現像装置10、感光体ドラム上の像を記録用
紙11に転写する転写チヤージヤ12、記録用紙
11を感光体ドラム8から分離する分離チヤージ
ヤ13、感光体ドラム8の残留トナーを除去する
クリーナ14が設置されている。14は記録用紙
収納部、15は定着装置であり、矢印は感光体ド
ラム8の回転方向を表わす。
FIG. 1 is a schematic diagram showing an electrostatic recording device according to an embodiment of the present invention. 1 is a fluorescent tube, 2 is an IC as a drive circuit that controls blinking of the light emitting segment of the fluorescent tube 1 in response to an image signal, and 3 is a driving IC 2.
4 is a connector, 5 is a cable connected to the image signal generation circuit, and 6 is a support plate. Reference numeral 7 denotes a convergent light transmitting body array as an imaging optical system, which is provided opposite to the face glass of the fluorescent tube 1 and focuses the light emitted from the fluorescent tube 1 onto the surface of the photoreceptor drum 8. Around the photoreceptor drum 8, there is a charging charger 9 for charging the photoreceptor drum 8, a developing device 10, a transfer charger 12 for transferring the image on the photoreceptor drum to a recording paper 11, and a transfer charger 9 for transferring the image on the photoreceptor drum to a recording paper 11. A separation charger 13 that separates the photosensitive drum 8 and a cleaner 14 that removes residual toner from the photosensitive drum 8 are installed. 14 is a recording paper storage section, 15 is a fixing device, and the arrow represents the rotation direction of the photosensitive drum 8.

本実施例における螢光発生管1の近傍を第2図
の横断面図である。螢光発生管1は、ガラス基板
16とフエイスガラス17とで形成された真空容
器内に、ガラス基板16上に真空蒸着法により形
成されたアノードセグメント18とリード線19
とを有し、アノードセグメント18とを対向して
カソードフイラメント20を備え、アノードセグ
メント18とカソードフイラメント20との間に
グリツド21を有している。アノードセグメント
18の表面には酸化亜鉛(ZnO)を主成分とする
螢光体が塗布されて発光セグメント(以下、アノ
ードセグメントと発光セグメントを同じ記号18
で表わす。)を構成している。発光セグメントは
螢光発生管1の長手方向に一列に配列されてい
る。また、リード線19はフエイスガラス17の
外側まで延在し、螢光発生管1が形成されている
基板16上に配置された駆動用IC2とワイヤボ
ンデイング22されている。駆動用IC2は、螢
光発生管1の長手方向に沿つて螢光発生管1の両
側に配置され、リード端子23を介してクロツク
インターフエイス回路3に接続される。さらに、
フエイスガラス17には多層膜干渉フイルターが
形成されている。
2 is a cross-sectional view of the vicinity of the fluorescent tube 1 in this embodiment as shown in FIG. 2. FIG. The fluorescent tube 1 includes an anode segment 18 formed on the glass substrate 16 by vacuum evaporation and a lead wire 19 in a vacuum container formed of a glass substrate 16 and a face glass 17.
It has a cathode filament 20 facing the anode segment 18, and has a grid 21 between the anode segment 18 and the cathode filament 20. The surface of the anode segment 18 is coated with a phosphor mainly composed of zinc oxide (ZnO), and the luminescent segment (hereinafter, the anode segment and the luminescent segment are referred to by the same symbol 18).
It is expressed as ). The luminescent segments are arranged in a line in the longitudinal direction of the fluorescent tube 1. Further, the lead wire 19 extends to the outside of the face glass 17, and is wire bonded 22 to the driving IC 2 disposed on the substrate 16 on which the fluorescent tube 1 is formed. The driving ICs 2 are disposed on both sides of the fluorescent tube 1 along the longitudinal direction of the fluorescent tube 1, and are connected to the clock interface circuit 3 via lead terminals 23. moreover,
A multilayer interference filter is formed on the face glass 17.

本静電記録装置の動作を説明すると、螢光発生
管1中のカソードフイラメントに規定電圧を印加
してその表面から熱電子が放射される状態に加熱
し、グリツド21にカソードフイラメントに対し
正電圧を与えておく。この状態で外部の画像信号
発生回路からケーブル5を経て画像信号が入力さ
れ、クロツクインターフエイス回路3を経て制御
されて駆動用IC2に入力される。駆動用IC2は
画像信号を1ライン分ずつ制御して、所定位置の
発光セグメント18にカソードフイラメントに対
して正電圧を印加する。カソードフイラメント2
0で発生した熱電子がグリツド21に引かれて加
速され、正電子が印加されている発光セグメント
18に衝突し、その発光セグメント18から螢光
が発光すると共にカソードフイラメント20へ電
流が流れる。本実施例における螢光発生管1の発
光輝度は、グリツド21とアノードセグメント1
8との間の電圧制御により2000fL程度の高輝度
にすることができる。
To explain the operation of this electrostatic recording device, a specified voltage is applied to the cathode filament in the fluorescent tube 1, and the cathode filament in the fluorescent tube 1 is heated to a state where thermoelectrons are emitted from its surface. I will give you. In this state, an image signal is inputted from an external image signal generation circuit via the cable 5, controlled via the clock interface circuit 3, and inputted to the driving IC 2. The driving IC 2 controls the image signal line by line and applies a positive voltage to the cathode filament to the light emitting segment 18 at a predetermined position. Cathode filament 2
The thermoelectrons generated at 0 are attracted by the grid 21 and accelerated, and collide with the light-emitting segment 18 to which positive electrons are applied. Fluorescence is emitted from the light-emitting segment 18 and current flows to the cathode filament 20. The luminance of the fluorescent tube 1 in this example is as follows: the grid 21 and the anode segment 1.
High brightness of about 2000 fL can be achieved by controlling the voltage between 8 and 8.

この発光セグメント18からの光24はフエイ
スガラス17を透過して光伝送体アレイ7に入射
し、感光体ドラム8の表面に集束する。この発光
セグメント18で発光した光24は単色性が悪い
ため、フエイスガラス17に形成された多層膜干
渉フイルターにより波長域が狭くされて透過し、
伝送体アレイ7による色収差を防いでいる。
Light 24 from the light emitting segment 18 passes through the face glass 17, enters the light transmission array 7, and is focused on the surface of the photoreceptor drum 8. Since the light 24 emitted from this light emitting segment 18 has poor monochromaticity, the wavelength range is narrowed by the multilayer interference filter formed on the face glass 17 and transmitted.
Chromatic aberration caused by the transmitter array 7 is prevented.

一方、矢印方向に回転する感光体ドラム8は、
帯電チヤージヤ9により順次帯電され、発光セグ
メント18からの光24により1ライン分ずつ照
射されて感光体ドラム8の表面上に静電潜像を形
成し、現像装置10により現像されてトナー像を
形成する。その後、記録用紙収納部14から送ら
れてきた記録用紙11にトナー像が重ねられ、転
写チヤージヤ12において記録用紙11の裏側か
ら電荷を与えることによつてトナー像を感光体ド
ラム8表面から複写用紙11表面へと転写する。
その後、分離チヤージ13で除電し、記録用紙1
1を感光体ドラム8から剥離して定着装置15へ
送つて定着させ、感光体ドラム8の表面はクリー
ナ14で残留トナーが除去されて次の複写に備え
る。
On the other hand, the photosensitive drum 8 rotating in the direction of the arrow,
It is sequentially charged by the charging charger 9 and irradiated line by line with light 24 from the light emitting segment 18 to form an electrostatic latent image on the surface of the photosensitive drum 8, which is developed by the developing device 10 to form a toner image. do. Thereafter, the toner image is superimposed on the recording paper 11 sent from the recording paper storage section 14, and the transfer charger 12 applies an electric charge from the back side of the recording paper 11 to transfer the toner image from the surface of the photoreceptor drum 8 to the copy paper. 11 Transfer to the surface.
After that, the static electricity is removed by the separation charge 13, and the recording paper 1
1 is peeled off from the photoreceptor drum 8 and sent to a fixing device 15 to be fixed, and residual toner is removed from the surface of the photoreceptor drum 8 by a cleaner 14 in preparation for the next copying.

第3図は本実施例における螢光発生管1と駆動
用IC2の概略斜視図である。ガラス基板16と
フエイスガラス17とで形成される真空容器内
に、縦方向に沿つて発光セグメント18が配列さ
れ、その真空容器の外側の両側に縦方向に沿つて
駆動用IC2がガラス基板16上に配列されてい
る。図には表わされていないが、真空容器内には
第2図に示されるように、カソードフイラメント
とグリツドが設けられている。
FIG. 3 is a schematic perspective view of the fluorescent tube 1 and the driving IC 2 in this embodiment. Light emitting segments 18 are arranged vertically in a vacuum container formed by a glass substrate 16 and a face glass 17, and driving ICs 2 are arranged vertically on both sides of the outside of the vacuum container on the glass substrate 16. are arranged in Although not shown in the figure, a cathode filament and a grid are provided within the vacuum vessel, as shown in FIG.

螢光発生管1と駆動用IC2の回路図を第4図
に示す。螢光発生管1の長手方向に沿つて配列さ
れた発光セグメント18からのリード線19は、
奇数番目が図の上方向に取り出され、偶数番目が
図の下方向に取り出れている。駆動用IC2(1
個のICは図中の一点鎖線で示されている)はそ
れぞれシフトレジスタ、ラツチ回路、ドライバー
回路、及び安定化抵抗25を有し、奇数番目の駆
動用IC(図の上側に示したもの)は奇数番目の発
光セグメント18を複数個ずつ制御するように、
奇数番目の複数本のリード線19と接続され、偶
数番目の駆動用IC(図の下側に示したもの)も同
様にして偶数番目の複数本のリード線19と接続
されている。カソードフイラメント20は20KHz
程度の交流電源で通電加熱されている。グリツド
21には+5Vの直流電圧が印加されている。
A circuit diagram of the fluorescent tube 1 and the driving IC 2 is shown in FIG. The lead wires 19 from the light emitting segments 18 arranged along the longitudinal direction of the fluorescent tube 1 are
Odd numbers are taken out towards the top of the diagram, and even numbers are taken out towards the bottom of the diagram. Drive IC2 (1
The odd-numbered driving ICs (indicated by dashed lines in the figure) each have a shift register, a latch circuit, a driver circuit, and a stabilizing resistor 25. controls a plurality of odd-numbered light emitting segments 18,
It is connected to the odd-numbered lead wires 19, and the even-numbered driving ICs (shown at the bottom of the figure) are similarly connected to the even-numbered lead wires 19. Cathode filament 20 is 20KHz
It is heated by electricity with a moderate AC power source. A DC voltage of +5V is applied to the grid 21.

クロツクインターフエイスを介して伝達される
奇数データ及び偶数データは、クロツクインター
フエイスにより発生する奇数クロツク信号のタイ
ミングにより奇数データが奇数番目の駆動用IC
2内のシフトレジスタ(1)→(3)→…→(2n−1)
に伝達され、また偶数データが偶数クロツク信号
のタイミングにより偶数番目の駆動用IC2内の
シフトレジスタ(2)→(4)→…→(2n)に伝達され
る。シフトレジスタにデータが入力されると、ク
ロツクインターフエイスからのラツチ信号により
シフトレジスタの内容をラツチ回路に取り込み、
この取り込んだデータによりドライバー回路が作
動し、データが入力されたドライバー回路は安定
化抵抗25により該当する発光セグメント18を
カソードフイラメント20より正電圧に引き上げ
ることにより、その発光セグメント18が発光す
る。先端点灯用発光セグメント26及び後端点灯
用発光セグメント27は、発光セグメント18の
配列の両端に設けられ、1個の発光セグメント1
8より長くて、外部の駆動回路により独立に駆動
される。先、後端点灯用発光セグメント26,2
7は記録用紙の両サイドの非記録領域の電荷を除
去するためのものであり、常時点灯される。
Odd number data and even number data transmitted via the clock interface are determined by the timing of the odd clock signal generated by the clock interface.
Shift register (1)→(3)→…→(2n−1) in 2
The even data is also transmitted to the shift registers (2)→(4)→...→(2n) in the even numbered driving ICs 2 according to the timing of the even clock signal. When data is input to the shift register, the contents of the shift register are loaded into the latch circuit by the latch signal from the clock interface.
The driver circuit is activated by this captured data, and the driver circuit into which the data is input pulls up the corresponding light emitting segment 18 to a positive voltage from the cathode filament 20 using the stabilizing resistor 25, so that the light emitting segment 18 emits light. The light emitting segment 26 for leading end lighting and the light emitting segment 27 for rear end lighting are provided at both ends of the array of light emitting segments 18, and one light emitting segment 1
8 and is independently driven by an external drive circuit. Light-emitting segments 26, 2 for front and rear end lighting
Reference numeral 7 is used to remove charges from non-recording areas on both sides of the recording paper, and is always lit.

ここで、発光セグメント18,26,27の具
体的な寸法の一例を第5図に示す。発光セグメン
ト18は幅W1が70μm、高さhが80μm、先、後
端点灯用発光セグメント26及び27は幅W0
10mm、高さhが80μm、発光セグメント間の間隔
lをすべて30μmとする。この発光セグメントに
よりA4サイズ(204.8mm)の印字幅を得るために
は、発光セグメント18を2048個必要とする。リ
ード線は図示の如く交互に反対方向に取り出さ
れ、奇数番目のリード線と偶数番目のリード線を
それぞれたとえば16本単位で1個の駆動用ICに
接続する。
Here, an example of specific dimensions of the light emitting segments 18, 26, 27 is shown in FIG. The light emitting segment 18 has a width W 1 of 70 μm and a height h of 80 μm, and the light emitting segments 26 and 27 for lighting the front and rear ends have a width W 0 .
10 mm, the height h is 80 μm, and the intervals l between the light emitting segments are all 30 μm. In order to obtain a print width of A4 size (204.8 mm) using these light emitting segments, 2048 light emitting segments 18 are required. As shown in the figure, the lead wires are taken out alternately in opposite directions, and the odd-numbered lead wires and the even-numbered lead wires are connected to one driving IC in units of, for example, 16 lead wires.

このようにしてIC2を螢光発生管1の長手方
向の両側の基板16上に配列した状態とリード端
子の配列状態を第6図に示す。図で、K1,K
2,…は奇数番目のリード線に接続される駆動用
IC2を表わし、K1は奇数番目のリード線の1
〜16番目を、K2は同17〜23本というように接続
されている。偶数番目のリード線に接続される駆
動用IC2,G1,G2,…についても同様であ
る。そして奇数側、偶数側にそれぞれ64個ずつの
駆動用IC2が配列され、それぞれの側で1024個
ずつの発光セグメントを制御し、両側のIC2全
てで2048個の発光セグメントを制御することにな
る。
FIG. 6 shows the arrangement of the ICs 2 on the substrate 16 on both sides of the fluorescent tube 1 in the longitudinal direction and the arrangement of the lead terminals. In the figure, K1, K
2,... is for driving connected to the odd numbered lead wire
Represents IC2, K1 is 1 of the odd numbered lead wire
The 16th to 16th wires are connected in such a way that K2 has 17th to 23rd wires. The same applies to the driving ICs 2, G1, G2, . . . connected to even-numbered lead wires. Then, 64 driving ICs 2 are arranged on each of the odd-numbered side and the even-numbered side, and each side controls 1024 light-emitting segments, and all the IC2s on both sides control 2048 light-emitting segments.

リード端子の信号入力は第4図と比較すれば一
層明確となろう。ここで、駆動用IC2駆動電源
(+5V)用リード端子とグランド用リード端子
(GND)は、2個のIC2でそれぞれ1個ずつを共
用している。すなわち、例えば第7図に示すよう
に、奇数側IC,K1とK2とで+5V用リード端
子及びグランド用リード端子を共用し、K3とK
4とで同様にリード端子を共用している。
The signal input of the lead terminal will become clearer if you compare it with FIG. Here, the two ICs 2 each share one lead terminal for the drive power source (+5V) and one lead terminal for the ground (GND). That is, as shown in FIG. 7, for example, the odd-numbered ICs, K1 and K2, share the +5V lead terminal and the ground lead terminal, and K3 and K2 share the +5V lead terminal and the ground lead terminal.
Similarly, the lead terminals are shared with 4.

1個の奇数側駆動用IC2の詳細を第8図に示
す。シフトレジスタSR1〜SR16、ラツチ回路LR1
〜LR16、及びドライバー用トランジスタTr1
Tr16をそれぞれ16個ずつ図のように接続してい
る。
Details of one odd-numbered side driving IC 2 are shown in FIG. Shift register SR 1 ~ SR 16 , latch circuit LR 1
~LR 16 and driver transistor T r1 ~
16 T r16 are connected as shown in the figure.

データ入力端子からの奇数データ信号は、奇数
クロツク信号のタイミングで各シフトレジスタを
SR1→SR2→…SR16の順でシフトされ、17個目の
奇数クロツク信号で次の奇数側ICのシフトレジ
スタにシフトされる。シフトレジスタに信号が伝
達された後、あるタイミングでラツチ信号が入力
され、シフトレジスタSR1,〜SR16の内容がそれ
ぞれラツチ回路LR1,〜LR16に取り込まれる。
このラツチ回路LR1,〜LR16の内容によつてド
ライバー用トランジスタTr1、〜Tr16を動作させ
るかどうかがきまる。第8図では、ドライバー用
トランジスタTr1、〜Tr16はラツチ回路LR1,〜
LR16の出力が低レベルになり、トランジスタ
Tr1、〜Tr16のベース電圧が低くなつた時にトラ
ンジスタTr1、〜Tr16がオン状態となり、発光セ
グメントが発光する。なお、電源は−25〜−
45V程度が適当である。
Odd data signals from the data input terminals are sent to each shift register at the timing of the odd clock signal.
It is shifted in the order of SR 1 → SR 2 →...SR 16 , and then shifted to the shift register of the next odd-numbered IC at the 17th odd-numbered clock signal. After a signal is transmitted to the shift register, a latch signal is input at a certain timing, and the contents of shift registers SR 1 and SR 16 are taken into latch circuits LR 1 and LR 16 , respectively.
Depending on the contents of the latch circuits LR 1 and .about.LR16 , it is determined whether the driver transistors T r1 and .about.Tr16 are operated. In FIG. 8, driver transistors T r1 , ~T r16 are latch circuits LR 1 , ~
The output of LR 16 goes low and the transistor
When the base voltages of T r1 and ~ Tr16 become low, the transistors T r1 and ~ Tr16 are turned on, and the light emitting segment emits light. In addition, the power supply is −25 to −
Approximately 45V is appropriate.

偶数側駆動用ICについても全く同様である。 The same applies to the even number side drive IC.

第9図は駆動用IC2のピン配置を示す。 FIG. 9 shows the pin arrangement of the driving IC 2.

同図1は奇数側IC、2は偶数側ICである。信
号入力側のピンは、奇数側、偶数側共に、左から
電源、ラツチ信号、奇数(又は偶数)データ入
力、GND、+5V、奇数(又は偶数)クロツク信
号、奇数(又は偶数)データ出力の順に配置さ
れ、また出力側のピンは左からP1,P2……P16
順に配置されている。すなわち、奇数側ICと偶
数側ICとはそのピン配置が対称的な関係になつ
ている。
1 is an IC on the odd number side, and 2 is an IC on the even number side. The pins on the signal input side are, from the left, power supply, latch signal, odd (or even) data input, GND, +5V, odd (or even) clock signal, and odd (or even) data output on both the odd and even sides. The pins on the output side are arranged in the order of P 1 , P 2 . . . P 16 from the left. That is, the odd-numbered side IC and the even-numbered side IC have symmetrical pin arrangements.

第10図に駆動用IC2、クロツクインターフ
エイス回路3、及び外部の画像信号発生回路28
の間の信号授受を示す。クロツクインターフエイ
ス回路3から画像信号発生回路28へ、ラインス
タート信号を発生すると、クロツク信号のタイミ
ングで画像信号発生回路28からクロツクインタ
ーフエイス回路3へデータが送られる。クロツク
インターフエイス回路3からは奇数クロツク信号
のタイミングで奇数データ(奇数番号のデータ)
が奇数側駆動用ICのシフトレジスタへ送られ、
偶数クロツク信号のタイミングで偶数データ(偶
数番号のデータ)が偶数側駆動用ICのシフトレ
シスタへ送られ、さらにシフトレジスタからの信
号をラツチ回路へ取り込むためのラツチ信号が奇
数側、偶数側の両駆動用ICのラツチ回路へ送ら
れる。
FIG. 10 shows the drive IC 2, clock interface circuit 3, and external image signal generation circuit 28.
This shows the signal exchange between. When a line start signal is generated from the clock interface circuit 3 to the image signal generation circuit 28, data is sent from the image signal generation circuit 28 to the clock interface circuit 3 at the timing of the clock signal. Odd data (odd number data) is output from the clock interface circuit 3 at the timing of the odd clock signal.
is sent to the shift register of the odd-numbered side drive IC,
Even data (even-numbered data) is sent to the shift register of the even-numbered side driving IC at the timing of the even-numbered clock signal, and the latch signal to take in the signal from the shift register to the latch circuit drives both the odd-numbered side and the even-numbered side. is sent to the latch circuit of the IC.

第11図にクロツクインターフエイス回路3の
具体的に一例を示す。13個のフリツプフロツプ3
0−1,〜30−13を前段のセツト出力が次段
の入力となるように直列に接続し、最前段のフリ
ツプフロツプ30−1の入力端子に矩形波発振回
路又は交流電源29を接続し、最後段のフリツプ
フロツプ30−12のセツト出力Q12にワンシヨ
ツトマルチバイブレータ31を接続する。このワ
ンシヨツトマルチバイブレータ31の出力TA
第3段目のフリツプフロツプ30−3のセツト出
力Q2とを入力とするナンドゲート32の出力側
に、インバータ33を介してワンシヨツトマルチ
バイブレータ34を接続し、このワンシヨツトマ
ルチバイブレータ34の出力TBをインバータ3
5を介してフリツプフロツプ30−1,〜30−
13のクロツク端子に接続し、またワンシヨツト
マルチバイブレータ34の出力TBをインバータ
を介して出力され、反転された状態のラツチ信号
及び反転された状態のラインスタート信号とす
る。ワンシヨツトマルチバイブレータ31の出力
TAのインバータ36による反転信号と第2段目
のフリツプフロツプ30−2のセツト出力Q1
を入力とするようにナンドゲート37を接続し
て、このナンドゲート37の出力を反転されたク
ロツク信号とする。また、ナンドゲート37の出
力のインバータ38による反転信号と第1段目の
フリツプフロツプ30−1のセツト出力Q0とを
入力するようにナンドゲート39を接続し、この
ナンドゲート39の出力のインバータ40による
反転信号と第3段目のフリツプフロツプ30−3
のリセツト出力2とを入力とするようにナンド
ゲート41を接続して、このナンドゲート41の
出力を反転された奇数クロツク信号とし、さらに
ナンドゲート39の出力のインバータ40による
反転信号と第3段目のフリツプクロツプ30−3
のセツト出力Q2とを入力とするようにナンドゲ
ート42を接続して、このナンドゲート42の出
力を反転された偶数クロツク信号とする。
FIG. 11 shows a specific example of the clock interface circuit 3. 13 flip-flops 3
0-1 to 30-13 are connected in series so that the set output of the previous stage becomes the input of the next stage, and a rectangular wave oscillation circuit or AC power supply 29 is connected to the input terminal of the flip-flop 30-1 of the front stage. A one-shot multivibrator 31 is connected to the set output Q12 of the flip-flop 30-12 at the last stage. A one-shot multivibrator 34 is connected via an inverter 33 to the output side of a NAND gate 32 which receives the output TA of this one-shot multivibrator 31 and the set output Q 2 of the third-stage flip-flop 30-3. , the output T B of this one-shot multivibrator 34 is connected to the inverter 3
5 through flip-flops 30-1, ~30-
13, and the output T B of the one-shot multivibrator 34 is output via an inverter, and is used as an inverted latch signal and an inverted line start signal. Output of one-shot multivibrator 31
A NAND gate 37 is connected so that the inverted signal from the inverter 36 of T A and the set output Q1 of the second stage flip-flop 30-2 are input, and the output of this NAND gate 37 is used as an inverted clock signal. . Further, a NAND gate 39 is connected so as to input the inverted signal of the output of the NAND gate 37 by the inverter 38 and the set output Q0 of the first stage flip-flop 30-1, and the inverted signal of the output of the NAND gate 39 by the inverter 40 is input. and the third stage flip-flop 30-3
A NAND gate 41 is connected so as to input the reset output 2 of the NAND gate 41, and the output of this NAND gate 41 is used as an inverted odd clock signal. 30-3
A NAND gate 42 is connected so that the set output Q 2 of the clock signal is input, and the output of this NAND gate 42 is an inverted even clock signal.

データは2段のインバータ43及び44を経て
奇数データ及び偶数データとして出力される。
The data passes through two stages of inverters 43 and 44 and is output as odd data and even data.

第11図のクロツクインターフエイス回路3に
より第10図の信号の授受を第12図及び第13
図の波形図により説明する。第5図に示した寸法
の発光セグメント18を有する螢光発生管を用い
て、A4サイズの記録用紙に204.8mm×294.8mmの記
録領域に印字する場合を例とする。
The clock interface circuit 3 in FIG. 11 transmits and receives the signals in FIG. 10 as shown in FIGS. 12 and 13.
This will be explained using the waveform diagram in the figure. As an example, a case is assumed in which printing is performed in a recording area of 204.8 mm x 294.8 mm on A4 size recording paper using a fluorescent tube having a light emitting segment 18 having the dimensions shown in FIG.

第12図において、クロツクインターフエイス
回路3から画像信号発生回路28へ送られるライ
ンスタート信号が低レベルになると、クロツク信
号が発生し、このクロツク信号のタイミングでデ
ータが送られる。1枚のA4記録用紙の記録を終
了するには、2948個のラインスタート信号を必要
とし、1個のラインスタート信号あたり2048個の
クロツク信号を必要とする。いま、記録用紙の送
給速度を50mm/secとすると、クロツク信号の周
期は約0.9μsecとなる。
In FIG. 12, when the line start signal sent from the clock interface circuit 3 to the image signal generation circuit 28 becomes low level, a clock signal is generated and data is sent at the timing of this clock signal. To finish recording on one sheet of A4 recording paper, 2948 line start signals are required, and each line start signal requires 2048 clock signals. Now, assuming that the recording paper feeding speed is 50 mm/sec, the period of the clock signal is approximately 0.9 μsec.

第13図においてさらに詳細に説明する。Q0
Q1,〜Q12はそれぞれフリツプフロツプ30−
1,30−2,〜30−13のセツト出力信号、
TA及びTBはそれぞれワンシヨツトマルチバイブ
レータ31及び34の出力信号で、信号TBがラ
インスタート信号及びラツチ信号になる。ライン
スタート信号(TB)が低レベルになると、クロ
ツク信号の立上りのタイミングでデータが画像信
号発生回路からクロツクインターフエイス回路に
伝達される。クロツクインターフエイス回路は、
このデータをクロツク信号の立下りのタイミング
で取り込み、奇数データと偶数データとに分離す
る。クロツクインターフエイス回路はこの奇数デ
ータと偶数データを駆動用ICのシフトレジスタ
に出力し、奇数側のシフトレジスタは奇数クロツ
ク信号のタイミングにより奇数データを入力し、
偶数側のシフトレジスタは偶数クロツク信号のタ
イミングで偶数データを入力する。クロツク信号
が2048個発生し、ワンシヨツトマルチバイブレー
タ31,34の出力TA、TBがともに高レベルに
なり、次に信号TBが低レベルになつた時シフト
レジスタに入力されたデータがラツチ回路に取り
込まれ、発光セグメントがデータの内容によつて
発光する。また、信号TBが低レベルになつたこ
とにより、次の行のデータが画像信号発生回路か
らクロツクインターフエイス回路に伝達される。
この動作がA4サイズの記録については2948回繰
り返される。
A more detailed explanation will be given in FIG. 13. Q0 ,
Q 1 , ~Q 12 are flip-flops 30-
1, 30-2, to 30-13 set output signals,
T A and T B are the output signals of the one-shot multivibrators 31 and 34, respectively, and the signal T B becomes a line start signal and a latch signal. When the line start signal (T B ) goes low, data is transmitted from the image signal generation circuit to the clock interface circuit at the rising edge of the clock signal. The clock interface circuit is
This data is taken in at the falling timing of the clock signal and separated into odd and even data. The clock interface circuit outputs the odd number data and even number data to the shift register of the driving IC, and the odd number side shift register inputs the odd number data according to the timing of the odd number clock signal.
The even-numbered shift register receives even-numbered data at the timing of the even-numbered clock signal. 2048 clock signals are generated, the outputs T A and T B of the one-shot multivibrators 31 and 34 both go to high level, and then when the signal T B goes to low level, the data input to the shift register is latched. The light-emitting segment emits light depending on the data content. Furthermore, since the signal T B becomes low level, the data of the next row is transmitted from the image signal generation circuit to the clock interface circuit.
This operation is repeated 2948 times for A4 size recording.

本実施例では、駆動用ICが発光セグメントと
同一の基板上に設けられて一体化しているので、
保守及び組立てが容易となり、また記録ヘツドが
小型化する。さらに、リード線が発光セグメント
と同一の基板上に形成されているので、同時加工
することができ、したがつてワイヤ接続点が減少
して製造歩留りが向上する。さらにまた、セグメ
ントからのリード線の奇数番目と偶数番目とをセ
グメント列の反対方向に引き出し、それぞれを群
に区分して別々に制御して駆動するように構成し
たので、それぞれのセグメント群の駆動回路をセ
グメント列に対称な構成とすることができ、制御
が容易になる効果をも有する。
In this example, the driving IC is provided on the same substrate as the light emitting segment and is integrated.
Maintenance and assembly become easier, and the recording head becomes smaller. Additionally, because the leads are formed on the same substrate as the light emitting segments, they can be processed simultaneously, thus reducing wire connection points and increasing manufacturing yield. Furthermore, the odd-numbered and even-numbered lead wires from the segments are pulled out in opposite directions of the segment row, and each group is divided into groups and controlled and driven separately, so that each segment group is driven. The circuit can be configured symmetrically with respect to the segment rows, which also has the effect of facilitating control.

以上に述べたように、本発明は微小発光セグメ
ントを一列に配置した螢光発生管を駆動して感光
体表面に静電像を形成するように構成したので、
レーザーや発光ダイオードアレイを用いた静電記
録装置に比べて、安価で小型の静電記録装置を達
成することができる。さらに蛍光発生管を駆動す
る駆動回路を基板上で蛍光発生管両側に振り分け
て配置したので、蛍光発生管と駆動回路の両者を
基板上に効率良く配置でき、装置のコンパクト化
に有効である。
As described above, the present invention is configured to form an electrostatic image on the surface of a photoreceptor by driving a fluorescent tube in which minute light emitting segments are arranged in a row.
Compared to electrostatic recording devices using lasers or light emitting diode arrays, it is possible to achieve a cheaper and more compact electrostatic recording device. Furthermore, since the drive circuit for driving the fluorescent tube is arranged on both sides of the fluorescent tube on the substrate, both the fluorescent tube and the drive circuit can be efficiently arranged on the substrate, which is effective in making the device more compact.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例を示す断略断面図、
第2図は螢光発生管の近傍を示す横断面図、第3
図は本発明における螢光発生管と駆動用ICを示
す概略斜視図、第4図は同蛍光発生管と駆動用
ICを示すブロツク回路図、第5図は発光セグメ
ントの寸法の一例を示す概略平面図、第6図は駆
動用ICとリード端子の配列状態を示す概略平面
図、第7図は駆動用ICに接続される駆動電源用
リード端子とグランド用リード端子の接続状態を
示すブロツク回路図、第8図は1個の駆動用IC
を示すブロツク回路図、第9図は駆動用ICのピ
ン配置状態を示す平面図、第10図は駆動用IC、
クロツクインターフエイス回路及び画像信号発生
回路間の信号の授受を示す図、第11図はクロツ
クインターフエイス回路を示すブロツク回路図、
第12図はクロツクインターフエイス回路と画像
信号発生回路との間の信号を示す波形図、第13
図は第10図に示される信号を示す波形図であ
る。 1……螢光発生管、2……駆動用IC、3……
クロツクインターフエイス回路、7……光伝送体
アレイ、8……感光体ドラム、9……帯電チヤー
ジヤ、10……現像装置、11……記録用紙、1
2……転写チヤージヤ、13……分離チヤージ
ヤ、14……クリーナ、15……定着装置、16
……基板、17……フエイスガラス、18……発
光セグメント、19……リード線、20……カソ
ードフイラメント、21……グリツド、22……
ワイヤボンデイング。
FIG. 1 is a schematic sectional view showing an embodiment of the present invention;
Figure 2 is a cross-sectional view showing the vicinity of the fluorescent tube;
The figure is a schematic perspective view showing the fluorescent tube and driving IC in the present invention, and Figure 4 shows the fluorescent tube and driving IC.
A block circuit diagram showing the IC, Fig. 5 is a schematic plan view showing an example of the dimensions of the light emitting segment, Fig. 6 is a schematic plan view showing the arrangement of the drive IC and lead terminals, and Fig. 7 is a schematic plan view showing the arrangement of the drive IC and lead terminals. A block circuit diagram showing the connection state of the connected drive power lead terminal and ground lead terminal, Figure 8 shows one drive IC.
Figure 9 is a plan view showing the pin arrangement of the driving IC, Figure 10 is the driving IC,
FIG. 11 is a block circuit diagram showing the clock interface circuit;
FIG. 12 is a waveform diagram showing signals between the clock interface circuit and the image signal generation circuit;
The figure is a waveform diagram showing the signals shown in FIG. 10. 1... Fluorescent tube, 2... Drive IC, 3...
clock interface circuit, 7... optical transmission body array, 8... photosensitive drum, 9... charging charger, 10... developing device, 11... recording paper, 1
2... Transfer charger, 13... Separation charger, 14... Cleaner, 15... Fixing device, 16
... Substrate, 17 ... Face glass, 18 ... Light emitting segment, 19 ... Lead wire, 20 ... Cathode filament, 21 ... Grid, 22 ...
wire bonding.

Claims (1)

【特許請求の範囲】 1 同一基板上に複数の微少発光セグメントを記
録画像巾にわたつて一列に配列した蛍光発生管
と、 上記発光セグメントの光を感光体表面に結像さ
せる結像光学系と、 上記発光セグメント毎に設けられ、画像信号に
応じて発光セグメントに電圧を印加し、発光セグ
メントを点灯させる複数の駆動回路とを備え、 上記駆動回路を、上記基板上の蛍光発生管両側
に振り分けて配置したことを特徴とする静電記録
装置。
[Scope of Claims] 1. A fluorescence tube in which a plurality of minute light emitting segments are arranged in a line across the recording image width on the same substrate, and an imaging optical system that forms an image of light from the light emitting segments on the surface of a photoreceptor. , a plurality of drive circuits provided for each of the light emitting segments and applying a voltage to the light emitting segments according to an image signal to light the light emitting segments, and distributing the drive circuits to both sides of the fluorescent tube on the substrate. An electrostatic recording device characterized in that it is arranged at
JP56208806A 1981-12-22 1981-12-22 Electrostatic recording device Granted JPS58108864A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP56208806A JPS58108864A (en) 1981-12-22 1981-12-22 Electrostatic recording device
US06/451,712 US4478504A (en) 1981-12-22 1982-12-20 Electrostatic recording apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56208806A JPS58108864A (en) 1981-12-22 1981-12-22 Electrostatic recording device

Publications (2)

Publication Number Publication Date
JPS58108864A JPS58108864A (en) 1983-06-29
JPH0356033B2 true JPH0356033B2 (en) 1991-08-27

Family

ID=16562424

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56208806A Granted JPS58108864A (en) 1981-12-22 1981-12-22 Electrostatic recording device

Country Status (1)

Country Link
JP (1) JPS58108864A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4928364A (en) * 1972-07-04 1974-03-13

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5355489U (en) * 1976-10-13 1978-05-12
JPS5460456U (en) * 1977-09-24 1979-04-26

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4928364A (en) * 1972-07-04 1974-03-13

Also Published As

Publication number Publication date
JPS58108864A (en) 1983-06-29

Similar Documents

Publication Publication Date Title
KR900005362B1 (en) Electro luminescene device and electro-photographic printing system using the same
US4478504A (en) Electrostatic recording apparatus
JP2807910B2 (en) Light emitting element array
JP3247653B2 (en) Non-impact printer
US4783146A (en) Liquid crystal print bar
JP2012104734A (en) Light-emitting chip, light-emitting device, print head and image forming apparatus
JP4803238B2 (en) Light emitting element head and image forming apparatus
JP2014216505A (en) Light emitting component, print head, and image forming apparatus
JPH0356033B2 (en)
JPS58110268A (en) Controller for electrostatic recorder
JPS58186783A (en) End part destaticizer of electrostatic recording device
US5402157A (en) Electrophotographic recording apparatus
JPS58111981A (en) Luminous segment driving circuit
JPS61284164A (en) Method and device for driving illuminating light source
JPH0335864B2 (en)
JP4165003B2 (en) Self-scanning light emitting element array driving method and image forming apparatus
JP2008126589A (en) Exposure equipment and image forming system with the same
JP2001096798A (en) Optical printer head
JPH0867027A (en) Optical recording head and image recording apparatus
JPS60200443A (en) Optical writing device
JPH0564504B2 (en)
JP2017054995A (en) Light emitting component, print head, and image forming apparatus
JPS5865682A (en) Light emitting diode printer
JPH0343761A (en) Line printer
JPS6285968A (en) Optical writer