JP2807910B2 - Light emitting element array - Google Patents

Light emitting element array

Info

Publication number
JP2807910B2
JP2807910B2 JP33448589A JP33448589A JP2807910B2 JP 2807910 B2 JP2807910 B2 JP 2807910B2 JP 33448589 A JP33448589 A JP 33448589A JP 33448589 A JP33448589 A JP 33448589A JP 2807910 B2 JP2807910 B2 JP 2807910B2
Authority
JP
Japan
Prior art keywords
light emitting
emitting element
light
electrodes
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP33448589A
Other languages
Japanese (ja)
Other versions
JPH03194978A (en
Inventor
幸久 楠田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Sheet Glass Co Ltd
Original Assignee
Nippon Sheet Glass Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Sheet Glass Co Ltd filed Critical Nippon Sheet Glass Co Ltd
Priority to JP33448589A priority Critical patent/JP2807910B2/en
Publication of JPH03194978A publication Critical patent/JPH03194978A/en
Application granted granted Critical
Publication of JP2807910B2 publication Critical patent/JP2807910B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
  • Exposure Or Original Feeding In Electrophotography (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)
  • Dot-Matrix Printers And Others (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は複数の発光素子により構成された発光素子ア
レイに関するものである。
Description: TECHNICAL FIELD The present invention relates to a light-emitting element array including a plurality of light-emitting elements.

〔従来の技術〕[Conventional technology]

従来より公知の光プリンタ、特にLEDアレイを用いた
光プリンタ(以下LEDプリンタと称する)について第5
図〜第8図を用いて説明する。
Conventionally known optical printers, particularly optical printers using LED arrays (hereinafter referred to as LED printers)
This will be described with reference to FIGS.

第5図に示すように、円筒形の感光ドラム51の表面に
アモルファスシリコン等により光導電性の感光体58が形
成されている。このドラム51は印字の速度に対応した回
転速度で回転する。
As shown in FIG. 5, a photoconductive photoreceptor 58 is formed on the surface of a cylindrical photosensitive drum 51 by amorphous silicon or the like. The drum 51 rotates at a rotation speed corresponding to the printing speed.

まず、このドラム51の感光体表面58を帯電器57により
一様に帯電させる。次に、画像情報に対応するLEDが点
灯しているLED(発光素子)アレイ62からの光出力をロ
ッドレンズアレイ63でドラム51の感光体表面58に結像さ
せる。すると、この光の結像部分において帯電による電
荷が中和し、感光体表面58の帯電状態が画像情報に対応
して変化する。このように画像情報に対応したパターン
が感光体表面58に形成される。
First, the photoreceptor surface 58 of the drum 51 is uniformly charged by the charger 57. Next, the light output from the LED (light emitting element) array 62 in which the LED corresponding to the image information is turned on is imaged on the photosensitive member surface 58 of the drum 51 by the rod lens array 63. Then, the charge due to the charge is neutralized in the image forming portion of the light, and the charge state of the photosensitive member surface 58 changes according to the image information. Thus, a pattern corresponding to the image information is formed on the photoreceptor surface 58.

次に、現像器60によって前記パターンの帯電状態に従
ってトナーを感光体表面58に付着させる。そして、カセ
ット61から送られている用紙に転写器52において上記ト
ナーを転写する。次に、このトナーの転写された用紙は
定着器53で熱などを加えられてトナーが定着されてから
スタッカ54に送られる。
Next, the developing device 60 causes the toner to adhere to the photoreceptor surface 58 in accordance with the charged state of the pattern. Then, the toner is transferred to the sheet fed from the cassette 61 by the transfer unit 52. Next, the sheet on which the toner is transferred is heated by a fixing device 53 to fix the toner, and then sent to the stacker 54.

一方、転写の終了した感光ドラム51では残留したトナ
ーが清掃器56によって除去され、消去ランプ55によって
感光体表面58の帯電が全面的に中和され、次の動作に備
える。以上のようにして、LEDプリンタにより画像情報
が用紙に転写できる。
On the other hand, the residual toner is removed by the cleaning device 56 from the photosensitive drum 51 after the transfer, and the charging of the photosensitive member surface 58 is completely neutralized by the erase lamp 55 to prepare for the next operation. As described above, the image information can be transferred to the paper by the LED printer.

LED(発光素子)アレイ62のロッドレンズアレイ63及
び感光ドラム51に対する位置関係を第6図に示す。横長
に構成されたロッドレンズアレイ63は感光ドラム51の接
平面に対してほぼ直角にかつ感光体表面58とほぼ平行に
配置されている。また、複数の微小な発光素子を一列に
並べて構成したLEDアレイ62はロッドレンズアレイ63を
介してLEDアレイ62からの光がロッドレンズアレイ63に
入射するように配置されている。
FIG. 6 shows a positional relationship of the LED (light emitting element) array 62 with respect to the rod lens array 63 and the photosensitive drum 51. The horizontally elongated rod lens array 63 is disposed substantially at right angles to the tangent plane of the photosensitive drum 51 and substantially parallel to the photosensitive member surface 58. The LED array 62 in which a plurality of minute light emitting elements are arranged in a line is arranged so that light from the LED array 62 is incident on the rod lens array 63 via the rod lens array 63.

LEDアレイ62はこの外部に設けられた駆動ICを備え、
この駆動ICが各発光素子への発光信号を発生させる。こ
のようなLEDアレイと駆動ICとによる等価回路を第7図
に示す。
The LED array 62 includes a driving IC provided outside the
This drive IC generates a light emission signal to each light emitting element. FIG. 7 shows an equivalent circuit including such an LED array and a driving IC.

アノードとカソードとを有するダイオードである発光
素子103が通常64個又は128個並べられ集積されることに
よって発光素子アレイチップ102が構成されている。そ
して、上記感光ドラムに印字するのに必要なサイズ分だ
け発光素子アレイチップ102を並べて発光素子アレイが
構成されている。
Usually, 64 or 128 light emitting elements 103, which are diodes having an anode and a cathode, are arranged side by side and integrated to form a light emitting element array chip 102. Then, the light emitting element array is configured by arranging the light emitting element array chips 102 by a size necessary for printing on the photosensitive drum.

また、駆動IC101はシフトレジスタ101aとラッチ101b
とから構成され、ラッチ101bからの発光信号としての電
流が各発光素子103に流れるように、ラッチ101bと発光
素子103のアノードとが接続されている。また、各発光
素子103のもう一方の極のカソードは接地されて共通の
電極に構成されている。
The driving IC 101 includes a shift register 101a and a latch 101b.
The latch 101b and the anode of the light emitting element 103 are connected so that a current as a light emitting signal from the latch 101b flows through each light emitting element 103. Further, the cathode of the other pole of each light emitting element 103 is grounded and configured as a common electrode.

第8図に発光素子アレイチップ102と駆動IC101との実
際の配置状態を示す。発光素子アレイチップ102におい
て各発光素子の発光領域103aはその平面がほぼ正方形状
に形成され、これらの発光領域103aが中央付近に横一列
に配列されている。電極101cを有する駆動IC101が前記
列の両側にこの列から離れた位置に夫々配置されてい
る。
FIG. 8 shows the actual arrangement of the light emitting element array chip 102 and the driving IC 101. In the light-emitting element array chip 102, the light-emitting areas 103a of the respective light-emitting elements are formed in a substantially square plane, and these light-emitting areas 103a are arranged in a row in the vicinity of the center. Driving ICs 101 having electrodes 101c are arranged on both sides of the column at positions away from the column.

また、発光素子103の各々のアノードと駆動IC101の電
極101cとの実際の接続のために、発光素子アレイチップ
102に設けることの必要な数の電極104が、発光素子ごと
に発光素子の両側に配置されている。これらの電極104
はボンディングワイヤ105によって、電極101cに夫々接
続されている。
Also, for the actual connection between each anode of the light emitting element 103 and the electrode 101c of the driving IC 101, a light emitting element array chip
The necessary number of electrodes 104 provided on 102 are arranged on both sides of the light emitting element for each light emitting element. These electrodes 104
Are connected to the electrodes 101c by bonding wires 105, respectively.

これらの電極104は各発光領域103aに対して両側に設
けられるから、発光領域103aの配列ピッチに対して電極
104の配列ピッチは2倍となる。従って、電極104の配列
ピッチを粗くできて電極104の発光領域103aに対する幅
を広くできる。
Since these electrodes 104 are provided on both sides with respect to each light emitting region 103a, the electrodes 104 correspond to the arrangement pitch of the light emitting regions 103a.
The arrangement pitch of 104 is doubled. Therefore, the arrangement pitch of the electrodes 104 can be reduced, and the width of the electrodes 104 with respect to the light emitting region 103a can be increased.

電極104と電極101cとの間を接続する実装技術とし
て、ワイヤボンディング法が一般的である。第8図に示
す電極104の配置によれば、ワイヤボンディングを実際
に行なうことのできる限界のピッチの半分まで発光素子
を並べることができる。
As a mounting technology for connecting between the electrode 104 and the electrode 101c, a wire bonding method is generally used. According to the arrangement of the electrodes 104 shown in FIG. 8, the light emitting elements can be arranged up to half the limit pitch at which wire bonding can be actually performed.

従って、発光素子の配置の密度を約2倍にできるか
ら、発光素子アレイの解像度を高くでき、また、このよ
うな発光素子アレイを用いたLEDプリンタも高解像度化
が可能となる。
Accordingly, since the density of the arrangement of the light emitting elements can be approximately doubled, the resolution of the light emitting element array can be increased, and the resolution of the LED printer using such a light emitting element array can be increased.

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

ところが、第8図に示す配置例によると、発光領域10
3aの配列ピッチで500DPI(ドット/インチ)が限界であ
る。このピッチはワイヤボンディング法の限界ピッチに
より決まり、発光領域103aのピッチで50μm程度、電極
104のピッチで100μm程度に相当する。
However, according to the arrangement example shown in FIG.
500DPI (dot / inch) is the limit at the arrangement pitch of 3a. This pitch is determined by the limit pitch of the wire bonding method.
A pitch of 104 corresponds to about 100 μm.

このような配列ピッチを500DPI以上とすることは上述
の実装技術上の制約から実質的に不可能であるから、発
光素子アレイにおいて発光素子をより高密度に配置する
ことができない。従って、発光素子アレイの解像度を従
来以上に高めることはできなかった。
Since it is substantially impossible to set such an arrangement pitch to 500 DPI or more due to the above-described restrictions on mounting technology, it is not possible to arrange light emitting elements in a light emitting element array at a higher density. Therefore, the resolution of the light emitting element array could not be increased more than before.

本発明の目的は、発光素子アレイに設けることの必要
な電極の数を減らして発光素子を高密度に配置すること
によって、発光素子アレイの高解像度化、低価格化及び
高信頼化を達成することにある。
An object of the present invention is to achieve high resolution, low cost, and high reliability of a light emitting element array by reducing the number of electrodes required to be provided in the light emitting element array and arranging light emitting elements at high density. It is in.

〔課題を解決するための手段〕[Means for solving the problem]

前記目的を達成するために本発明の発光素子は、各々
が第3の電極を共通の電極として持つと共に、第1の電
極及び第2の電極間に制御信号が供給されたときに、前
記第1の電極及び前記第3の電極間に主電流が流れて発
光し得る発光素子を少なくとも2個有する発光素子ブロ
ックが複数個備えられ、前記発光素子の発光部分は一列
状に配置されており、前記発光素子ブロックの各発光素
子は第1の電極を共通とし、前記共通の第1の電極のい
ずれかに第1の信号を供給し、前記発光素子ブロック
は、該ブロックの発光素子数に対応した数の前記第2の
電極を持ち、前記各発光素子ブロックの前記第2の電極
は、前記複数個の発光素子ブロックに亙って配線接続さ
れており、前記第2の電極配線のいずれかに、第2の信
号を供給することを特徴とする p形半導体とn形半導体とが交互に積層された構造を
前記発光素子が有していることが好ましく、例えばアノ
ード電極とゲート電極とを有しているサイリスタ構造の
発光素子を挙げることができる。
In order to achieve the above object, a light emitting element of the present invention has a third electrode as a common electrode, and when a control signal is supplied between the first electrode and the second electrode, A plurality of light-emitting element blocks each including at least two light-emitting elements capable of emitting light by flowing a main current between one electrode and the third electrode are provided, and light-emitting portions of the light-emitting elements are arranged in a row. Each light emitting element of the light emitting element block has a first electrode in common and supplies a first signal to one of the common first electrodes, and the light emitting element block corresponds to the number of light emitting elements of the block. A plurality of the light emitting element blocks, the second electrodes of each of the light emitting element blocks are connected to each other over the plurality of light emitting element blocks, and any one of the second electrode wirings is provided. To supply the second signal to It is preferable that the light emitting element has a structure in which a p-type semiconductor and an n-type semiconductor are alternately stacked, for example, a light emitting element having a thyristor structure having an anode electrode and a gate electrode. Can be.

〔作用〕[Action]

本発明による発光素子アレイでは、発光素子への第2
の信号の供給を複数の第2の電極の各々について時分割
で行う様にすれば、第1の電極が発光素子ブロック毎に
しか設けられていなくても、総ての発光素子を特定して
発光させることができる。
In the light emitting device array according to the present invention, the second
Is supplied in a time-division manner for each of the plurality of second electrodes, even if the first electrode is provided only for each light-emitting element block, all the light-emitting elements are specified. It can emit light.

従って、発光のための信号を供給する電極が総ての発
光素子の各々に対して設けられている場合に比べて、電
極の数を少なくすることができる。このため、発光素子
の配列ピッチを小さくすることができ、また電極と他の
電気的部品等との接続も少ない。
Therefore, the number of electrodes can be reduced as compared with the case where electrodes for supplying signals for light emission are provided for all of the light emitting elements. For this reason, the arrangement pitch of the light emitting elements can be reduced, and the connection between the electrodes and other electrical components is small.

〔実施例〕〔Example〕

以下、本発明の実施例を第1図〜第4図を参照しなが
ら説明する。
Hereinafter, embodiments of the present invention will be described with reference to FIGS. 1 to 4.

第1図は本実施例の発光素子アレイの等価回路を示す
ものである。発光素子アレイを構成するn個(n:偶数)
の発光素子T(1)、T(2)、T(3)、T(4)、
(5)、T(6)、……、T(n)はpnpn構造を有する
発光サイリスタである。
FIG. 1 shows an equivalent circuit of the light emitting element array of the present embodiment. N light-emitting element arrays (n: even number)
, T (1), T (2), T (3), T (4),
(5), T (6),..., T (n) are light emitting thyristors having a pnpn structure.

発光素子T(1)はアノード電極a1、ゲート電極g1
びカソード電極k1を有している。T(2)〜T(n)の
各発光素子も同様にアノード電極a2〜an、ゲート電極g2
〜gn及びカソード電極k2〜knを夫々有している。
The light-emitting element T (1) the anode electrode a 1, and a gate electrode g 1 and the cathode electrode k 1. T (2) through T anode electrode also similarly each light emitting element of the (n) a 2 ~a n, the gate electrode g 2
To g n and cathode electrodes k 2 to k n , respectively.

n個の発光素子T(1)〜T(n)を、T(1)及び
T(2)を1つの発光素子ブロックとするようにしてn/
2個の発光素子ブロックに分割する。
The n light emitting elements T (1) to T (n) are divided into n / n by making T (1) and T (2) one light emitting element block.
Divide into two light emitting element blocks.

ブロックB1において発光素子T(1)及びT(2)の
アノード電極a1とa2とから成りこれらのアノード電極a1
とa2とに共通な第1の電極A1が構成されている。同様
に、ブロックB2においてT(3)及びT(4)のアノー
ド電極a3とa4とから成る第1の電極A2、……、ブロック
n/2においてT(n−1)及びT(n)のアノード電
極an-1とanとから成る第1の電極An/2が夫々構成され
ている。
Block B the light-emitting element T (1) at 1 and T (2) an anode electrode a 1 and a 2 Metropolitan from become of anode a 1 of
First electrode A 1 common to and a 2 is configured with. Similarly, the anode electrode a 3 and a 4 Metropolitan first electrode A 2 consisting of T (3) and T (4) at block B 2, ......, T (n -1) at block B n / 2 and the first electrode a n / 2 composed of an anode electrode a n-1 and a n of T (n) are respectively configured.

これらの第1の電極A1〜An/2によれば、各発光素子
のアノード電極a1〜anに第1の信号である発光信号を供
給できる。
According to these first electrodes A 1 ~A n / 2, can supply a light emission signal is a first signal to the anode electrode a 1 ~a n of each light emitting element.

また、ブロックB1におけるT(1)のゲート電極g1
ブロックB2におけるT(3)のゲート電極g3、……、ブ
ロックBn/2におけるT(n−1)のゲート電極gn-1
ら成り、各ブロックB1〜Bn/2にまたがってこれらのゲ
ート電極g1、g3、g5、……、gn-1に共通な第2の電極G1
が構成されている。同様に、ゲート電極g2、g4、g6、…
…、gnに共通な第2の電極G2が構成されている。
The gate electrode g 1 of T (1) in the block B 1,
The gate electrode g 3 of T (3) in the block B 2, ......, consists gate electrode g n-1 of T (n-1) in the block B n / 2, across the blocks B 1 ~B n / 2 these gate electrodes Te g 1, g 3, g 5 , ......, g n-1 to the common second electrode G 1
Is configured. Similarly, the gate electrodes g 2 , g 4 , g 6 ,.
..., the second electrode G 2 is formed common to g n.

これらの第2の電極G1、G2によれば、各発光素子のゲ
ート電極g1〜gnに第2の信号である制御信号を供給でき
る。
According to these second electrodes G 1, G 2, can supply a control signal which is a second signal to the gate electrode g 1 to g n of each light emitting element.

なお、カソード電極k1、k2、……、knは接地されて全
て共通の電極kに構成されている(第3図参照)。
Incidentally, the cathode electrode k 1, k 2, ......, k n are configured to all be grounded common electrode k (see FIG. 3).

以上のような発光素子アレイの動作を第2図により説
明する。第2図における2つの曲線は、ゲート電極の電
圧VGを0V及び5Vとしたときのアノード電圧VA・アノード
電流IA特性を夫々示すものである。
The operation of the light emitting element array as described above will be described with reference to FIG. Two curves in FIG. 2 is a diagram showing respectively an anode voltage V A · anode current I A characteristic when the voltage V G of the gate electrode and the 0V and 5V.

制御信号であるゲート電圧VGが5Vの場合、アノード電
圧VAが約6V以上にならないと発光信号であるアノード電
流IAが流れず、発光サイリスタは発光しない。一方、ゲ
ート電圧VGが0Vの場合、アノード電圧VAが約1V以上でア
ノード電流IAが流れて発光サイリスタが発光する。な
お、発光素子の発光強度はアノード電流IAにほぼ比例す
る。
If a control signal gate voltage V G is 5V, the anode voltage V A is the anode current I A does not flow is the emission signal does not exceed about 6V, the light-emitting thyristor emits no light. On the other hand, when the gate voltage V G is 0V, the light-emitting thyristor anode voltage V A is the anode current I A flows at about 1V or emits light. The emission intensity of the light emitting element is substantially proportional to the anode current I A.

以上のような特性から、pnpn構造を有する発光サイリ
スタのゲート電極g1〜gnの電位により発光サイリスタの
発光及び非発光を制御できることがわかる。
From above characteristics, it can be seen that controlling the emission and non-emission of the light-emitting thyristor, the potential of the gate electrode g 1 to g n of the light-emitting thyristor having a pnpn structure.

第1図に示す発光素子アレイにおいて、第2の電極G1
を0V、G2を5Vにする。そして、第1の電極A1〜An/2
通して各アノード電極a1〜anに所望の発光強度に依存し
た発光信号としてのアノード電流IAを流す。すると、第
2の電極G2に接続されているゲート電極g2、g4、……、
gnを有する発光素子T(2)、T(4)、T(6)、…
…、T(n)のアノード電極a2、a4、a6、……、anには
アノード電流IAは流れはないが、第2の電極G1に接続さ
れているゲート電極g1、g3、g5、……、gn-1を有する発
光素子T(1)、T(3)、T(5)、……、T(n−
1)にはアノード電流IAが流れる。
In the light emitting element array shown in FIG. 1, the second electrode G 1
The 0V, the G 2 to 5V. The flow of the anode current I A as a light emitting signal depending on the desired emission intensity through the first electrode A 1 to A n / 2 in the anode a 1 ~a n. Then, the gate electrodes g 2 , g 4 ,... Connected to the second electrode G 2 .
The light emitting elements T (2), T (4), T (6) having g n
..., T anode a 2, a 4, a 6 in (n), ......, a is the anode current I A is not flow through the n, the gate electrode is connected to the second electrode G 1 g 1 , g 3, g 5, ...... , the light-emitting element having a g n-1 T (1) , T (3), T (5), ......, T (n-
1) flows anode current I A to.

次に、第2の電極G1を5V、G2を0Vにすると、上述の場
合と全く逆のことが起こる。
Next, the second electrode G 1 5V, when the G 2 to to 0V, and at all happen to be opposite to the case described above.

このように本実施例の発光素子アレイは、第1の電極
A1〜An/2及び第2の電極G1、G2とを具備することによ
って偶数番号の発光素子T(2)、T(4)、T
(6)、……、T(n)と奇数番号の発光素子T
(1)、T(3)、T(5)、……、T(n−1)とを
時分割で発光させることができる。
As described above, the light emitting element array of the present embodiment has the first electrode
By providing A 1 to An / 2 and the second electrodes G 1 , G 2 , even-numbered light emitting elements T (2), T (4), T
(6),..., T (n) and odd-numbered light emitting elements T
(1), T (3), T (5),..., T (n−1) can be emitted in time division.

さらに、第1の電極によっても発光を制御できるか
ら、結局総ての発光素子T(1)〜T(n)を特定して
発光することができる。
Further, since the light emission can be controlled by the first electrode, it is possible to eventually specify all the light emitting elements T (1) to T (n) to emit light.

本実施例において、n個の発光素子から構成された発
光素子アレイに設けることの必要な電極の総数をYとす
ると、 Y=n/2+2+1 (1) である。ここで“n/2"は第1の電極の数、“2"は第2の
電極の数及び“1"は全発光素子に共通なカソード電極の
数である。
In this embodiment, assuming that the total number of electrodes required to be provided in a light-emitting element array composed of n light-emitting elements is Y, Y = n / 2 + 2 + 1 (1). Here, “n / 2” is the number of first electrodes, “2” is the number of second electrodes, and “1” is the number of cathode electrodes common to all light emitting elements.

一般に第2の電極の数がmの場合、発光素子アレイに
設けることの必要な電極の総数Yは、 Y=n/m+m+1 (2) である。電極の総数Yを最小にするには式(2)から、 m=n1/2 (3) であればよいことがわかる。この場合の電極の総数Yは
式(2)及び(3)から、 Y=2n1/2+1 (4) である。
In general, when the number of second electrodes is m, the total number Y of electrodes required to be provided in the light emitting element array is Y = n / m + m + 1 (2). From equation (2), it can be seen that m = n 1/2 (3) is sufficient to minimize the total number Y of the electrodes. From the equations (2) and (3), the total number Y of electrodes in this case is Y = 2n 1/2 +1 (4).

従来例において、例えば第7図及び第8図に示す発光
素子アレイに設けることの必要な電極の総数YCは、全発
光素子に共通な接地された電極を含めて、 YC=n+1 (5) である。
In the prior art, for example, the total number Y C of required electrodes be provided in the light-emitting element array shown in FIGS. 7 and 8, including a common grounded electrode in all the light emitting elements, Y C = n + 1 ( 5 ).

上記式(4)及び(5)を比較すると、n=4のとき
の両者の電極の数は同じになるが、通常nは4よりも大
きく、nが大きくなればなるほど両者の電極の数の差は
増大することがわかる。
Comparing the above formulas (4) and (5), the number of both electrodes is the same when n = 4, but usually n is larger than 4, and as n increases, the number of both electrodes decreases. It can be seen that the difference increases.

従って、本発明における発光素子アレイに設けること
の必要な電極の数は発光素子の数が多くなればなるほ
ど、第7図及び第8図に示す従来例の発光素子アレイの
場合よりもかなり減ることがわかる。
Therefore, the number of electrodes required to be provided in the light emitting element array in the present invention is considerably reduced as the number of light emitting elements increases, as compared with the case of the conventional light emitting element array shown in FIG. 7 and FIG. I understand.

次に、以上のような構成の発光素子アレイの具体的な
構造例について説明する。第3図は発光素子アレイを半
導体基体上に実際に形成した場合の構造を示す断面図で
ある。
Next, a specific structure example of the light emitting element array having the above-described configuration will be described. FIG. 3 is a cross-sectional view showing a structure when a light emitting element array is actually formed on a semiconductor substrate.

この発光素子アレイは次のような手順で作成すること
ができる。まず、n型半導体基体1上にn型半導体層2
4、p型半導体層23、n型半導体層22及びp型半導体層2
1を順次に形成する。次に、上述の半導体層21〜24が形
成された基体1にフォトエッチング法を適用することに
よって、個々の発光素子を形成する。
This light emitting element array can be prepared by the following procedure. First, an n-type semiconductor layer 2 is formed on an n-type semiconductor substrate 1.
4, p-type semiconductor layer 23, n-type semiconductor layer 22, and p-type semiconductor layer 2
1 are sequentially formed. Next, individual light emitting elements are formed by applying a photoetching method to the base 1 on which the above-described semiconductor layers 21 to 24 are formed.

このようにして半導体層21〜24から構成される発光素
子T(1)、T(2)、T(3)……を形成できる。
In this way, light emitting elements T (1), T (2), T (3)... Composed of semiconductor layers 21 to 24 can be formed.

以上の各発光素子においてp型半導体層21をアノード
電極a1、a2、a3……及びn型半導体層22をゲート電極
g1、g2、g3……とする。そして、金属配線材料により、
上述のアノード電極から第1の電極A1、A2……を夫々形
成し、また上述のゲート電極から第2の電極G1及びG2
夫々形成する。
In each of the above light-emitting elements, the p-type semiconductor layer 21 is used as an anode electrode a 1 , a 2 , a 3 ... And the n-type semiconductor layer 22 is used as a gate electrode.
g 1 , g 2 , g 3 ... And, depending on the metal wiring material,
The first electrodes A 1 , A 2 ... Are respectively formed from the above-mentioned anode electrodes, and the second electrodes G 1 and G 2 are respectively formed from the above-mentioned gate electrodes.

なお、カソード電極として、n型半導体基体1から全
発光素子に共通なカソード電極kを構成することができ
る。
Note that a cathode electrode k common to all light emitting elements can be formed from the n-type semiconductor substrate 1 as the cathode electrode.

なお、半導体基体1の半導体材料としてはGaAsが一般
的であるが、これに限定されるものではなく何であって
もよい。半導体基体1上に形成される各半導体層21〜24
の半導体材料は、所望の発光波長によって自由に選択さ
れる。例えば、各半導体層21〜24にGaAsを用いると発光
波長は900nm程度である。またAlGaAsを用いた場合Alの
組成を変えることによって、600nm台まで自由にその発
光波長を変えることができる。
The semiconductor material of the semiconductor substrate 1 is generally GaAs, but is not limited to this and may be any material. Semiconductor layers 21 to 24 formed on semiconductor substrate 1
Is freely selected according to a desired emission wavelength. For example, when GaAs is used for each of the semiconductor layers 21 to 24, the emission wavelength is about 900 nm. When AlGaAs is used, the emission wavelength can be freely changed up to the order of 600 nm by changing the Al composition.

次に、以上のような発光素子アレイを発光素子アレイ
チップに構成した例について第4図により説明する。
Next, an example in which the light emitting element array as described above is configured as a light emitting element array chip will be described with reference to FIG.

なお、第4図において第8図と同一部分には同一符号
を付けてその説明は省略する。また、この発光素子アレ
イチップは、第5図及び第6図により既述したLEDプリ
ンタのLEDアレイを構成するのに用いることができるも
のである。
In FIG. 4, the same portions as those in FIG. 8 are denoted by the same reference numerals, and description thereof will be omitted. The light emitting element array chip can be used to constitute the LED array of the LED printer described above with reference to FIGS.

第4図に示すように、発光素子アレイチップ100に
は、第8図に示したのと同じ形状の発光領域100aが第8
図と同様のピッチで配列されている。また、発光素子ア
レイチップ100の端には第2の電極G1、G2が配置され、
各発光領域100aの両側には第1の電極A1、A2、A3……が
夫々配置されている。
As shown in FIG. 4, the light emitting element array chip 100 has a light emitting region 100a having the same shape as that shown in FIG.
They are arranged at the same pitch as in the figure. Further, second electrodes G 1 and G 2 are arranged at the end of the light emitting element array chip 100,
First electrodes A 1 , A 2 , A 3 ... Are arranged on both sides of each light emitting region 100a.

相隣り合う2つの発光素子の各アノード電極が第1の
電極A1、A2、A3……を夫々構成している。そして、奇数
列の駆動電極A1、A3、A5……は第4図の紙面上側に、偶
数列の駆動電極A2、A4、A6……は同じく下側に配置され
ている。第1の電極A1、A2、A3……と第2の電極G1、G2
とは駆動IC101の電極101cにワイヤボンディング法によ
り夫々接続されている。
Each anode electrode of two light emitting elements adjacent to each other constitutes first electrodes A 1 , A 2 , A 3, ... Respectively. The odd-numbered drive electrodes A 1 , A 3 , A 5, ... Are arranged on the upper side of FIG. 4, and the even-numbered drive electrodes A 2 , A 4 , A 6 ,. . The first electrodes A 1 , A 2 , A 3 ... And the second electrodes G 1 , G 2
Are respectively connected to the electrodes 101c of the drive IC 101 by a wire bonding method.

以上のように構成された発光素子アレイチップ100に
よれば、第8図に示すアレイチップ103と比較するとわ
かるように、電極の配列ピッチを第8図の場合より2倍
程度粗くして並べることができる。また、第2の電極
G1、G2も支障なく配置できる。
According to the light emitting element array chip 100 configured as described above, as can be seen from the comparison with the array chip 103 shown in FIG. 8, the arrangement pitch of the electrodes is roughly twice as large as that in FIG. Can be. Also, the second electrode
G 1 and G 2 can be arranged without any trouble.

従って、第7図及び第8図に示す従来例のものよりも
ワイヤボンディングが行い易くなり、その工数も削減で
きるから、このような発光素子アレイチップ100による
と発光素子アレイの高信頼化及び低価格化が実現でき
る。
Therefore, wire bonding is easier to perform than in the conventional example shown in FIGS. 7 and 8, and the number of steps can be reduced. According to such a light emitting element array chip 100, the light emitting element array can be made highly reliable and low. Price can be realized.

また、第8図に示す従来例のものと同じ電極の配列ピ
ッチにすれば、約2倍の発光素子を発光素子アレイチッ
プに並べることができて発光素子を高密度に配置できる
から、このような発光素子アレイチップによれば発光素
子アレイの高解像度化が実現できる。従って、またLED
プリンタの高解像度化にも寄与できる。
Also, if the same electrode arrangement pitch as that of the conventional example shown in FIG. 8 is used, approximately twice as many light emitting elements can be arranged on the light emitting element array chip and the light emitting elements can be arranged at a high density. According to such a light emitting element array chip, high resolution of the light emitting element array can be realized. Therefore, also LED
It can also contribute to higher resolution printers.

以上のように本実施例では発光素子として、最も簡単
な構造の発光サイリスタを用いたが、発光効率を上げる
ために例えばダブルヘテロ構造のようなより複雑な構
造、例えば6層以上の層構成を用いても同様の機能を達
成できて同様の効果が得られる。また、発光素子として
静電誘導(SI)サイリスタまたは電界制御サイリスタ
(FCT)などを用いることができる。
As described above, in this embodiment, a light-emitting thyristor having the simplest structure was used as a light-emitting element. However, in order to increase luminous efficiency, a more complex structure such as a double hetero structure, for example, a layer structure of six or more layers was used. Even if used, the same function can be achieved and the same effect can be obtained. Further, an electrostatic induction (SI) thyristor, an electric field control thyristor (FCT), or the like can be used as a light-emitting element.

さらに、用いることのできる発光素子は上述のような
発光サイリスタに限定されるものではなく、発光素子の
発光可能及び発光不可能を制御できる電極及び発光信号
を印加する電極を備えたものであれば何でも用いること
ができる。
Further, the light-emitting element that can be used is not limited to the light-emitting thyristor as described above, and any light-emitting element having an electrode that can control light emission of the light-emitting element and light emission non-emission and an electrode that applies a light-emitting signal is provided. Anything can be used.

また、2次元あるいは3次元的に多数の発光素子が配
置された発光素子アレイでも同様な効果を得ることがで
きる。
A similar effect can be obtained with a light-emitting element array in which a large number of light-emitting elements are arranged two-dimensionally or three-dimensionally.

〔発明の効果〕〔The invention's effect〕

本発明による発光素子アレイでは、発光素子の配列ピ
ッチを小さくすることができるので、高解像度化が可能
である。
In the light emitting element array according to the present invention, the arrangement pitch of the light emitting elements can be reduced, so that high resolution can be achieved.

また、電極と他の電気的部品等との接続が少ないの
で、低価格化及び高信頼化が可能である。
In addition, since there is little connection between the electrodes and other electrical components, cost reduction and high reliability can be achieved.

【図面の簡単な説明】[Brief description of the drawings]

第1図〜第4図は本発明の実施例を示すものであって、
第1図は発光素子として発光サイリスタを用いた発光素
子アレイの等価回路、第2図は第1図に示す発光サイリ
スタのアノード電圧・アノード電極特性曲線、第3図は
第1図に示す発光素子アレイの具体的な構造例を示す断
面図、第4図は駆動ICと第1図に示す発光素子アレイと
の具体的な配置状態を示すための平面図である。第5図
〜第8図は従来例を示すものであって、第5図は第1図
及び第7図に示す発光素子アレイを用いることのできる
従来の光プリンタの概略的な断面図、第6図は第5図に
示すロッドレンズアレイ及び感光ドラムに対する発光素
子アレイの位置関係を示すための斜視図、第7図は従来
の発光素子アレイの等価回路、第8図は駆動ICと第7図
に示す発光素子アレイとの具体的な配置状態を示すため
の平面図である。 なお図面に用いられている符号において、 T(1)〜T(n)……n個の発光素子 B1〜Bn/2……発光素子ブロック A1〜An/2……第1の電極 G1、G2……第2の電極 である。
1 to 4 show an embodiment of the present invention.
1 is an equivalent circuit of a light emitting element array using a light emitting thyristor as a light emitting element, FIG. 2 is an anode voltage / anode electrode characteristic curve of the light emitting thyristor shown in FIG. 1, and FIG. 3 is a light emitting element shown in FIG. FIG. 4 is a cross-sectional view showing a specific example of the structure of the array, and FIG. 4 is a plan view showing a specific arrangement of the driving IC and the light emitting element array shown in FIG. 5 to 8 show a conventional example, and FIG. 5 is a schematic sectional view of a conventional optical printer which can use the light emitting element array shown in FIGS. 1 and 7. 6 is a perspective view showing the positional relationship of the light emitting element array with respect to the rod lens array and the photosensitive drum shown in FIG. 5, FIG. 7 is an equivalent circuit of the conventional light emitting element array, and FIG. FIG. 3 is a plan view showing a specific arrangement state with the light emitting element array shown in the figure. In the reference numerals used in the drawings, T (1) to T (n)... N light emitting elements B 1 to B n / 2 ... Light emitting element blocks A 1 to An / 2 . Electrodes G 1 , G 2 ... Are second electrodes.

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】各々が第3の電極を共通の電極として持つ
と共に、第1の電極及び第2の電極間に制御信号が供給
されたときに、前記第1の電極及び前記第3の電極間に
主電流が流れて発光し得る発光素子を少なくとも2個有
する発光素子ブロックが複数個備えられ、 前記発光素子の発光部分は一列状に配置されており、 前記発光素子ブロックの各発光素子は第1の電極を共通
とし、 前記共通の第1の電極のいずれかに第1の信号を供給
し、 前記発光素子ブロックは、該ブロックの発光素子数に対
応した数の前記第2の電極を持ち、 前記各発光素子ブロックの前記第2の電極は、前記複数
個の発光素子ブロックに亙って配線接続されており、前
記第2の電極配線のいずれかに、第2の信号を供給する
ことを特徴とする発光素子アレイ。
1. Each of the first and third electrodes has a third electrode as a common electrode, and when a control signal is supplied between the first and second electrodes. A plurality of light-emitting element blocks each including at least two light-emitting elements capable of emitting light when a main current flows therebetween are provided, and light-emitting portions of the light-emitting elements are arranged in a line. A first electrode is used in common, a first signal is supplied to one of the common first electrodes, and the light-emitting element block has a number of the second electrodes corresponding to the number of light-emitting elements in the block. And the second electrode of each of the light emitting element blocks is wired and connected over the plurality of light emitting element blocks, and supplies a second signal to any of the second electrode wirings. A light-emitting element array, characterized in that:
【請求項2】p形半導体とn形半導体とが交互に積層さ
れた構造を前記発光素子が有している請求項1記載の発
光素子アレイ。
2. The light emitting device array according to claim 1, wherein said light emitting device has a structure in which p-type semiconductors and n-type semiconductors are alternately stacked.
JP33448589A 1989-12-22 1989-12-22 Light emitting element array Expired - Fee Related JP2807910B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33448589A JP2807910B2 (en) 1989-12-22 1989-12-22 Light emitting element array

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33448589A JP2807910B2 (en) 1989-12-22 1989-12-22 Light emitting element array

Publications (2)

Publication Number Publication Date
JPH03194978A JPH03194978A (en) 1991-08-26
JP2807910B2 true JP2807910B2 (en) 1998-10-08

Family

ID=18277924

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33448589A Expired - Fee Related JP2807910B2 (en) 1989-12-22 1989-12-22 Light emitting element array

Country Status (1)

Country Link
JP (1) JP2807910B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004179368A (en) * 2002-11-27 2004-06-24 Nippon Sheet Glass Co Ltd Light emitting thyristor and light emitting device array chip
JP2007036049A (en) * 2005-07-28 2007-02-08 Kyocera Corp Light emitting device and image recording apparatus
KR100740444B1 (en) * 2000-01-31 2007-07-19 후지제롯쿠스 가부시끼가이샤 Light-emitting thyristor matrix array and driver circuit
KR100742520B1 (en) * 2000-01-31 2007-08-02 후지제롯쿠스 가부시끼가이샤 Light Emitting Thyristor Matrix Array
WO2007097347A1 (en) 2006-02-20 2007-08-30 Kyocera Corporation Light emitting element array, light emitting device, and image forming device

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11192744A (en) 1997-12-29 1999-07-21 Canon Inc Led array drive device and method
JPH11340498A (en) 1998-05-29 1999-12-10 Canon Inc Drive controller and image recorder
JP2000203078A (en) 1999-01-18 2000-07-25 Canon Inc Drive controller and control method
US6563526B1 (en) 1999-01-22 2003-05-13 Canon Kabushiki Kaisha Image formation apparatus
JP2001102626A (en) 1999-07-28 2001-04-13 Canon Inc Led chip, led chip array, led array head and imaging apparatus
JP2001096805A (en) 1999-07-29 2001-04-10 Canon Inc Flexible cable, mounting method thereof, semiconductor element or led array head having flexible cable and image forming apparatus having led array head
US7042591B1 (en) 1999-07-30 2006-05-09 Canon Kabushiki Kaisha Image exposure apparatus and image forming apparatus
US6710794B1 (en) 1999-08-31 2004-03-23 Canon Kabushiki Kaisha Light print head
JP4693199B2 (en) 1999-09-20 2011-06-01 キヤノン株式会社 Recording device
JP2001096802A (en) 1999-10-04 2001-04-10 Canon Inc Method for production of led array head
JP4289743B2 (en) 1999-10-26 2009-07-01 キヤノン株式会社 Image forming apparatus
JP2001308375A (en) * 2000-04-24 2001-11-02 Nippon Sheet Glass Co Ltd Light-emitting element and light-emitting element array
JP2001326383A (en) * 2000-05-16 2001-11-22 Hitachi Cable Ltd Light-emitting diode array
JP4292747B2 (en) * 2002-02-25 2009-07-08 富士ゼロックス株式会社 Light emitting thyristor and self-scanning light emitting element array
JP5225592B2 (en) * 2006-02-20 2013-07-03 京セラ株式会社 Light emitting element array, light emitting device, and image forming apparatus
JP4885760B2 (en) * 2006-02-20 2012-02-29 京セラ株式会社 Light emitting element array, light emitting device, and image forming apparatus
EP2169731B1 (en) 2007-06-25 2012-10-31 Kyocera Corporation Light-emitting element array, light-emitting device, and image forming device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5240837B2 (en) * 1972-03-23 1977-10-14
JPS54102886A (en) * 1978-01-31 1979-08-13 Futaba Denshi Kogyo Kk Light emitting diode indicator
JPS60201679A (en) * 1984-03-26 1985-10-12 Rohm Co Ltd Light-emitting display device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100740444B1 (en) * 2000-01-31 2007-07-19 후지제롯쿠스 가부시끼가이샤 Light-emitting thyristor matrix array and driver circuit
KR100742520B1 (en) * 2000-01-31 2007-08-02 후지제롯쿠스 가부시끼가이샤 Light Emitting Thyristor Matrix Array
JP2004179368A (en) * 2002-11-27 2004-06-24 Nippon Sheet Glass Co Ltd Light emitting thyristor and light emitting device array chip
JP2007036049A (en) * 2005-07-28 2007-02-08 Kyocera Corp Light emitting device and image recording apparatus
JP4607696B2 (en) * 2005-07-28 2011-01-05 京セラ株式会社 Light emitting device and image recording device
WO2007097347A1 (en) 2006-02-20 2007-08-30 Kyocera Corporation Light emitting element array, light emitting device, and image forming device

Also Published As

Publication number Publication date
JPH03194978A (en) 1991-08-26

Similar Documents

Publication Publication Date Title
JP2807910B2 (en) Light emitting element array
US6614055B1 (en) Surface light-emitting element and self-scanning type light-emitting device
US8581952B2 (en) Light-emitting device, driving method of light-emitting device, light-emitting chip, print head and image forming apparatus
JPH01238962A (en) Light emitting device array and its driving method
WO2007097347A1 (en) Light emitting element array, light emitting device, and image forming device
JP3647968B2 (en) Self-scanning light emitting device
JP4543487B2 (en) Lighting method of optical printer head
JP2007250958A (en) Light-emitting element array
JP2846135B2 (en) Driving method of light emitting element array
JP5086345B2 (en) Light emitting element array, light emitting device, and image forming apparatus
JP4068172B2 (en) Surface emitting thyristor and self-scanning light emitting device
US20120249712A1 (en) Light-emitting chip, print head, and image forming apparatus
US20120163868A1 (en) Drive device, led array, led head, and image forming apparatus provided therewith
JP4281237B2 (en) Self-scanning light emitting device array chip
JP2004181741A (en) Self-scan type light emitting element array chip and optical writing head
JP4607696B2 (en) Light emitting device and image recording device
JP4182727B2 (en) Self-scanning light emitting element array, optical printer head, optical printer
JP3595044B2 (en) Self-scanning light emitting device and optical printer device using the same
JP3224337B2 (en) Light emitting chip and light emitting device using the same
JP3562884B2 (en) Self-scanning light emitting device, light source for optical printer, and optical printer
JP2009262419A (en) Light emitting device and image forming apparatus
JPH06177431A (en) Light-emitting device array and optical printing head employing light-emitting device array
JPH0985985A (en) Photoprinting head and rod lens unit
JPH11330560A (en) Driving method of optical print head
JP4359964B2 (en) Light emitting device array device

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070731

Year of fee payment: 9

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070731

Year of fee payment: 9

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070731

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080731

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090731

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees