JPH06177431A - Light-emitting device array and optical printing head employing light-emitting device array - Google Patents

Light-emitting device array and optical printing head employing light-emitting device array

Info

Publication number
JPH06177431A
JPH06177431A JP32952392A JP32952392A JPH06177431A JP H06177431 A JPH06177431 A JP H06177431A JP 32952392 A JP32952392 A JP 32952392A JP 32952392 A JP32952392 A JP 32952392A JP H06177431 A JPH06177431 A JP H06177431A
Authority
JP
Japan
Prior art keywords
light emitting
emitting element
element array
light
wirings
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32952392A
Other languages
Japanese (ja)
Inventor
Yukio Nakamura
幸夫 中村
Ichimatsu Abiko
一松 安孫子
Katsuzo Uenishi
勝三 上西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP32952392A priority Critical patent/JPH06177431A/en
Publication of JPH06177431A publication Critical patent/JPH06177431A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device

Landscapes

  • Led Devices (AREA)
  • Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
  • Facsimile Heads (AREA)

Abstract

PURPOSE:To provide a light-emitting device array which facilitates reduction of the number of wire bonding positions for connections to an external circuit and reduction of the number of driving devices for a driving IC in comparison with a conventional constitution. CONSTITUTION:A light emitting device array has following components (a)-(d) on a GaAs substrate 41. (a): (n) pieces of light-emitting devices 43. (b): (n) pieces of switching devices 45 which correspond to the respective light-emitting devices 43 and have respective 1st terminals 45a, 2nd terminals 45b and control terminals 45c. (c): (m) lines of first wirings 47 with which the control terminals 45c of respective (n/m) pieces of the switching devices 45 among (n) pieces of the switching devices 45 are connected to each other. (d): (n/m) lines of second wirings 49 with which the 2nd terminals 45b of (m) pieces of the switching devices which are selected from respective (m) groups of the switching devices which are classified in accordance with the first wirings 47 without overlapping.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】この発明は、発光素子アレイ及び
これを用いた光プリントヘッドに関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a light emitting element array and an optical print head using the same.

【０００２】[0002]

【従来の技術】電子写真方式により画像を形成する場合
例えば光プリンタと称される画像形成装置が使用され
る。図９は、この光プリンタの一例を示した構成図であ
り、発光ダイオード（以下、ＬＥＤと略称することもあ
る。）をアレイ状に配置したＬＥＤアレイを光源として
用いた光プリンタの、一般的な構成を概略的に示したブ
ロック図である。この光プリンタは、上記ＬＥＤアレイ
１１を複数個（図９では１個示している。）具えた光プ
リントヘッド１３と、これらＬＥＤアレイ１１の光を収
束するための収束性ロッドレンズアレイ１５と、感光体
ドラム１７と、帯電器１９と、現像器２１と、転写器２
３とを具えている。なお、図９において、２５は印字デ
ータ入力部であり例えばイメージセンサやコンピュタな
どである。さらに、２７はＬＥＤアレイ１１の各ＬＥＤ
を駆動するためのＩＣであり、２９は画像が形成される
媒体であり例えば用紙である。2. Description of the Related Art When an image is formed by an electrophotographic method, an image forming apparatus called an optical printer is used, for example. FIG. 9 is a configuration diagram showing an example of this optical printer, which is a general optical printer using an LED array in which light emitting diodes (hereinafter, also abbreviated as LEDs) are arranged in an array as a light source. FIG. 3 is a block diagram schematically showing another configuration. This optical printer has an optical print head 13 including a plurality of LED arrays 11 (one is shown in FIG. 9), a converging rod lens array 15 for converging the light of these LED arrays 11, Photoconductor drum 17, charging device 19, developing device 21, transfer device 2
3 and 3. In FIG. 9, reference numeral 25 denotes a print data input unit such as an image sensor or a computer. Furthermore, 27 is each LED of the LED array 11.
And 29 is a medium for forming an image, such as a sheet of paper.

【０００３】ここで、上記光プリンタ中のプリントヘッ
ド１３の詳細な構成は、例えば特開平２−１７５２７０
号公報に示されており、次のようなものとされていた。
図１０及び図１１はその説明図である。特に、図１０は
この光プリントヘッド１３の全体構成を概略的に示した
平面図である。また、図１１は図１０中のＲ部分を拡大
して示した斜視図である。この図１０中にＳで示した方
向から見た側面図がちょうど上記図９中の光プリントヘ
ッドの図に相当する。Here, the detailed structure of the print head 13 in the optical printer is described in, for example, Japanese Patent Laid-Open No. 2-175270.
It is described in Japanese Patent Publication No. Gazette and is as follows.
10 and 11 are explanatory diagrams thereof. In particular, FIG. 10 is a plan view schematically showing the overall structure of the optical print head 13. FIG. 11 is an enlarged perspective view of the R portion in FIG. The side view seen from the direction indicated by S in FIG. 10 corresponds exactly to the view of the optical print head in FIG.

【０００４】この光プリントヘッド１３では、図１０に
示したように、基板３１上に、ＬＥＤアレイ１１が直線
状に複数個配置され、さらに、各ＬＥＤアレイ１１の横
にＬＥＤアレイ１１に対応する数のＬＥＤ駆動用ＩＣ
（集積回路）２７が直線状に配置されている。そして、
図１１に示したように、各ＬＥＤアレイ１１の個別のＬ
ＥＤ１１ａは、その電極１１ｘを介し、対応する駆動用
ＩＣの個別の端子（図示は省略）にワイヤ３３によって
接続されている。この光プリントヘッド１３では、各Ｌ
ＥＤアレイ１１中の個別のＬＥＤ１１ａのピッチＰ（図
１１参照）は、要求される解像度によって決まる。要求
される解像度が例えば３００ドット／インチの場合な
ら、上記ピッチＰは、８４．６μｍとされる。したがっ
て、この場合の光プリントヘッドではワイヤ３３のピッ
チも、ほぼ８０μｍ程度になる。さらに、この光プリン
トヘッドでは、基板３１に搭載するＬＥＤアレイ１１の
個数は、上記要求される解像度と、１個のＬＥＤアレイ
１１が何個の個別ＬＥＤ１１ａを具えるかということ
と、要求される印字幅がどのくらいかということで主に
決定される。１個のＬＥＤアレイでの個別のＬＥＤ数
は、ＬＥＤアレイを作製するための半導体基板の大きさ
や製造上の理由により主に決定され、６４〜１２８個と
されることが多い。したがって、要求される解像度が３
００ドット／インチで、ＬＥＤアレイ１１が個別のＬＥ
Ｄを６４個具えるもので、かつ、印字幅がＡ４用紙サイ
ズの場合で考えると、基板３１に搭載するＬＥＤアレイ
１１の数は、４０個になる。In this optical print head 13, as shown in FIG. 10, a plurality of LED arrays 11 are linearly arranged on a substrate 31, and each LED array 11 is arranged next to each LED array 11. Number of LED driving ICs
(Integrated circuit) 27 is arranged in a straight line. And
As shown in FIG. 11, the individual L of each LED array 11 is
The ED 11a is connected by a wire 33 to an individual terminal (not shown) of the corresponding driving IC via the electrode 11x. In this optical print head 13, each L
The pitch P (see FIG. 11) of the individual LEDs 11a in the ED array 11 depends on the required resolution. When the required resolution is, for example, 300 dots / inch, the pitch P is 84.6 μm. Therefore, in the optical print head in this case, the pitch of the wires 33 is also about 80 μm. Further, in this optical print head, the number of LED arrays 11 mounted on the substrate 31 is required to be the above-mentioned required resolution and how many individual LEDs 11a each LED array 11 has. It is mainly determined by the print width. The number of individual LEDs in one LED array is mainly determined by the size of the semiconductor substrate for manufacturing the LED array and manufacturing reasons, and is often 64 to 128. Therefore, the required resolution is 3
LE with individual LED array 11 at 00 dots / inch
Considering the case where 64 Ds are provided and the print width is A4 paper size, the number of LED arrays 11 mounted on the substrate 31 is 40.

【０００５】一方、各ＬＥＤアレイ１１を駆動するため
に光プリントヘッド１３に設けられた各駆動用ＩＣ２７
はそれぞれ、図１２に示したように、シフトレジスタ回
路２７ａとラッチ回路２７ｂとアンド回路２７ｃとドラ
イバ回路２７ｄとで構成されていた。シフトレジスタ回
路には印字データ及びクロック信号が入力される。ラッ
チ回路２７ｂにはラッチ信号が入力される。アンド回路
２７ｃにはストローブ信号が入力される。ドライバ回路
には電源電圧ＶDDが入力される。On the other hand, each driving IC 27 provided in the optical print head 13 for driving each LED array 11
As shown in FIG. 12, each is composed of a shift register circuit 27a, a latch circuit 27b, an AND circuit 27c, and a driver circuit 27d. Print data and a clock signal are input to the shift register circuit. A latch signal is input to the latch circuit 27b. The strobe signal is input to the AND circuit 27c. The power supply voltage V DD is input to the driver circuit.

【０００６】この光プリントヘッド１３では次のように
感光体ドラム１７（図９参照）へ光照射が行なわれる。
先ず、一行分の印字データが、クロック信号に応じ、シ
フトレジスタ回路２７ａに入力される。ラッチ回路２７
ｂはラッチ信号に応じシフトレジスタ回路２７ａから上
記印字データを取り込む。アンド回路２７ｃは、ストロ
ーブ信号が入力されている間、印字データをドライバ回
路２７ｄに出力する。ドライバ回路２７ｄは、ＬＥＤア
レイ中の個別のＬＥＤのうちの発光の指定の印字データ
が供給された個別のＬＥＤに対し、電源電圧ＶDDから一
定の電流例えば５ｍＡをワイヤ３３を通じ供給する。こ
の電流が供給された個別のＬＥＤが発光する。そして、
光プリンタでは、上述のように発光した個別のＬＥＤの
光が、図９に示したように、収束性ロツドレンズアレイ
１５により感光体ドラム１７に照射される。これにより
感光体ドラム１７に静電潜像が形成される。ドラム上に
形成された静電潜像は感光体ドラム１７の回転に伴い現
像器２１と対向する位置に送られる。この位置では静電
潜像にトナーが付着し現像が行なわれる。その後、転写
器２３によりこのトナーが用紙２９上に転写され、用紙
２９上に画像が形成される。In the optical print head 13, the photosensitive drum 17 (see FIG. 9) is irradiated with light as follows.
First, the print data for one line is input to the shift register circuit 27a according to the clock signal. Latch circuit 27
The print data b is fetched from the shift register circuit 27a in response to the latch signal. The AND circuit 27c outputs the print data to the driver circuit 27d while the strobe signal is being input. The driver circuit 27d supplies a constant current, for example, 5 mA from the power supply voltage V DD through the wire 33 to the individual LEDs of the individual LEDs in the LED array to which the print data for designating the light emission is supplied. The individual LEDs supplied with this current emit light. And
In the optical printer, the individual LED light emitted as described above is applied to the photosensitive drum 17 by the converging rod lens array 15 as shown in FIG. As a result, an electrostatic latent image is formed on the photoconductor drum 17. The electrostatic latent image formed on the drum is sent to a position facing the developing device 21 as the photosensitive drum 17 rotates. At this position, toner adheres to the electrostatic latent image and development is performed. Thereafter, the toner is transferred onto the paper 29 by the transfer device 23, and an image is formed on the paper 29.

【０００７】[0007]

【発明が解決しようとする課題】しかしながら、従来の
光プリントヘッドで用いられていた発光素子アレイで
は、光プリントヘッドを構成する場合個別のＬＥＤと、
駆動用ＩＣの個別の端子とを、ワイヤによって１対１対
応でそれぞれ接続する必要があった。そのため、解像度
が例えば３００ドット／インチで、印字サイズが例えば
Ａ４サイズの光プリントヘッドの例で考えると、２５６
０本のワイヤを、発光素子アレイ（ＬＥＤアレイ）と駆
動用ＩＣとの間にワイヤボンドする必要があるので、そ
のための工数がかかるという問題点があった。さらに、
発光素子アレイ数と同数の駆動用ＩＣ（詳細には発光素
子数と同数の駆動素子を有する駆動用ＩＣ）が必要であ
るため、光プリントヘッドのコストを高めてしまうとい
う問題点があった。However, in the light emitting element array used in the conventional optical print head, when the optical print head is configured, individual LEDs are used,
It was necessary to connect the individual terminals of the driving IC to each other in a one-to-one correspondence with wires. Therefore, considering an example of an optical print head having a resolution of 300 dots / inch and a print size of A4 size, for example, 256
Since it is necessary to wire-bond zero wires between the light emitting element array (LED array) and the driving IC, there is a problem that the number of man-hours for that is increased. further,
Since the same number of driving ICs as the number of light emitting element arrays (specifically, driving ICs having the same number of driving elements as the number of light emitting elements) are required, there is a problem that the cost of the optical print head is increased.

【０００８】また、イメージ画像の出力の多様化、フォ
ントの多様化に伴い、より解像度の高い光プリントヘッ
ド例えば１２００ドット／インチの解像度の光プリント
ヘッドを構成する例を考えた場合、個別のＬＥＤは２１
μｍピッチで配列させる必要があるため、上述の従来構
成ではワイヤも２０μｍ程度のピッチでボンディングす
る必要がある。しかし、現状のワイヤボンディング技術
ではこのようなワイヤボンディグは困難であった。Further, in consideration of an example of constructing an optical print head having a higher resolution, for example, an optical print head having a resolution of 1200 dots / inch, in consideration of diversification of output of image images and diversification of fonts, individual LEDs are considered. Is 21
Since it is necessary to arrange the wires at a pitch of μm, it is necessary to bond the wires at a pitch of about 20 μm in the above-described conventional configuration. However, such wire bonding is difficult with the current wire bonding technology.

【０００９】この出願はこのような点に鑑みなされたも
のであり、従ってこの出願の第一発明の目的は、従来に
比べ、発光素子アレイと発光素子駆動用ＩＣとの接続点
数を低減でき、該駆動用ＩＣの個数を低減でき、かつ、
高解像度化の容易な構造を有した発光素子アレイを提供
することにある。また、この出願の第二発明の目的は、
第一発明の発光素子アレイを有効に利用し得る光プリン
トヘッドを提供することにある。This application has been made in view of the above point. Therefore, an object of the first invention of this application is to reduce the number of connection points between the light emitting element array and the light emitting element driving IC, as compared with the prior art. The number of driving ICs can be reduced, and
An object of the present invention is to provide a light emitting element array having a structure that facilitates high resolution. The purpose of the second invention of this application is
An object of the present invention is to provide an optical print head which can effectively utilize the light emitting element array of the first invention.

【００１０】[0010]

【課題を解決するための手段】この目的の達成を図るた
め、第一発明の発光素子アレイによれば、半導体基板
と、該半導体基板に形成された下記の（ａ）〜（ｄ）と
を具えたことを特徴とする。ただし、下記のｍ，ｎは、
ｍ＞２かつｎ＞ｍを満足する整数である。In order to achieve this object, according to the light emitting element array of the first invention, a semiconductor substrate and the following (a) to (d) formed on the semiconductor substrate are provided. It is characterized by having However, the following m and n are
It is an integer that satisfies m> 2 and n> m.

【００１１】（ａ）ｎ個の発光素子。(A) n light emitting elements.

【００１２】（ｂ）前述のｎ個の発光素子に１対１対応
で第１の端子を介し接続されるｎ個のスイッチング素子
であって、それぞれは前述の第１の端子、第２の端子及
び制御端子を有するｎ個のスイッチング素子。(B) n switching elements connected to the above-mentioned n light-emitting elements through the first terminals in a one-to-one correspondence, each of which is the above-mentioned first terminal and second terminal. And n switching elements having control terminals.

【００１３】（ｃ）前述のｎ個のスイッチング素子のう
ちのｎ／ｍ個ずつのスイッチング素子の制御端子同士を
接続するｍ本の第１配線。(C) m first wirings connecting the control terminals of n / m switching elements among the n switching elements described above.

【００１４】（ｄ）前述の第１配線単位に区分けされる
ｍ個のスイッチ素子群から重複することなく１個ずつ選
ばれたｍ個のスイッチング素子の第２の端子同士を接続
するｎ／ｍ本の第２配線。(D) n / m for connecting the second terminals of the m switching elements selected one by one from the group of m switching elements divided into the above-mentioned first wiring unit without overlapping. Second wiring of the book.

【００１５】ここで、半導体基板とは、化合物半導体基
板が好適である。化合物半導体基板であると、発光素子
としての例えば発光ダイオードと、スイッチング素子と
しての例えば電界効果トランジスタとを容易に基板に作
り込めるからである。勿論、化合物半導体基板以外の基
板に化合物半導体層をエピタキシャル成長させたもの
（例えばシリコン基板上にＧａＡｓ層を成長させたもの
等）もここでいう化合物半導体基板に含ませ得る。ま
た、化合物半導体基板以外の基板でも発光素子及びスイ
ッチング素子を形成し得るものであれば良い。The semiconductor substrate is preferably a compound semiconductor substrate. This is because a compound semiconductor substrate allows a light emitting diode as a light emitting element and a field effect transistor as a switching element to be easily formed on the substrate. Needless to say, a compound semiconductor substrate herein may include a compound semiconductor layer epitaxially grown on a substrate other than the compound semiconductor substrate (for example, a GaAs layer grown on a silicon substrate). Further, any substrate other than the compound semiconductor substrate may be used as long as it can form a light emitting element and a switching element.

【００１６】また、この第一発明の実施に当たり、前述
のｍ本の第１配線各々の、前述の制御端子側とは反対側
の端部をそれぞれボンディングパッドとし、前述のｎ／
ｍ本の第２配線各々の、前述の第２の端子側とは反対側
の端部をそれぞれボンディングパッドとしておくのが好
適である。第一発明の発光素子アレイを用い光プリント
ヘッドを構成する場合に、この発光素子アレイと他の構
成成分との間の接続をワイヤボンディングにより容易に
行なえるからである。In implementing the first aspect of the present invention, the end portions of each of the m first wirings on the side opposite to the control terminal side are used as bonding pads, and the above-mentioned n /
It is preferable that each of the m second wirings has an end portion on the opposite side of the second terminal side as a bonding pad. This is because when an optical print head is constructed using the light emitting element array of the first invention, the light emitting element array and other constituent components can be easily connected by wire bonding.

【００１７】また、この出願の第二発明の光プリントヘ
ッドによれば、第一発明の発光素子アレイと、該発光素
子アレイのｍ本の第１配線を順次に選択的に所定時間所
定電位とし、該選択された第１配線に所属する各スイッ
チング素子をオン状態とするためのスイッチングドライ
バ部と、前述の発光素子アレイのｎ／ｍ本の第２配線に
印字データをそれぞれ供給するための印字データ供給部
とを具えたことを特徴とする。Further, according to the optical print head of the second invention of this application, the light emitting element array of the first invention and the m first wirings of the light emitting element array are sequentially and selectively set to a predetermined potential for a predetermined time. , A switching driver unit for turning on each switching element belonging to the selected first wiring, and printing for supplying print data to the n / m second wirings of the light emitting element array described above. And a data supply unit.

【００１８】[0018]

【作用】この第一発明の構成によれば、発光素子アレイ
中のｎ個の個別発光素子がｍ個のグループにグループ分
けされた発光素子アレイであって、これらグループ単位
毎で発光素子を時分割駆動し得る発光素子アレイが得ら
れる。このため、この発光素子アレイでは外部駆動用Ｉ
Ｃと接続するに必要な接続点数はｎ／ｍ個で済む。ま
た、時分割駆動が可能なため、駆動用ＩＣの駆動素子数
もｎ／ｍ個で済むから駆動用ＩＣ数の低減が図れる。According to the structure of the first aspect of the present invention, the n individual light emitting elements in the light emitting element array are grouped into m groups, and the light emitting elements are arranged in groups. A light emitting element array that can be divided and driven can be obtained. Therefore, in this light emitting element array, the external drive I
The number of connection points required to connect to C is n / m. Further, since the time-divisional driving is possible, the number of driving elements of the driving IC can be n / m, so that the number of driving ICs can be reduced.

【００１９】また、第二発明の光プリントヘッドの構成
によれば、第一発明の発光素子アレイのグループ分けさ
れた各グループを、スイッチングドライバ部により順次
に選択できる。そしてこのように選択されたグループの
各発光素子用の印字データはデータ供給部により各発光
素子に供給できる。このため、第一発明の発光素子アレ
イを有効に使用できる。Further, according to the configuration of the optical print head of the second invention, each group of the light emitting element array of the first invention can be sequentially selected by the switching driver unit. The print data for each light emitting element of the group thus selected can be supplied to each light emitting element by the data supply unit. Therefore, the light emitting element array of the first invention can be effectively used.

【００２０】[0020]

【実施例】以下、図面を参照して第一発明の発光素子ア
レイの実施例と第二発明の光プリントヘッドの実施例に
ついてそれぞれ説明する。なお、説明に用いる各図はこ
れら発明を理解できる程度に各構成成分の寸法、形状及
び配置関係を概略的に示してあるにすぎない。また、説
明に用いる各図において、同様な構成成分については同
一の番号を付して示し、また、それらの重複説明は省略
する場合もある。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the light emitting element array of the first invention and embodiments of the optical print head of the second invention will be described below with reference to the drawings. It should be noted that the drawings used in the description merely schematically show the dimensions, shapes, and positional relationships of the respective constituent components to the extent that these inventions can be understood. Further, in each drawing used for the explanation, the same constituents are denoted by the same reference numerals, and the duplicated explanation thereof may be omitted.

【００２１】１．発光素子アレイの実施例の説明 １−１．発光素子アレイの第１実施例 図１は、第１実施例の発光素子アレイの要部（発光素子
アレイ中の複数個の個別発光素子を含む部分）の斜視図
である。ただし、この発明でいう第１配線４７の本数ｍ
を４本とした例で示してある。1. Description of Example of Light-Emitting Element Array 1-1. First Embodiment of Light Emitting Element Array FIG. 1 is a perspective view of a main part (a portion including a plurality of individual light emitting elements in the light emitting element array) of the light emitting element array of the first embodiment. However, the number m of the first wirings 47 in the present invention is
In the example shown in FIG.

【００２２】この第１実施例の発光素子アレイは、半導
体基板４１と、該半導体基板４１に形成された、(a) ｎ
個の発光素子４３と、(b) ｎ個の発光素子４３に１対１
対応で第１の端子４５ａを介し接続されるｎ個のスイッ
チング素子４５であって、それぞれは前記第１の端子４
５ａ、第２の端子４５ｂ及び制御端子４５ｃを有するｎ
個のスイッチング素子４５と、(c) ｎ個のスイッチング
素子４５のうちのｎ／ｍ個ずつのスイッチング素子の制
御端子４５ｃ同士を接続するｍ本（図１の例では４本）
の第１配線４７と、(d) 第１配線４７単位に区分けされ
るｍ個（図１の例では４個）のスイッチ素子群から重複
することなく１個ずつ選ばれたｍ個（４個）のスイッチ
ング素子の第２の端子４５ｂ同士を接続するｎ／ｍ本の
第２配線４９とを具えている。なお、図１の例では、発
光素子４３とスイッチング素子４５の第１の端子４５ａ
とは、直接接続するのではなく、配線電極５１を介し接
続してある。さらに、この図１の例では、左から見て第
１番、第５番、第９番、・・・の各スイッチング素子の
制御端子同士を同じ第１配線４７で接続し、左から見て
第２番、第６番、第１０番、・・・の各スイッチング素
子の制御端子同士を同じ第１配線４７で接続し、左から
見て第３番、第７番、第１１番、・・・の各スイッチン
グ素子の制御端子同士を同じ第１配線４７で接続し、左
から見て第４番、第８番、第１２番、・・・の各スイッ
チング素子の制御端子同士を同じ第１配線４７で接続し
てある。さらに、左から見て４個ずつのスイッチング素
子の第２の端子同士をそれぞれ同じ第２配線４９で接続
してある。勿論、第１配線４７と第２配線４９との間、
各第１配線４７同士間、各第２配線同士間は、図示せず
も適切な絶縁手段でそれぞれ絶縁してある。また、前記
ｍ本の第１配線４７各々の、制御端子４５ｃ側とは反対
側の端部をそれぞれボンディングパッドとしてあり（図
１では図示を省略。図３中に４７ａを付したもの。）、
前記ｎ／ｍ本の第２配線４９各々の、第２の端子４５ｂ
側とは反対側の端部をそれぞれボンディングパッド４９
ａとしてある。The light emitting element array of the first embodiment has a semiconductor substrate 41 and (a) n formed on the semiconductor substrate 41.
One light emitting element 43 and (b) one to one light emitting element 43
Correspondingly, n switching elements 45 connected through the first terminal 45a, each of which is the first terminal 4
5a, n having a second terminal 45b and a control terminal 45c
M (4 in the example of FIG. 1) connecting the switching elements 45 and (c) the control terminals 45c of n / m switching elements of the n switching elements 45 to each other.
Of the first wiring 47 and (d) m (4 in the example of FIG. 1) switching element groups divided into units of the first wiring 47 are selected one by one without duplication (4 ) And n / m second wirings 49 connecting the second terminals 45b of the switching elements. In the example of FIG. 1, the light emitting element 43 and the first terminal 45a of the switching element 45 are provided.
Are not directly connected, but are connected via the wiring electrode 51. Further, in the example of FIG. 1, the control terminals of the switching elements No. 1, No. 5, No. 9, ... The control terminals of the second, sixth, tenth, ... Switching elements are connected by the same first wiring 47, and the third, seventh, eleventh, ... .. The control terminals of the switching elements are connected by the same first wiring 47, and the control terminals of the switching elements No. 4, 8, 12, ... They are connected by one wire 47. Further, the second terminals of the four switching elements are connected to each other by the same second wiring 49 as viewed from the left. Of course, between the first wiring 47 and the second wiring 49,
The first wirings 47 are insulated from each other and the second wirings are insulated from each other by an appropriate insulating means (not shown). Further, each of the m first wirings 47 has an end portion on the side opposite to the control terminal 45c side as a bonding pad (not shown in FIG. 1, shown with 47a in FIG. 3).
The second terminal 45b of each of the n / m second wirings 49
The ends on the opposite side to the bonding pad 49
It is as a.

【００２３】ここで、上述の発光素子４３は例えば発光
ダイオード（ＬＥＤ）をもって、また、スイッチング素
子４５は例えば電界効果トランジスタ（ＦＥＴ）をもっ
て構成できる。発光素子４３をＬＥＤとし、スイッチン
グ素子４５をＦＥＴとした場合、これら発光素子及びス
イッチング素子などは例えば以下の構成で実現できる。Here, the above-mentioned light emitting element 43 can be constituted by, for example, a light emitting diode (LED), and the switching element 45 can be constituted by, for example, a field effect transistor (FET). When the light emitting element 43 is an LED and the switching element 45 is an FET, these light emitting element, switching element and the like can be realized by the following configurations, for example.

【００２４】図２は、その説明に供する図であり、図１
に示した発光素子アレイの図１中のＹ−Ｙ線に沿って切
った断面図である。この第１実施例の場合、半導体基板
としてのｐ型ＧａＡｓ基板４１の一部分上に、ｐ型Ｇａ
ＡｌＡｓ層５３及びｎ型ＧａＡｌＡｓ層５５を順に積層
し、これら層をメサ型としたものでＬＥＤ４３を構成し
てある。さらに、このｐ型ＧａＡｓ基板４１の、ＬＥＤ
４３を構成した部分以外の一部分上に、半絶縁性のＧａ
Ａｓ層５７及びｎ型ＧａＡｓ層５９を順に積層し、これ
ら層をメサ型とし、このメサ部のｎ型ＧａＡｓ層５９上
に第１の端子としてのソース電極４５ａ、第２の端子と
してのドレイン電極４５ｂ及び、制御端子としてのゲー
ト電極４５ｃを設けて、ＦＥＴ４５を構成してある。こ
れらメサ状のＬＥＤ４３やＦＥＴ４５の周囲は絶縁層６
１によってそれぞれ平坦化してある。そして、ＬＥＤ４
３のｎ型ＧａＡｌＡｓ層５５とＦＥＴ４５のソース電極
４５ａとを配線電極５１によって接続してあり、ＦＥＴ
のドレイン電極を第２配線４９のいずれかと接続してあ
り、ＦＥＴのゲート電極４３ｃを図示しない第１電極４
７のいずれかと接続してある。なお、図２において、５
５ａはｎ+ 型ＧａＡｌａＡｓ層、５９ａはｎ+ 型ＧａＡ
ｓ層であり、それぞれ配線電極５１やソース・ドレイン
電極４５ａ，４５ｂのオーミック性を確保するためのも
のである。また、６３は絶縁膜である。FIG. 2 is a diagram used for the explanation, and FIG.
2 is a cross-sectional view of the light-emitting element array shown in FIG. 1, taken along line YY in FIG. 1. In the case of the first embodiment, p-type Ga is formed on a part of a p-type GaAs substrate 41 as a semiconductor substrate.
The LED 43 is configured by stacking the AlAs layer 53 and the n-type GaAlAs layer 55 in this order, and using these layers as a mesa type. Further, the LED of the p-type GaAs substrate 41
A semi-insulating Ga layer is formed on a part other than the part forming 43.
An As layer 57 and an n-type GaAs layer 59 are laminated in this order, these layers are mesa-type, and a source electrode 45a as a first terminal and a drain electrode as a second terminal are formed on the n-type GaAs layer 59 of this mesa portion. The FET 45 is configured by providing 45b and a gate electrode 45c as a control terminal. The insulating layer 6 is formed around the mesa-shaped LED 43 and FET 45.
1 is flattened. And LED4
The n-type GaAlAs layer 55 of No. 3 and the source electrode 45a of the FET 45 are connected by the wiring electrode 51.
Drain electrode is connected to one of the second wirings 49, and the gate electrode 43c of the FET is connected to the first electrode 4 not shown.
7 is connected. In FIG. 2, 5
5a is n + -type GaAlaAs layer, 59a is an n + -type GaA
The s layer is for ensuring the ohmic characteristics of the wiring electrode 51 and the source / drain electrodes 45a and 45b. Further, 63 is an insulating film.

【００２５】この図２を用いて説明したような構造体は
例えば、次のようなＦＥＴ形成プロセス、ＬＥＤ形成プ
ロセス及び配線形成プロセスによって形成できる。The structure described with reference to FIG. 2 can be formed by, for example, the following FET forming process, LED forming process and wiring forming process.

【００２６】先ず、ｐ型ＧａＡｓ基板４１上に、この基
板４１のＦＥＴ４５形成予定領域のみを露出するマスク
パタンを例えば公知のホトリソグラフィ法により形成す
る。次に、基板の露出領域部分に例えばクロム又はカー
ボンをドープして半絶縁性のＧａＡｓ層５７を形成す
る。次に、この領域上にＧａＡｓ層を例えば０．１５〜
０．２μｍの厚さにエピタキシャル成長させた後、この
層中にｎ型不純物を１〜２×１０17ｃｍ-3の濃度で導入
してｎ型ＧａＡｓ層５９とする。次に、このｎ型ＧａＡ
ｓ層５９を半絶縁性のＧａＡｓ層５７が露出するまでメ
サ型にエッチングする。次に、ｎ型ＧａＡｓ層５９上
に、ソース電極４５ａ，ドレイン電極４５ｃを例えば金
ゲルマニウム合金膜を用い形成し、ゲート電極４５ｃを
例えばアルミニウム膜若しくはクロム膜を用い形成す
る。これにより、ｎ個の各ＦＥＴ４５がそれぞれ形成で
きる。First, on the p-type GaAs substrate 41, a mask pattern for exposing only the FET 45 forming region of the substrate 41 is formed by, for example, a known photolithography method. Next, the exposed region of the substrate is doped with, for example, chromium or carbon to form a semi-insulating GaAs layer 57. Next, a GaAs layer, for example, 0.15 to
After epitaxial growth to a thickness of 0.2 μm, n-type impurities are introduced into this layer at a concentration of 1 to 2 × 10 17 cm −3 to form an n-type GaAs layer 59. Next, this n-type GaA
The s layer 59 is mesa-etched until the semi-insulating GaAs layer 57 is exposed. Next, on the n-type GaAs layer 59, the source electrode 45a and the drain electrode 45c are formed by using, for example, a gold germanium alloy film, and the gate electrode 45c is formed by using, for example, an aluminum film or a chromium film. As a result, each n FET 45 can be formed.

【００２７】次に、ｐ型ＧａＡｓ基板４１上に、この基
板のＬＥＤ形成予定領域のみを露出するマスクパタンを
例えば公知のホトリソグラフィ法により形成する。次
に、基板の露出部分上にｐ型ＧａＡｌＡｓ層５３及びｎ
型ＧａＡｌＡｓ層５５、さらに、オーミック層としての
ｎ+ 型ＧａＡｌＡｓ層５９ａをそれぞれエピタキシャル
成長させて、ＬＥＤ構成のためのｐｎヘテロ接合を得
る。次に、この積層体をこの場合基板４１表面が露出す
るまでメサ状にエッチングしてＬＥＤ４３の主要部を得
る。これによりｎ個の各ＬＥＤ４３がそれぞれ形成でき
る。Next, on the p-type GaAs substrate 41, a mask pattern exposing only the LED formation region of this substrate is formed by, for example, a known photolithography method. Next, the p-type GaAlAs layer 53 and n are formed on the exposed portion of the substrate.
The type GaAlAs layer 55 and the n + type GaAlAs layer 59a as the ohmic layer are epitaxially grown to obtain a pn heterojunction for the LED structure. Next, this laminated body is etched in a mesa shape in this case until the surface of the substrate 41 is exposed to obtain the main part of the LED 43. Thereby, each of the n LEDs 43 can be formed.

【００２８】次に、メサ状とされた各ＦＥＴ４５の部分
と各ＬＥＤ４３の部分周囲を例えばポリイミドなどの絶
縁層６１により平坦化する。Next, the area of each mesa-shaped FET 45 and the area around each LED 43 are flattened by an insulating layer 61 such as polyimide.

【００２９】続いて、各ＬＥＤ４３のｎ型のＧａＡｌＡ
ｓ層５５（詳細にはｎ+ 型ＧａＡｌＡｓ層５５ａ）と、
ＦＥＴのソース電極４５ａとを接続するための配線電極
５１を公知の技術により形成する。次に、第２配線４９
を公知の方法により形成し、その後、第１配線４７を公
知の方法により形成する。これにより、第１実施例の発
光素子アレイが得られる。Next, the n-type GaAlA of each LED 43 is
an s layer 55 (specifically, an n + type GaAlAs layer 55a),
A wiring electrode 51 for connecting to the source electrode 45a of the FET is formed by a known technique. Next, the second wiring 49
Are formed by a known method, and then the first wiring 47 is formed by a known method. As a result, the light emitting element array of the first embodiment is obtained.

【００３０】この第１実施例の発光素子アレイの等価回
路図は図３に示したようなものとなる。この図３から明
らかなように、この実施例の発光素子アレイでは、外部
からこの発光素子アレイに印字データを供給するための
ボンディングパッド４９ａの数が、発光素子数の数ｎ個
に対しｎ／ｍ個で済む（図３の例でいえばｎ／４個で済
む。）ことが判る。また、この発光素子アレイでは、後
述の光プリントヘッドの実施例の項で詳細に説明する
が、時分割駆動ができるため、駆動用ＩＣの駆動素子数
を、従来ｎ個必要であったのに対し、ｎ／ｍ個とできる
ことが判る。An equivalent circuit diagram of the light emitting element array of the first embodiment is as shown in FIG. As is apparent from FIG. 3, in the light emitting element array of this embodiment, the number of bonding pads 49a for supplying print data to the light emitting element array from the outside is n / n for the number n of light emitting elements. It can be seen that m is sufficient (n / 4 in the example of FIG. 3). Further, in this light emitting element array, which will be described in detail in the section of the embodiment of the optical print head which will be described later, since the time-division driving can be performed, the number of driving elements of the driving IC is conventionally n, which is required. On the other hand, it can be seen that the number can be n / m.

【００３１】１−２．発光素子アレイの第２実施例 次に、第１実施例に対しＬＥＤの構成を違えた実施例
（第２実施例）を説明する。図４はこの第２実施例の発
光素子アレイの要部を示した断面図である。この図４
も、図２同様、図１のものの図１中のＹ−Ｙ線に沿って
切った断面部分を示した図である。この第２実施例は、
半導体基板４１としてｎ型ＧａＡｓ基板を用い、この基
板に亜鉛を選択的に拡散させｐ型ＧａＡｓ層７１を得、
これらｎ型ＧａＡｓ基板４１及びｐ型ＧａＡｓ層７１に
よるｐｎホモ接合を用いて各ＬＥＤ４３を構成した例で
ある。各ＬＥＤはそのアノード側で対応するＦＥＴのソ
ース電極と接続される。それ以外の構成は第１実施例の
ものと同様としてある。1-2. Second Embodiment of Light-Emitting Element Array Next, an embodiment (second embodiment) in which the configuration of the LED is different from that of the first embodiment will be described. FIG. 4 is a sectional view showing a main part of the light emitting element array of the second embodiment. This Figure 4
2 is also a view showing a cross-sectional portion of FIG. 1 taken along the line YY in FIG. 1 as in FIG. 2. In this second embodiment,
An n-type GaAs substrate is used as the semiconductor substrate 41, and zinc is selectively diffused into this substrate to obtain a p-type GaAs layer 71.
This is an example in which each LED 43 is configured by using a pn homojunction of the n-type GaAs substrate 41 and the p-type GaAs layer 71. Each LED is connected to the source electrode of the corresponding FET on its anode side. The other structure is similar to that of the first embodiment.

【００３２】この第２実施例の発光素子アレイの等価回
路図は図５に示したようなものとなる。この第２実施例
の場合も第１実施例のものと同様に、外部からこの発光
素子アレイに印字データを供給するためのボンディング
パッド４９ａの数が、発光素子数の数ｎ個に対しｎ／ｍ
個で済む（図５の例でいえばｎ／４個で済む。）ことが
判る。さらに、駆動用ＩＣの駆動素子数も従来のｎ／ｍ
個で済むことが判る。なお、この発光素子アレイの駆動
方法については、後述の第二発明（光プリントヘッド）
の実施例の項において説明する。An equivalent circuit diagram of the light emitting element array of the second embodiment is as shown in FIG. In the case of the second embodiment as well, as in the first embodiment, the number of bonding pads 49a for supplying print data to the light emitting element array from the outside is n / n for the number n of light emitting elements. m
It can be seen that the number is enough (n / 4 in the example of FIG. 5). Further, the number of driving elements of the driving IC is n / m of the conventional one.
You can see that you can do it individually. Regarding the method of driving this light emitting element array, the second invention (optical print head) described later will be described.
Examples of the above will be described.

【００３３】なお、図４を用いて説明したような構造体
は、例えば、次のような方法により形成できる。先ず、
第１実施例の方法と同様な手順で各ＦＥＴを形成する。
次に、ｎ型ＧａＡｓ基板４１上に、この基板のＬＥＤ形
成予定領域のみを露出するマスクパタンを例えば公知の
ホトリソグラフィ法により形成する。次に、ｎ型ＧａＡ
ｓ基板４１の露出部分に、例えば、ジメチル亜鉛（Ｚｎ
（Ｃ2 Ｈ5 ）2 ）とシラン（ＳｉＨ4 ）とを用いてＺｎ
を選択的に拡散させて、ｐ型ＧａＡｓ層７１を形成す
る。その後、第１実施例と同様に配線電極５１、第２配
線４９及び第１配線４７それぞれを順次に形成する。The structure described with reference to FIG. 4 can be formed, for example, by the following method. First,
Each FET is formed by the same procedure as the method of the first embodiment.
Next, on the n-type GaAs substrate 41, a mask pattern exposing only the LED formation planned region of this substrate is formed by, for example, a known photolithography method. Next, n-type GaA
For example, dimethyl zinc (Zn
Zn using (C 2 H 5 ) 2 ) and silane (SiH 4 ).
Are selectively diffused to form a p-type GaAs layer 71. After that, the wiring electrode 51, the second wiring 49, and the first wiring 47 are sequentially formed in the same manner as in the first embodiment.

【００３４】２．光プリトヘッドの実施例の説明 次に、第二発明である光プリントヘッドの実施例につい
て説明する。2. Description of Embodiments of Optical Print Head Next, embodiments of the optical print head according to the second invention will be described.

【００３５】２−１．光プリントヘッドの第１実施例 図６は、図４に示した第１実施例の発光素子アレイを用
い構成した光プリントヘッドの等価回路図である。2-1. First Embodiment of Optical Print Head FIG. 6 is an equivalent circuit diagram of an optical print head configured using the light emitting element array of the first embodiment shown in FIG.

【００３６】図６において、８０は第１実施例の発光素
子アレイ、８２は発光素子アレイ８０の各ＬＥＤ４３の
アノードに接続された電源、９０は発光素子アレイ８０
のｍ本の第１配線４７を順次に選択的に所定時間所定電
位とし、該選択された第１配線４７に所属する各スイッ
チング素子４５をオン状態とするためのスイッチングド
ライバ部、１００は発光素子アレイ８０のｎ／ｍ本の第
２配線４９に印字データをそれぞれ供給するための印字
データ供給部である。In FIG. 6, 80 is the light emitting element array of the first embodiment, 82 is a power source connected to the anode of each LED 43 of the light emitting element array 80, and 90 is the light emitting element array 80.
Is a switching driver unit for sequentially and selectively setting the m first wirings 47 to a predetermined potential for a predetermined time and turning on each switching element 45 belonging to the selected first wiring 47, and 100 is a light emitting element. A print data supply unit for supplying print data to the n / m second wirings 49 of the array 80.

【００３７】ここで、上記スイッチングドライバ部９０
は、この実施例の場合、シフトレジスタ回路９１と、例
えばＮＰＮトランジスタで構成された各ドライバ回路９
３ａ〜９３ｄと、アンド回路で構成された各ゲート回路
９５ａ〜９５ｄとで構成してある。そして、シフトレジ
スタ回路９１の出力端子ａ〜ｄのうちの出力端子ａをド
ライバ回路９３ａのベースと接続し、ドライバ回路９３
ａのエミッタをゲート回路９５ａの一方の入力端子と接
続するというように、シフトレジスタ回路の各出力端子
ａ〜ｄ、各ドライバ回路９３ａ〜９３ｄ及び各ゲート回
路９５ａ〜９５ｄ間をそれぞれ接続してある。そして、
各ゲート回路９３ａ〜９３ｄのコレクタに電源ＶDDをそ
れぞれ接続してあり、各ゲート回路９５ａ〜９５ｄの他
方の入力端子にはストローブ信号（図中ＳＴＢで示
す。）が供給される構成としてある。また、シフトレジ
スタ回路９１には、その出力端子ａ〜ｄを順次に所定時
間所定電位にするためのロード信号（図中ＬＯＤで示
す。）が供給される構成としてある。Here, the switching driver 90
In the case of this embodiment, is a shift register circuit 91 and each driver circuit 9 composed of NPN transistors, for example.
3a to 93d and respective gate circuits 95a to 95d formed by AND circuits. Then, the output terminal a of the output terminals a to d of the shift register circuit 91 is connected to the base of the driver circuit 93a, and the driver circuit 93 is connected.
The output terminals a to d of the shift register circuit, the driver circuits 93a to 93d, and the gate circuits 95a to 95d are connected to each other such that the emitter of a is connected to one input terminal of the gate circuit 95a. . And
A power supply V DD is connected to the collectors of the gate circuits 93a to 93d, respectively, and a strobe signal (indicated by STB in the drawing) is supplied to the other input terminal of each of the gate circuits 95a to 95d. Further, the shift register circuit 91 is configured to be supplied with a load signal (indicated by LOD in the drawing) for sequentially setting its output terminals a to d to a predetermined potential for a predetermined time.

【００３８】また、この実施例の印字データ供給部１０
０は、ｎ／ｍ段のレジスタを有するシフトレジスタ回路
１０１と、ｎ／ｍビットの容量を有するラッチ回路１０
３と、ｎ／ｍ個のアンド回路１０５と、各アンド回路１
０５の出力端子に接続されＮＰＮトラジスタ及び抵抗で
構成されたドライバ回路１０７とで構成してある。シフ
トレジスタ回路１０１には、印字データ（図中ＤＡＴＡ
で示す。）及びクロック信号（図中ＣＬＫで示す。）が
入力される。ラッチ回路１０３にはラッチ信号（図中Ｌ
ａｔｃｈで示す。）が入力される。各アンド回路１０５
の一方の入力端子はラッチ回路１０３と接続してあり、
他方の入力端子にはストローブ信号（ＳＴＢ）が供給さ
れる構成としてある。さらに、この印字データ供給部１
００は、図示しないロジック電源ＶCCとロジックグラン
ドＶSSとにそれぞれ接続してある。Further, the print data supply unit 10 of this embodiment
0 is a shift register circuit 101 having n / m stages of registers and a latch circuit 10 having a capacity of n / m bits.
3, n / m AND circuits 105, and each AND circuit 1
And a driver circuit 107 composed of an NPN transistor and a resistor, which is connected to the output terminal 05. The shift register circuit 101 stores print data (DATA in the drawing).
Indicate. ) And a clock signal (indicated by CLK in the figure) are input. A latch signal (L in the figure
It is indicated by the touch. ) Is entered. Each AND circuit 105
One input terminal of is connected to the latch circuit 103,
A strobe signal (STB) is supplied to the other input terminal. Further, this print data supply unit 1
00 is connected to a logic power supply V CC and a logic ground V SS which are not shown.

【００３９】そして、発光素子アレイ８０の各第１配線
４７と、スイッチングドライバ部９０のゲート回路９５
ａ〜９５ｄの出力端子Ｇ1 〜Ｇ4 とを、重複なく接続し
てあり、また、発光素子アレイ８０の各第２配線４９
と、印字データ供給部１００の各ドライバ回路１０７と
を重複なく接続してある。これら接続は例えばワイヤボ
ンディングによって行なう。Then, each first wiring 47 of the light emitting element array 80 and the gate circuit 95 of the switching driver section 90.
The output terminals G 1 to G 4 of a to 95d are connected without duplication, and each second wiring 49 of the light emitting element array 80 is connected.
And the driver circuits 107 of the print data supply unit 100 are connected without duplication. These connections are made by wire bonding, for example.

【００４０】次に、この第１実施例の光プリントヘッド
の理解を深めるために、この第１実施例の光プリントヘ
ッドの駆動方法について主に図６及び図７（Ａ）〜
（Ｊ）を参照して説明する。ここで、図７はこの第１実
施例の光プリントヘッドの動作説明に供するタイムチャ
ートである。Next, in order to deepen the understanding of the optical print head of the first embodiment, the driving method of the optical print head of the first embodiment will be mainly described with reference to FIGS. 6 and 7A.
This will be described with reference to (J). Here, FIG. 7 is a time chart for explaining the operation of the optical print head of the first embodiment.

【００４１】印字データ供給部１００のシフトレジスタ
回路１０１に、クロック信号ＣＬＫに応じ、印字データ
ＤＡＴＡが順次に入力される。ただし、この場合のクロ
ック信号の周波数は従来の駆動方法の場合のｍ倍（図１
２を用い説明した場合のｍ倍）、この例では４倍として
ある。また、印字データとしては、１ライン分（ｎ個
分）ではなく、ｎ／ｍ個分即ちこの場合はｎ／４個分の
データ、具体的には、発光素子アレイ８０の例えば左か
ら第１番目、第５番目、第９番目、・・・の印字デー
タ、若しくは、第２番目、第６番目、第１０番目、・・
・の印字データ、若しくは、第３番目、第７番目、第１
１番目、・・・の印字データ、若しくは、第４番目、第
８番目、第１２番目、・・・の印字データが入力され
る。なお、このような印字データの並び変えは１ライン
分のメモリとカウンタ回路とによって容易に行なえる。
次に、ラツチ回路は、シフトレジスタ回路１０１の印字
データをＬａｔｃｈ信号に応じ取り込む。ただし、この
取り込みは従来の駆動方法の場合の１／ｍ（図１２を用
い説明した場合の１／ｍ）即ち１／４の周期で行なう。
比較のために従来の駆動方法でのＬａｔｃｈ信号を図７
に破線で示した。The print data DATA is sequentially input to the shift register circuit 101 of the print data supply unit 100 in response to the clock signal CLK. However, the frequency of the clock signal in this case is m times that of the conventional driving method (see FIG.
2 times m) and 4 times in this example. Further, the print data is not one line (n), but n / m data, that is, n / 4 data in this case, specifically, the first from the left of the light emitting element array 80, for example. Print data of the 5th, 9th, ... Or 2nd, 6th, 10th, ...
・ Print data or 3rd, 7th, 1st
The print data of the first, ... Or the print data of the fourth, eighth, twelfth, ... Are input. The rearrangement of such print data can be easily performed by the memory for one line and the counter circuit.
Next, the latch circuit fetches the print data of the shift register circuit 101 according to the Latch signal. However, this fetching is performed at a cycle of 1 / m in the case of the conventional driving method (1 / m in the case described using FIG. 12), that is, 1/4.
For comparison, the Latch signal in the conventional driving method is shown in FIG.
Is indicated by a broken line.

【００４２】一方、スイッチングドライバ部９０では、
ロード信号ＬＯＤによってシフトレジスタ回路９１の出
力端子ａ〜ｄのうちのいずれか（印字データを供給した
い系に対応する端子である。）がＨｉｇｈ状態とされ
る。これに応じ、対応するトランジスタ（９３ａ〜９３
ｄのいずれか）がオン状態と成り、さらに、対応するゲ
ート回路（９５ａ〜９５ｄのいずれか）の一方の入力端
子はＨｉｇｈ状態となる。On the other hand, in the switching driver section 90,
One of the output terminals a to d of the shift register circuit 91 (the terminal corresponding to the system to which the print data is desired to be supplied) is brought into the High state by the load signal LOD. In response to this, the corresponding transistors (93a to 93)
Any one of d) is turned on, and one input terminal of the corresponding gate circuit (any one of 95a to 95d) is turned to High.

【００４３】このような状態において、印字データ供給
部１００の各アンド回路１０５及びスイッチングドライ
バ部の各ゲート回路９５ａ〜９５ｄに供給するストロー
ブ信号ＳＴＢをＨｉｇ状態とすると、印字データ供給部
１００の各アンド回路１０５及びスイッチングドライバ
部の各ゲート回路９５ａ〜９５ｄはＳＴＢがＨｉｇｈ状
態の間有効となる。この結果、スイッチングドライバ部
のゲート回路９５ａ〜９５ｄのうちの１つの出力端子
（Ｇ1 〜Ｇ4 のいずれか）がＨｉｇｈとなるので、発光
素子アレイ８０の４本の第１配線４７のうちのこのＨｉ
ｇｈ状態の出力端子に接続されている第１配線４７に所
属する各スイッチング素子４５がオン状態となり、他
方、印字データ供給部１００からｎ／ｍ個の印字データ
がこれらオン状態のスイッチング素子４５を介し対応す
るｎ／ｍ個の発光素子４３にそれぞれ供給される。これ
ら発光素子では印字データの内容（発光の指定か消光の
指定かの内容）に応じて発光または消光状態となる。こ
のｎ／ｍ個分の発光素子の駆動が時分割で行なわれるこ
とにより、１ライン分の印字データの供給が行なえる。In this state, when the strobe signal STB supplied to each AND circuit 105 of the print data supply unit 100 and each gate circuit 95a to 95d of the switching driver unit is set to the High state, each AND circuit of the print data supply unit 100 is set. The circuit 105 and the gate circuits 95a to 95d of the switching driver unit are valid while STB is in the High state. As a result, one output terminal (any one of G 1 to G 4 ) of the gate circuits 95a to 95d of the switching driver section becomes High, so that one of the four first wirings 47 of the light emitting element array 80 is This Hi
Each of the switching elements 45 belonging to the first wiring 47 connected to the output terminal in the gh state is turned on, while n / m print data from the print data supply unit 100 switches the on-state switching elements 45. The light is supplied to the corresponding n / m light emitting elements 43 via the light emitting element 43. These light emitting elements are in a light emitting state or a light extinguishing state in accordance with the content of print data (content of designation of light emission or light extinction). By driving the n / m light emitting elements in a time division manner, the print data for one line can be supplied.

【００４４】２−２．光プリントヘッドの第２実施例 図８は、上述の第一発明の第２実施例の発光素子アレイ
を用い構成した光プリントヘッド（第２実施例の光プリ
ントヘッド）の等価回路図である。図８において、８４
が第２実施例の発光素子アレイであり、１０２がこの第
２実施例で用いる印字データ供給部である。第２実施例
の発光素子アレイ８４は個別のＬＥＤ４３のスイッチン
グ素子４５に対する接続極性が第１実施例の場合と逆で
あるため、この第２実施例の光プリントヘッドでは、印
字データ供給部１０２のドライバ回路１０７ａのＮＰＮ
トランジスタの極性を第１実施例の場合の逆にし、さら
に、このドライバ回路１０７側から個別のＬＥＤ側に電
流経路が形成されるように電源を接続してある。それ以
外の構成は第１実施例の光プリントヘッドと同じとして
ある。この第２実施例の光プリントヘッドは第１実施例
のものと同様に駆動できる。2-2. Second Embodiment of Optical Print Head FIG. 8 is an equivalent circuit diagram of an optical print head (optical print head of the second embodiment) configured by using the light emitting element array of the second embodiment of the first invention described above. In FIG. 8, 84
Is the light emitting element array of the second embodiment, and 102 is the print data supply unit used in the second embodiment. In the light emitting element array 84 of the second embodiment, the connection polarity of the individual LEDs 43 to the switching element 45 is opposite to that of the first embodiment. Therefore, in the optical print head of the second embodiment, the print data supply unit 102 NPN of driver circuit 107a
The polarity of the transistor is reversed from that of the first embodiment, and the power source is connected so that a current path is formed from the driver circuit 107 side to the individual LED side. The other structure is the same as that of the optical print head of the first embodiment. The optical print head of the second embodiment can be driven similarly to that of the first embodiment.

【００４５】上述においては、この出願の第一発明およ
び第二発明の各実施例についてそれぞれ説明したが、こ
れら発明は上述の実施例に限られない。Although the respective embodiments of the first invention and the second invention of the present application have been described above, the invention is not limited to the above-described embodiments.

【００４６】例えば、上述の発光素子はＧａＡｓを基材
として構成していたが、例えば、ＧａＡｓＰを用いる等
他の好適な材料を用いても良い。また、スイッチング素
子、スイッチングドライバ回路、印字データ供給部それ
ぞれの構成は一例にすぎず他の構成でも勿論良い。ま
た、上述においては、第１配線４７の本数ｍを４本とし
１ラインを４分割駆動する例を説明したが、ｍは４に限
られず２以上の任意の数にできる。For example, although the above-described light emitting element is composed of GaAs as a base material, other suitable material such as GaAsP may be used. The configurations of the switching element, the switching driver circuit, and the print data supply unit are merely examples, and other configurations may be used. Further, in the above description, an example in which the number m of the first wirings 47 is set to 4 and one line is driven in four divisions has been described, but m is not limited to 4 and can be any number of 2 or more.

【００４７】[0047]

【発明の効果】上述した説明からも明らかなように、こ
の出願の第一発明の発光素子アレイによれば、発光素子
アレイ中のｎ個の個別発光素子がｍ個のグループにグル
ープ分けされた発光素子アレイであって、これらグルー
プ単位毎で発光素子を時分割駆動し得る発光素子アレイ
が得られる。このため、この発光素子アレイでは外部駆
動用ＩＣと接続するに必要な接続点数はｎ／ｍ個で済む
ので、従来ｎ本必要であったワイヤボンディング数をｎ
／ｍにできる。したがって、より高解像度の発光素子ア
レイ（例えば１２００ドット／インチの解像度のもの）
の作製も行ない易くなる。また、時分割駆動が可能なた
め従来ｎ個必要であった駆動素子数もｎ／ｍ個で済むか
ら駆動用ＩＣの駆動素子数の低減が図れ、よって、駆動
用ＩＣのコスト低減が図れる。As is apparent from the above description, according to the light emitting element array of the first invention of this application, n individual light emitting elements in the light emitting element array are grouped into m groups. It is possible to obtain a light emitting element array capable of time-divisionally driving the light emitting elements for each group unit. For this reason, in this light emitting element array, the number of connection points required to connect to the external driving IC is n / m.
/ M. Therefore, a higher resolution light emitting element array (for example, a resolution of 1200 dots / inch)
Can be easily manufactured. Further, since the time-divisional driving is possible, the number of driving elements required conventionally n is only n / m, so that the number of driving elements of the driving IC can be reduced, and thus the cost of the driving IC can be reduced.

【００４８】また、第二発明の光プリントヘッドの構成
によれば、第一発明の発光素子アレイのグループ分けさ
れた各グループを、スイッチングドライバ部により順次
に選択できる。そしてこのように選択されたグループの
各発光素子用の印字データはデータ供給部により各発光
素子に供給できる。このため、第一発明の発光素子アレ
イを有効に使用できる。Further, according to the configuration of the optical print head of the second invention, each group of the light emitting element array of the first invention can be sequentially selected by the switching driver unit. The print data for each light emitting element of the group thus selected can be supplied to each light emitting element by the data supply unit. Therefore, the light emitting element array of the first invention can be effectively used.

【図面の簡単な説明】[Brief description of drawings]

【図１】第１及び第２実施例の発光素子アレイの説明に
供する要部斜視図である。FIG. 1 is a perspective view of relevant parts for explaining light emitting element arrays according to first and second embodiments.

【図２】第１実施例の発光素子アレイの要部断面図であ
る。FIG. 2 is a cross-sectional view of a main part of a light emitting element array according to a first embodiment.

【図３】第１実施例の発光素子アレイの等価回路図であ
る。FIG. 3 is an equivalent circuit diagram of the light emitting device array of the first embodiment.

【図４】第２実施例の発光素子アレイの要部断面図であ
る。FIG. 4 is a cross-sectional view of main parts of a light emitting element array according to a second embodiment.

【図５】第２実施例の発光素子アレイの等価回路図であ
る。FIG. 5 is an equivalent circuit diagram of a light emitting element array according to a second embodiment.

【図６】第１実施例の光プリントヘッドの等価回路図で
ある。FIG. 6 is an equivalent circuit diagram of the optical print head of the first embodiment.

【図７】第１及び第２実施例の光プリントヘッドの動作
説明に供する図である。FIG. 7 is a diagram for explaining the operation of the optical print heads of the first and second embodiments.

【図８】第２実施例の光プリントヘッドの等価回路図で
ある。FIG. 8 is an equivalent circuit diagram of the optical print head of the second embodiment.

【図９】光プリンタの一般的な構成を示したブロック図
である。FIG. 9 is a block diagram showing a general configuration of an optical printer.

【図１０】従来の光プリントヘッドの全体構成を示した
平面図である。FIG. 10 is a plan view showing the overall configuration of a conventional optical print head.

【図１１】従来の光プリントヘッドの要部拡大斜視図で
ある。FIG. 11 is an enlarged perspective view of a main part of a conventional optical print head.

【図１２】従来の光プリントヘッドの等価回路図であ
る。FIG. 12 is an equivalent circuit diagram of a conventional optical printhead.

【符号の説明】[Explanation of symbols]

４１：半導体基板（例えばｐ型ＧａＡｓ基板又はｎ型Ｇ
ａＡｓ基板） ４３：発光素子（例えば発光ダイオード） ４５：スイッチング素子（例えば電界効果トランジス
タ） ４５ａ：スイッイング素子の第１の端子（例えばソース
電極） ４５ｂ：スイッチング素子の第２の端子（例えばドレイ
ン電極） ４５ｃ：スイッチング素子の制御端子（例えばゲート電
極） ４７：第１配線 ４７ａ：ボンディング
パッド ４９：第２配線 ４９ａ：ボンディング
パッド ８０：第１実施例の発光素子アレイ ８４：第２実施例の発光素子アレイ ９０：スイッチングドライバ部 １００：印字データ供給部 １０２：第２実施例の印字データ供給部41: Semiconductor substrate (for example, p-type GaAs substrate or n-type G)
aAs substrate) 43: light emitting element (eg light emitting diode) 45: switching element (eg field effect transistor) 45a: first terminal of switching element (eg source electrode) 45b: second terminal of switching element (eg drain electrode) 45c: Control terminal (for example, gate electrode) of switching element 47: First wiring 47a: Bonding pad 49: Second wiring 49a: Bonding pad 80: Light emitting element array of the first embodiment 84: Light emitting element array of the second embodiment 90: Switching driver unit 100: Print data supply unit 102: Print data supply unit of the second embodiment

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｂ４１Ｊ 2/455 Ｈ０４Ｎ 1/036 Ａ 8721−5Ｃ ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 5 Identification number Office reference number FI technical display location B41J 2/455 H04N 1/036 A 8721-5C

Claims (3)

【特許請求の範囲】[Claims] 【請求項１】 半導体基板と、 該半導体基板に形成された下記の（ａ）〜（ｄ）とを具
えたことを特徴とする発光素子アレイ（ただし、ｍ，ｎ
は、ｍ＞２かつｎ＞ｍを満足する整数である。）。 （ａ）ｎ個の発光素子。 （ｂ）前記ｎ個の発光素子に１対１対応で第１の端子を
介し接続されるｎ個のスイッチング素子であって、それ
ぞれは前記第１の端子、第２の端子及び制御端子を有す
るｎ個のスイッチング素子。 （ｃ）前記ｎ個のスイッチング素子のうちのｎ／ｍ個ず
つのスイッチング素子の制御端子同士を接続するｍ本の
第１配線。 （ｄ）前記第１配線単位に区分けされるｍ個のスイッチ
素子群から重複することなく１個ずつ選ばれたｍ個のス
イッチング素子の第２の端子同士を接続するｎ／ｍ本の
第２配線。1. A light emitting element array comprising a semiconductor substrate and the following (a) to (d) formed on the semiconductor substrate (provided that m and n are provided).
Is an integer satisfying m> 2 and n> m. ). (A) n light emitting elements. (B) n switching elements that are connected to the n light emitting elements in a one-to-one correspondence through the first terminals, each having the first terminal, the second terminal, and the control terminal n switching elements. (C) m first wirings connecting the control terminals of n / m switching elements of the n switching elements. (D) The n / m second second connecting the second terminals of the m switching elements selected one by one without overlapping from the m switching element groups divided into the first wiring units wiring. 【請求項２】 請求項１に記載の発光素子アレイにおい
て、 前記ｍ本の第１配線各々の、前記制御端子側とは反対側
の端部をそれぞれボンディングパッドとしてあり、 前記ｎ／ｍ本の第２配線各々の、前記第２の端子側とは
反対側の端部をそれぞれボンディングパッドとしてある
ことを特徴とする発光素子アレイ。2. The light-emitting element array according to claim 1, wherein each of the m first wirings has an end portion on a side opposite to the control terminal side as a bonding pad, 2. A light emitting element array, wherein each of the second wirings has an end portion on the opposite side to the second terminal side as a bonding pad. 【請求項３】 請求項１または２に記載の発光素子アレ
イと、 該発光素子アレイのｍ本の第１配線を順次に選択的に所
定時間所定電位とし、該選択された第１配線に所属する
各スイッチング素子をオン状態とするためのスイッチン
グドライバ部と、 前記発光素子アレイのｎ／ｍ本の第２配線に印字データ
をそれぞれ供給するための印字データ供給部とを具えた
ことを特徴とする光プリントヘッド。3. The light emitting element array according to claim 1 or 2, and the m first wirings of the light emitting element array are sequentially and selectively set to a predetermined potential for a predetermined time, and belong to the selected first wiring. And a print data supply unit for supplying print data to the n / m second wirings of the light emitting element array, respectively. Optical print head to do.
JP32952392A 1992-12-09 1992-12-09 Light-emitting device array and optical printing head employing light-emitting device array Pending JPH06177431A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32952392A JPH06177431A (en) 1992-12-09 1992-12-09 Light-emitting device array and optical printing head employing light-emitting device array

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32952392A JPH06177431A (en) 1992-12-09 1992-12-09 Light-emitting device array and optical printing head employing light-emitting device array

Publications (1)

Publication Number Publication Date
JPH06177431A true JPH06177431A (en) 1994-06-24

Family

ID=18222325

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32952392A Pending JPH06177431A (en) 1992-12-09 1992-12-09 Light-emitting device array and optical printing head employing light-emitting device array

Country Status (1)

Country Link
JP (1) JPH06177431A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1418624A2 (en) 2002-11-11 2004-05-12 Oki Data Corporation Light emitting diode array and print head
EP1420456A2 (en) 2002-11-13 2004-05-19 Oki Data Corporation Monolithic semiconductor component and optical print head
WO2007097347A1 (en) 2006-02-20 2007-08-30 Kyocera Corporation Light emitting element array, light emitting device, and image forming device
WO2009001599A1 (en) 2007-06-25 2008-12-31 Kyocera Corporation Light-emitting element array, light-emitting device, and image forming device
US7564473B2 (en) 2005-06-17 2009-07-21 Seiko Epson Corporation Apparatus for forming latent image using line head and control method for such apparatus
JP2013504185A (en) * 2009-09-03 2013-02-04 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング Optoelectronic module comprising at least one first semiconductor body having a radiation exit surface and an insulating layer, and a method for manufacturing the same
JP2014116430A (en) * 2012-12-07 2014-06-26 Fuji Xerox Co Ltd Light emitting component, print head, image forming apparatus and manufacturing method for light emitting component

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8395159B2 (en) 2002-11-11 2013-03-12 Oki Data Corporation Semiconductor apparatus with thin semiconductor film
EP1418624A3 (en) * 2002-11-11 2011-03-09 Oki Data Corporation Light emitting diode array and print head
US8816384B2 (en) 2002-11-11 2014-08-26 Oki Data Corporation Semiconductor apparatus with thin semiconductor film
EP2610910A1 (en) * 2002-11-11 2013-07-03 Oki Data Corporation Semicondcuctor apparatus with thin semiconductor film
US8445935B2 (en) 2002-11-11 2013-05-21 Oki Data Corporation Semiconductor apparatus with thin semiconductor film
EP1418624A2 (en) 2002-11-11 2004-05-12 Oki Data Corporation Light emitting diode array and print head
EP1420456A3 (en) * 2002-11-13 2011-03-09 Oki Data Corporation Monolithic semiconductor component and optical print head
EP1420456A2 (en) 2002-11-13 2004-05-19 Oki Data Corporation Monolithic semiconductor component and optical print head
US7564473B2 (en) 2005-06-17 2009-07-21 Seiko Epson Corporation Apparatus for forming latent image using line head and control method for such apparatus
US7705867B2 (en) 2005-06-17 2010-04-27 Seiko Epson Corporation Apparatus for forming latent image using line head and control method for such apparatus
US8494415B2 (en) 2006-02-20 2013-07-23 Kyocera Corporation Light emitting element array, light emitting device, and image forming apparatus
WO2007097347A1 (en) 2006-02-20 2007-08-30 Kyocera Corporation Light emitting element array, light emitting device, and image forming device
WO2009001599A1 (en) 2007-06-25 2008-12-31 Kyocera Corporation Light-emitting element array, light-emitting device, and image forming device
JP2013504185A (en) * 2009-09-03 2013-02-04 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング Optoelectronic module comprising at least one first semiconductor body having a radiation exit surface and an insulating layer, and a method for manufacturing the same
JP2014116430A (en) * 2012-12-07 2014-06-26 Fuji Xerox Co Ltd Light emitting component, print head, image forming apparatus and manufacturing method for light emitting component

Similar Documents

Publication Publication Date Title
US4734714A (en) Optical print head with LED diode array
US8581952B2 (en) Light-emitting device, driving method of light-emitting device, light-emitting chip, print head and image forming apparatus
US6172701B1 (en) Light emitting element array chip, light emitting element array drive IC and print head
JPH06177431A (en) Light-emitting device array and optical printing head employing light-emitting device array
JPH09283801A (en) Surface light emitting thyristor and self-scanning light emitting device
JP2007095821A (en) Light emitting apparatus and image forming apparatus
JP5086345B2 (en) Light emitting element array, light emitting device, and image forming apparatus
JP2845719B2 (en) Driver IC
JP2008166610A (en) Light emitting element array, light emitting device and image forming apparatus
US20110262184A1 (en) Driver circuit, print head, and image forming apparatus
JP5636655B2 (en) Light emitting chip, print head, and image forming apparatus
US20110234743A1 (en) Drive device, print head and image forming apparatus
JP5207802B2 (en) Light emitting thyristor, light emitting element array, image forming apparatus, and method for forming light emitting thyristor and semiconductor resistance element on same substrate
JP3562884B2 (en) Self-scanning light emitting device, light source for optical printer, and optical printer
JP2009262419A (en) Light emitting device and image forming apparatus
US20110181640A1 (en) Driver circuit, driver apparatus, and image forming apparatus
US8587628B2 (en) Driver apparatus, print head, and image forming apparatus
JP2001284653A (en) Light emitting element array
JPS63104859A (en) Light emitting diode array
JPH11268333A (en) Optical print head
JPH0999583A (en) Self-scanning type light-emitting device and photosensor using the device
JPH11170598A (en) Image forming apparatus
JP3212497B2 (en) Self-scanning light emitting device
JP4786314B2 (en) Light emitting device and image forming apparatus
JP2001353902A (en) Self-scanning two-dimensional light emitting element array

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20001024