JPH0354058U - - Google Patents

Info

Publication number
JPH0354058U
JPH0354058U JP11323789U JP11323789U JPH0354058U JP H0354058 U JPH0354058 U JP H0354058U JP 11323789 U JP11323789 U JP 11323789U JP 11323789 U JP11323789 U JP 11323789U JP H0354058 U JPH0354058 U JP H0354058U
Authority
JP
Japan
Prior art keywords
counter
page
dma
manages
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11323789U
Other languages
English (en)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP11323789U priority Critical patent/JPH0354058U/ja
Publication of JPH0354058U publication Critical patent/JPH0354058U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)

Description

【図面の簡単な説明】
第１図は本考案を用いるＣＰＵシステムの一例
を示すブロツク図、第２図は本考案のＤＭＡ制御
回路の一実施例を示すブロツク図、第３図は仮想
記憶メモリ方式におけるメモリ空間の説明図であ
る。 ７……第１カウンタ（ＤＭＡデータ長用）、８
……第２カウンタ（ページ内アドレス用）、９…
…ＦＩＦＯメモリ、１０……制御部、１１，１２
……バツフア。

Claims (1)

  1. 【実用新案登録請求の範囲】 ＤＭＡデータ長を管理する第１のカウンタと、 ページ内のアドレスを管理する第２のカウンタ
    と、 実メモリに対するページアドレスを管理するＦ
    ＩＦＯメモリと、 第１のカウンタにＤＭＡデータ長を設定し、第
    ２のカウンタにページ内アドレスの初期値を設定
    し、ＦＩＦＯメモリにチエーンの順番に従つて実
    メモリ上のページアドレスを設定し、第２のカウ
    ンタから出力されるページ内のデータ転送終了信
    号を検出してＦＩＦＯメモリに次ページのアドレ
    スを要求する制御手段を有し、 複数ページ間のＤＭＡチエーンを実行すること
    を特徴とするＤＭＡ制御回路。
JP11323789U 1989-09-27 1989-09-27 Pending JPH0354058U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11323789U JPH0354058U (ja) 1989-09-27 1989-09-27

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11323789U JPH0354058U (ja) 1989-09-27 1989-09-27

Publications (1)

Publication Number Publication Date
JPH0354058U true JPH0354058U (ja) 1991-05-24

Family

ID=31661656

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11323789U Pending JPH0354058U (ja) 1989-09-27 1989-09-27

Country Status (1)

Country Link
JP (1) JPH0354058U (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6432348A (en) * 1987-07-29 1989-02-02 Toshiba Corp Memory access system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6432348A (en) * 1987-07-29 1989-02-02 Toshiba Corp Memory access system

Similar Documents

Publication Publication Date Title
JPS6034648U (ja) マイクロコンピユータにおけるメモリ・ページング・システム
JPH0354058U (ja)
CA2081913A1 (en) Method and apparatus for managing page zero memory accesses in a multi-processor system
JPS57111733A (en) Bus conversion system
JPH02149445U (ja)
JPH03123292U (ja)
JPH0337543U (ja)
JPS635542U (ja)
JPH044311U (ja)
JPH03124250U (ja)
JPH048153U (ja)
JPS6214541U (ja)
JPH03167648A (ja) ダイレクトメモリアクセス制御装置
JPH0377544U (ja)
JPS62179664U (ja)
JPS6368054U (ja)
JPH0331792U (ja)
JPH0452252U (ja)
JPS6057127U (ja) 電子線描画装置
JPS63199348U (ja)
JPH0455650U (ja)
JPS6368050U (ja)
JPS5897605U (ja) マルチプロセツサによるバツチプロセス用コントロ−ラ
JPS62199869U (ja)
JPS6348246U (ja)