JPH0353801B2 - - Google Patents

Info

Publication number
JPH0353801B2
JPH0353801B2 JP56026283A JP2628381A JPH0353801B2 JP H0353801 B2 JPH0353801 B2 JP H0353801B2 JP 56026283 A JP56026283 A JP 56026283A JP 2628381 A JP2628381 A JP 2628381A JP H0353801 B2 JPH0353801 B2 JP H0353801B2
Authority
JP
Japan
Prior art keywords
load
amplifier
transfer characteristic
circuit
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP56026283A
Other languages
Japanese (ja)
Other versions
JPS57141113A (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP56026283A priority Critical patent/JPS57141113A/en
Publication of JPS57141113A publication Critical patent/JPS57141113A/en
Publication of JPH0353801B2 publication Critical patent/JPH0353801B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G5/00Tone control or bandwidth control in amplifiers
    • H03G5/16Automatic control

Landscapes

  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
  • Amplifiers (AREA)

Description

【発明の詳細な説明】 この発明は、増幅器の出力インピーダンスを任
意に設定することができる増幅器の出力特性制御
回路に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an amplifier output characteristic control circuit that can arbitrarily set the output impedance of the amplifier.

増幅器の負荷として例えばスピーカを接続した
場合、同増幅器の負荷接続端子とスピーカとを接
続するスピーカコードが長い場合、その線路イン
ピーダンスにより増幅器のダンピングフアクタが
相対的に減少し、この結果、スピーカの特性を最
大限に発揮させることができなくなるという問題
がある。また一方、スピーカから発生される音の
音色を最適状態に設定するために、増幅器のダン
ピングフアクタを任意に設定できるようにしたい
という要求がある。
For example, when a speaker is connected as a load to an amplifier, if the speaker cord connecting the load connection terminal of the amplifier and the speaker is long, the damping factor of the amplifier will be relatively reduced due to the line impedance, and as a result, the damping factor of the speaker will be reduced. There is a problem in that the characteristics cannot be maximized. On the other hand, there is a demand for being able to arbitrarily set the damping factor of the amplifier in order to optimize the timbre of the sound generated from the speaker.

このような問題を解決するものとして、本出願
人は先に特開昭54−65461号公報によつて、電流
帰還により増幅器の出力インピーダンスを負の値
に設定し、これにより増幅器の負荷接続端子と負
荷との間の線路インピーダンスを相殺する方法を
示した。第1図はこの方法を用いた増幅器の出力
特性制御回路の構成を示す回路図であり、この図
に示す増幅器の出力特性制御回路は、信号入力端
子1に印加される信号を帰還用分割抵抗2,3を
有する増幅器4(演算増幅器として示す)により
増幅して負荷接続端子5a,5b間に介挿された
負荷6に供給するものにおいて、負荷6に供給さ
れる電流を、負荷接続端子5bと接地点との間に
介挿された抵抗7により検出し、この検出出力を
増幅器8と抵抗9とからなる帰還制御回路を介し
て増幅器4の反転入力端子に帰還し、これによつ
て、負荷接続端子5a,5b間における増幅器4
の出力インピーダンスを、負荷6を接続する線路
10の線路インピーダンスを相殺すべく負の値に
設定するものである。
In order to solve such problems, the present applicant previously set the output impedance of the amplifier to a negative value by current feedback in Japanese Patent Laid-Open No. 54-65461, and thereby the load connection terminal of the amplifier A method of canceling the line impedance between the line and the load is shown. Figure 1 is a circuit diagram showing the configuration of an amplifier output characteristic control circuit using this method. 2 and 3, the current supplied to the load 6 is amplified by an amplifier 4 (shown as an operational amplifier) and supplied to the load 6 inserted between the load connection terminals 5a and 5b. and the ground point, and the detection output is fed back to the inverting input terminal of the amplifier 4 via a feedback control circuit consisting of an amplifier 8 and a resistor 9. Amplifier 4 between load connection terminals 5a and 5b
The output impedance of the line 10 connected to the load 6 is set to a negative value in order to cancel out the line impedance of the line 10 to which the load 6 is connected.

ところで、増幅器の出力インピーダンスの変化
は、例えば負荷がスピーカであれば、特に低域周
波数帯においてのみ負荷に影響を及ぼすものであ
り、したがつて、負荷がスピーカである場合は、
出力インピーダンス(すなわちダンピングフアク
タ)を低域周波数帯においてのみ改善すれば、よ
り効率よく出力インピーダンスの影響を除去する
ことができる。このように出力インピーダンス
を、負荷の種類に応じて、問題となる周波数帯に
おいてのみ制御できればより有利である。また増
幅器の利得は、出力特性制御回路が設けられたと
しても、負荷のインピーダンスや信号の周波数に
よつて影響されないことが望ましい。
By the way, changes in the output impedance of an amplifier, for example, if the load is a speaker, will affect the load only especially in the low frequency band. Therefore, if the load is a speaker,
If the output impedance (ie, damping factor) is improved only in the low frequency band, the influence of the output impedance can be removed more efficiently. It would be more advantageous if the output impedance could be controlled only in the frequency band of interest, depending on the type of load. Further, it is desirable that the gain of the amplifier is not affected by the impedance of the load or the frequency of the signal, even if an output characteristic control circuit is provided.

この発明はこのような事情に鑑みてなされたも
のであり、この発明における第1の発明は、増幅
器の利得が負荷ZLのインピーダンスに依存しな
い増幅器の出力特性制御回路を提供することを目
的としており、増幅器の負荷接続端子に接続され
る負荷ZLに直列に介挿され前記負荷ZLに供給さ
れる電流を検出する電流検出回路と、この電流検
出回路の検出出力を前記増幅器の入力側に帰還さ
せる帰還制御回路と、前記増幅器に入力される信
号電圧と前記負荷ZLの両端印加電圧との比であ
わらされる電圧利得Gvを該負荷ZLの値に依存し
ない第1の伝達特性部分Gv1と前記負荷ZLの値に
依存する第2の伝達特性部分Gv2との積であらわ
したときに1/Gv2なる伝達特性を有するように
前記負荷ZLの等価インピーダンスを含む伝達特
性設定回路で構成されて前記増幅器に前置される
第1の補正回路とを具備してなり、前記帰還制御
回路を介して前記増幅器の入力側に帰還される前
記電流検出回路の検出出力の帰還量に応じて前記
負荷ZLに対する出力インピーダンスを制御する
と共に、前記第1の補正回路に入力される前記信
号電圧と前記負荷ZLの両端印加電圧との比であ
らわされる電圧利得GTが前記負荷ZLの値に依存
しないようにしたことを特徴とする。
The present invention has been made in view of the above circumstances, and the first aspect of the present invention is to provide an amplifier output characteristic control circuit in which the gain of the amplifier does not depend on the impedance of the load ZL. , a current detection circuit that is inserted in series with a load ZL connected to the load connection terminal of the amplifier and detects the current supplied to the load ZL, and a detection output of this current detection circuit is fed back to the input side of the amplifier. a feedback control circuit; a first transfer characteristic portion Gv 1 that does not depend on the value of the load ZL; The transfer characteristic setting circuit includes an equivalent impedance of the load ZL so as to have a transfer characteristic of 1/Gv 2 when expressed as a product of a second transfer characteristic portion Gv 2 that depends on the value of the load ZL. a first correction circuit disposed in front of the amplifier; The output impedance to ZL is controlled, and the voltage gain GT, which is expressed by the ratio of the signal voltage input to the first correction circuit and the voltage applied across the load ZL, does not depend on the value of the load ZL. It is characterized by what it did.

また、第2の発明は、第1の発明の目的に加え
て、増幅器の利得が帰還制御回路の伝達特性に依
存しない増幅器の出力特性制御回路を提供するこ
とを目的としており、前記電流検出回路に加え
て、この電流検出回路の検出出力を伝達特性Ts
で前記増幅器の入力側に帰還させる帰還制御回路
と、前記増幅器に入力される信号電圧と前記負荷
ZLの両端印加電圧との比であらわされる電圧利
得Gvを前記帰還制御回路の伝達特性Tsの値に依
存しない第1の伝達特性部分Gv1と前記帰還制御
回路の伝達特性Tsの値に依存する第2の伝達特
性部分Gv2との積であらわしたときに1/Gv2
る伝達特性を有するように設定されて前記増幅器
に前置される第2の補正回路とを具備してなり、
前記帰還制御回路を介して前記増幅器の入力側に
帰還される前記電流検出回路の検出出力の帰還量
に応じて前記負荷ZLに対する出力インピーダン
スを制御すると共に、前記第2の補正回路に入力
される前記信号電圧と前記負荷ZLの両端印加電
圧との比であらわされる電圧利得GTが前記帰還
制御回路の伝達特性Tsに依存しないようにした
ことを特徴とする。
In addition to the object of the first invention, the second invention aims to provide an output characteristic control circuit for an amplifier in which the gain of the amplifier does not depend on the transfer characteristic of the feedback control circuit, and In addition, the detection output of this current detection circuit is determined by the transfer characteristic Ts
a feedback control circuit that feeds back the signal voltage input to the amplifier to the input side of the amplifier, and a signal voltage input to the amplifier and the load.
The voltage gain Gv expressed as the ratio to the voltage applied across ZL depends on the first transfer characteristic portion Gv 1 that does not depend on the value of the transfer characteristic Ts of the feedback control circuit and the value of the transfer characteristic Ts of the feedback control circuit. a second correction circuit disposed in front of the amplifier and set to have a transfer characteristic of 1/Gv 2 when expressed as a product of a second transfer characteristic portion Gv 2 ;
The output impedance to the load ZL is controlled according to the feedback amount of the detection output of the current detection circuit that is fed back to the input side of the amplifier via the feedback control circuit, and is input to the second correction circuit. The present invention is characterized in that the voltage gain GT expressed by the ratio of the signal voltage to the voltage applied across the load ZL does not depend on the transfer characteristic Ts of the feedback control circuit.

以下、この発明の実施例を図面を参照して説明
する。
Embodiments of the present invention will be described below with reference to the drawings.

第2図は、この発明の第1の実施例の構成を示
す回路図であり、この図において第1図の各部に
対応する部分には同一の符号を付してある。ま
た、この第2図は、以下の実施例の説明におい
て、出力インピーダンスを任意に変化させ得る増
幅器の構成として例示しているものであり、先に
述べた第1図のものとの相異は、負荷が片側接地
とし得る点である。なお、この発明は特に第2図
のものでなくとも、第1図のものにも適用できる
ことは言うまでもない。第2図において、信号入
力端子1は増幅器(演算増幅器として示す)4の
非反転入力端子4aに接続されている。増幅器4
の反転入力端子4bと接地点との間には帰還分割
用の抵抗2(値R1)が介挿され、前記反転入力
端子4bと同増幅器4の出力端子4cとの間には
帰還用分割抵抗3(値R2)が介挿されている。
増幅器4の出力端子4cと負荷接続端子5との間
には抵抗7(電流検出回路、値Rs)が介挿され
ている。抵抗7の前記出力端子4c側の一端は制
御増幅器(帰還制御回路)8の反転入力端子に接
続され、抵抗7の他端は同制御増幅器8の非反転
入力端子に接続されている。この制御増幅器8は
その非反転入力端子と反転入力端子との間に印加
される差動電圧をその伝達特性Tsにしたがつて
その出力端子から出力するものである。制御増幅
器8の出力端子と前記増幅器4の反転入力端子4
bとの間には抵抗9(値R3)が介挿されている。
また負荷接続端子5と接地点との間には負荷(イ
ンピーダンスZL)6が線路10を介して接続され
ている。
FIG. 2 is a circuit diagram showing the configuration of a first embodiment of the present invention, and in this figure, parts corresponding to those in FIG. 1 are given the same reference numerals. In addition, this figure 2 is illustrated as an example of the configuration of an amplifier that can arbitrarily change the output impedance in the following explanation of the embodiment, and the difference from the one described above in figure 1 is as follows. , the load can be grounded on one side. It goes without saying that the present invention is not particularly applicable to the one shown in FIG. 2, but can also be applied to the one shown in FIG. In FIG. 2, signal input terminal 1 is connected to a non-inverting input terminal 4a of an amplifier (shown as an operational amplifier) 4. In FIG. amplifier 4
A feedback dividing resistor 2 (value R 1 ) is inserted between the inverting input terminal 4b of the amplifier 4 and the ground point, and a feedback dividing resistor 2 (value R 1 ) is inserted between the inverting input terminal 4b and the output terminal 4c of the amplifier 4. A resistor 3 (value R 2 ) is inserted.
A resistor 7 (current detection circuit, value Rs) is inserted between the output terminal 4c of the amplifier 4 and the load connection terminal 5. One end of the resistor 7 on the output terminal 4c side is connected to an inverting input terminal of a control amplifier (feedback control circuit) 8, and the other end of the resistor 7 is connected to a non-inverting input terminal of the control amplifier 8. This control amplifier 8 outputs a differential voltage applied between its non-inverting input terminal and its inverting input terminal from its output terminal in accordance with its transfer characteristic Ts. The output terminal of the control amplifier 8 and the inverting input terminal 4 of the amplifier 4
A resistor 9 (value R 3 ) is inserted between the resistor 9 and b.
Further, a load (impedance Z L ) 6 is connected via a line 10 between the load connection terminal 5 and the ground point.

以上の構成において、信号入力端子1と接地点
との間に印加される電圧をv1、増幅器4の出力端
子4cと接地点との間の電圧をv2、負荷接続端子
5と接地点との間の電圧をv0、制御増幅器8の出
力端子と接地点との間の電圧をvX、抵抗2を介し
て接地点に流れ込む電流をi1、抵抗9を介して制
御増幅器8の出力端子に流れ込む電流をi2、負荷
接続端子5を介して負荷6に流れ込む電流をiL
した場合、増幅器4の出力端子4cの電圧v2は、 v2=v1+R2(i1+i2) …… あるいは、 v2=v0+Rs・iL =v0+Rs・v0/ZL =v0(1+Rs/ZL …… と表わすことができる。したがつてこれらの式
と式とから、 v1+R2(i1+i2)=v0(1+Rs/ZL) …… なる式が得られる。
In the above configuration, the voltage applied between the signal input terminal 1 and the ground point is v 1 , the voltage between the output terminal 4c of the amplifier 4 and the ground point is v 2 , and the voltage between the load connection terminal 5 and the ground point is v 1 . v0 is the voltage between the output terminal of the control amplifier 8 and the ground point, vX is the voltage between the output terminal of the control amplifier 8 and the ground point, i1 is the current flowing into the ground point through the resistor 2, and the output of the control amplifier 8 When the current flowing into the terminal is i 2 and the current flowing into the load 6 via the load connection terminal 5 is i L , the voltage v 2 at the output terminal 4c of the amplifier 4 is v 2 = v 1 + R 2 (i 1 + i 2 )... Or, it can be expressed as v 2 = v 0 + Rs・i L = v 0 + Rs・v 0 /Z L = v 0 (1+Rs/Z L ...) Therefore, these formulas and From this, the following formula is obtained: v 1 +R 2 (i 1 +i 2 )=v 0 (1+Rs/Z L )...

一方、電流i1、i2は各々、 i1=v1/R1 …… i2=v1−vX/R3 …… であり、また制御増幅器8の出力端子の電圧vX
は、 vX=Ts(v0−v2) …… である。この式に前記式を代入すれば、 vX=−Rs/ZL・Ts・v0 …… が得られ、またこの式を式に代入すると、 i2=v1+RS/ZL・Ts・v0/R3 …… が得られる。そして、この式と前記式とを前
記式に代入すると、 v1(1+R2/R1+R2/R3) =v0{1+Rs/ZL(1−R2/R3Ts)}…… が得られ、この式から、この実施例における信
号入力端子1と負荷接続端子5との間における電
圧利得Gv、すなわち、 Gv=v0/v1=1+R2/R1+R2/R3/1+RS/ZL(1−
R2/R3)Ts)…… が得られる。なお、Gv1=1+R2/R1+R2/R3であり、 Gv2=1+Rs/ZL(1−R2/R3Ts)である。この電圧 利得Gvは抵抗3と抵抗9の各抵抗値が等しい場
合、すなわちR2=R3の場合は、 Gv=2+R2/R1/1+RS/ZL(1−Ts) ……′ となる。また、この実施例において、負荷接続端
子5における増幅器4側の出力インピーダンス
(この出力インピーダンスをZ0とする)は、無負
荷状態すなわちインピーダンスZLが無限大の時の
電圧v0をv0′とした場合、 Z0=ZL(v0′/v0−1) …… であり、この式は、インピーダンスZLが無限大
の時の電圧利得GvをGv′とすれば、 Z0=ZL(Gv′/Gv−1) …… と表わすことができる、またここでG′vは前記
式から Gv′=1+R2/R1+R2/R3 …… となるから、この式と前記式とを式に代入
すれば前記出力インピーダンスZ0は、 Z0=ZL{1+R2/R1+R2/R3/1+R2/R1+R2/R3/1
+R3/ZL(1−R2/R3Ts)−1} =Rs(1−R2/R3Ts) …… となる。またこの式に示す出力インピーダンス
Z0はR2=R3の場合は、特に Z0=Rs(1−Ts) ……′ となる。したがつて、この式から、出力インピ
ーダンスZ0を、伝達特性TsをTs≦1とすること
により正の値に、またTs>1とすることにより
負の値に各々任意に設定できることが解る。特
に、第2図における線路10の線路インピーダン
スがrであるとすれば、′式において、 Rs=(1−Ts)=−r …… すなわち Ts=r/Rs+1 …… となるように、伝達特性Tsを設定すれば、線路
インピーダンスrを完全に相殺することができ
る。
On the other hand, the currents i 1 and i 2 are respectively i 1 = v 1 /R 1 ... i 2 = v 1 −v X /R 3 ..., and the voltage v X at the output terminal of the control amplifier 8
is vX =Ts( v0v2 )... By substituting the above formula into this formula , we obtain v・v 0 /R 3 ... is obtained. Then, by substituting this equation and the above equation into the above equation, v 1 (1+R 2 /R 1 +R 2 /R 3 ) =v 0 {1+Rs/Z L (1-R 2 /R 3 Ts)}... From this equation, the voltage gain Gv between the signal input terminal 1 and the load connection terminal 5 in this embodiment, that is, Gv=v 0 /v 1 =1+R 2 /R 1 +R 2 /R 3 / 1+R S /Z L (1-
R2 / R3 )Ts)... is obtained. In addition, Gv1 =1+ R2 / R1 + R2 / R3 , and Gv2 =1+Rs/ZL(1- R2 / R3Ts ). When the resistance values of resistor 3 and resistor 9 are equal, that is, when R 2 = R 3 , this voltage gain Gv is G v = 2 + R 2 /R 1 /1 + R S /Z L (1-Ts)...' becomes. In addition, in this embodiment, the output impedance of the amplifier 4 side at the load connection terminal 5 (this output impedance is Z 0 ) is the voltage v 0 in the no-load state, that is, when the impedance Z L is infinite, is v 0 ' In this case, Z 0 = Z L (v 0 ′/v 0 −1) ..., and this formula is expressed as follows: If the voltage gain G v when the impedance Z L is infinite is G v ′, then Z 0 = Z L (G v ′/G v −1) .... Here, G′v can be expressed as Gv′=1+R 2 /R 1 +R 2 /R 3 ... from the above formula. , by substituting this equation and the above equation into the equation, the output impedance Z 0 is: Z 0 = Z L {1+R 2 /R 1 +R 2 /R 3 /1+R 2 /R 1 +R 2 /R 3 /1
+R 3 /Z L (1-R 2 /R 3 Ts)-1} =Rs (1-R 2 /R 3 Ts)... Also, the output impedance shown in this formula
In particular, Z 0 becomes Z 0 =Rs(1-Ts)...' when R 2 =R 3 . Therefore, from this equation, it is understood that the output impedance Z 0 can be arbitrarily set to a positive value by setting the transfer characteristic Ts to Ts≦1, and to a negative value by setting Ts>1. In particular, if the line impedance of the line 10 in FIG. By setting Ts, line impedance r can be completely canceled out.

このように、この第1の実施例によれば、出力
インピーダンスZ0を正または負の任意の値に設定
することが可能であり、これにより負荷接続用の
線路10のインピーダンスを相殺することができ
る。
In this way, according to the first embodiment, it is possible to set the output impedance Z 0 to any positive or negative value, thereby canceling out the impedance of the line 10 for connecting the load. can.

次にこの発明の第2の実施例を説明する。 Next, a second embodiment of the invention will be described.

第2の実施例は、例えばスピーカのように特に
低域周波数帯において大きなダンピングフアクタ
が要求される負荷が接続された場合のために、低
域周波数帯においてより多くダンピングフアクタ
が改善されるようにしたものである。第3図は、
この第2の実施例の構成を示す回路図であり、こ
の図において第2図の各部に対応する部分には同
一の符号が付してある。また、この第2の実施例
は、第2図に示した第1の実施例の変形例を示す
ものであり、この第1実施例における制御増幅器
8を低域周波数帯においてより帰還量が多くなる
制御増幅器8に置き換えたものである。第3図に
おいて、制御増幅器8は演算増幅器80と81と
を有して構成されている。この制御増幅器8にお
いて、演算増幅器80の非反転入力端子80aと
増幅器4の出力端子4cとの間には抵抗82(値
r1)が介挿され、同非反転入力端子80aと接地
点との間には抵抗83(値r2)が介挿されてい
る。演算増幅器80の反転入力端子80bと負荷
接続端子5との間には抵抗84(値r1)が介挿さ
れ、同反転入力端子80bと演算増幅器80の出
力端子80cとの間には抵抗85(値r2)が介挿
されている。また上記出力端子80cと演算増幅
器81の反転入力端子81bとの間には抵抗86
(値r2)が介挿されている。演算増幅器81の非
反転入力端子81aは接地され、同演算増幅器8
1の反転入力端子81bの出力端子81cとの間
には、抵抗87(値r1)と互いに並列接続された
可変抵抗88(値R0)と可変容量89(値C0
とが順次直列に介挿されている。そしてこの演算
増幅器81の出力端子81cが抵抗9(この第2
の実施例においては、値R2)の一端に接続され
ている。
In the second embodiment, the damping factor is improved more in the low frequency band for the case where a load is connected, such as a speaker, which requires a large damping factor especially in the low frequency band. This is how it was done. Figure 3 shows
2 is a circuit diagram showing the configuration of this second embodiment, and in this figure, parts corresponding to those in FIG. 2 are given the same reference numerals. Further, this second embodiment is a modification of the first embodiment shown in FIG. 2, and the control amplifier 8 in the first embodiment has a larger amount of feedback in the low frequency band. The control amplifier 8 is replaced with the control amplifier 8 shown in FIG. In FIG. 3, the control amplifier 8 includes operational amplifiers 80 and 81. In this control amplifier 8, a resistor 82 (value
r 1 ) is inserted, and a resistor 83 (value r 2 ) is inserted between the non-inverting input terminal 80a and the ground point. A resistor 84 (value r 1 ) is inserted between the inverting input terminal 80b of the operational amplifier 80 and the load connection terminal 5, and a resistor 85 is inserted between the inverting input terminal 80b and the output terminal 80c of the operational amplifier 80. (value r 2 ) is inserted. Further, a resistor 86 is connected between the output terminal 80c and the inverting input terminal 81b of the operational amplifier 81.
(value r 2 ) is inserted. The non-inverting input terminal 81a of the operational amplifier 81 is grounded, and the operational amplifier 81
A resistor 87 (value r 1 ), a variable resistor 88 (value R 0 ) and a variable capacitor 89 (value C 0 ) connected in parallel to each other are connected between the inverting input terminal 81b of No. 1 and the output terminal 81c.
are inserted in series. The output terminal 81c of this operational amplifier 81 is connected to the resistor 9 (this second
In the embodiment, it is connected to one end of the value R 2 ).

以上の構成において、この第2の実施例におけ
る制御増幅器8の伝達特性Tsは次のようになる。
まず演算増幅器80の出力端子80cと接地点と
の間の電圧をvyとすれば、この制御増幅器8にお
いて、演算増幅器80と抵抗82〜85とにより
決まる伝達特性Ts1は、 Ts1=vy/v0−v2=−r2/r1 …… となり、また演算増幅器81と抵抗86,87と
可変抵抗88と可変容量89とにより決まる伝達
特性Ts2は、 Ts2=vx/vy=−1/r2(r1+1/s・C0R0)……
ただし、s=jω となる。したがつて伝達特性Tsは、式と式
とから、 Ts=Ts1・Ts2=1+1/r1/R0+s・C0r1…… となる。
In the above configuration, the transfer characteristic Ts of the control amplifier 8 in this second embodiment is as follows.
First, if the voltage between the output terminal 80c of the operational amplifier 80 and the ground point is vy , then in this control amplifier 8, the transfer characteristic Ts 1 determined by the operational amplifier 80 and the resistors 82 to 85 is as follows: Ts 1 = v y /v 0 −v 2 =−r 2 /r 1 ..., and the transfer characteristic Ts 2 determined by the operational amplifier 81, resistors 86, 87, variable resistor 88, and variable capacitor 89 is Ts 2 = v x / v y = -1/r 2 (r 1 +1/s・C 0 R 0 )...
However, s=jω. Therefore, the transfer characteristic Ts is determined from the equations as follows: Ts=Ts 1 .Ts 2 =1+1/r 1 /R 0 +s.C 0 r 1 . . .

したがつて、この第2の実施例における信号入
力端子1と負荷接続端子5との間の電圧利得Gv
は、式を前記′式に代入すれば、 Gv=2+R2/R1/1−RS/ZL・1/r1/R0+s・c0・r1
…… となり、またこの第2の実施例における出力イン
ピーダンスZ0は、式を前記′式に代入すれば、 Z0=−Rs/r1/R0+s・C0・r1=−Rs/r1(1/R0+s
・C0
…… となる。
Therefore, the voltage gain Gv between the signal input terminal 1 and the load connection terminal 5 in this second embodiment is
By substituting the formula into the above formula, we get Gv=2+R 2 /R 1 /1−R S /Z L・1/r 1 /R 0 +s・c 0・r 1
......, and the output impedance Z 0 in this second embodiment can be obtained by substituting the formula into the above formula, Z 0 = -Rs/r 1 /R 0 +s・C 0・r 1 = -Rs/ r 1 (1/R 0 +s
C0 )
... It becomes.

第4図のイに示す実線yは、この第2の実施例
における出力インピーダンスZ0の周波数特性を示
しており、この実線yより、出力インピーダンス
Z0は低域周波数帯においては値「−Rs・R0/r1」に 近ずき、一方高域周波数帯においては値「0」に
近づく。したがつて、負荷6接続用の線路10の
線路インピーダンスをrとした場合、 Rs・R0/r1=r …… と設定すれば、線路インピーダンスrを低域周波
数帯において完全に相殺することができる。な
お、第4図のロに示す実線gはこの第2の実施例
における電圧利得Gvの周波数特性を示している。
The solid line y shown in A of FIG. 4 shows the frequency characteristic of the output impedance Z 0 in this second embodiment.
Z 0 approaches the value "-Rs·R 0 /r 1 " in the low frequency band, while it approaches the value "0" in the high frequency band. Therefore, if the line impedance of the line 10 for connecting the load 6 is r, then by setting Rs・R 0 /r 1 = r..., the line impedance r can be completely canceled out in the low frequency band. I can do it. Note that the solid line g shown in FIG. 4B shows the frequency characteristic of the voltage gain Gv in this second embodiment.

次にこの発明の第3の実施例を説明する。この
第3の実施例は、前記第1の実施例において、電
圧利得Gvが負荷6のインピーダンスZLに依存し
ないようにしたものである。
Next, a third embodiment of the invention will be described. In the third embodiment, the voltage gain Gv does not depend on the impedance Z L of the load 6 in the first embodiment.

第5図は、この第3の実施例の構成を示す回路
図である。この図に示す第3の実施例が第1の実
施例と異なる点は、信号入力端子1と増幅器4の
非反転入力端子4aとの間に、同非反転入力端子
4aと負荷接続端子5との間における電圧利得
Gv(伝達特性Tsは変化させても可の負荷6のイ
ンピーダンスZLに対する依存関係を相殺するため
に伝達特性TsLを有する補正回路90a(第1の
補正回路)が介挿されている点にある。
FIG. 5 is a circuit diagram showing the configuration of this third embodiment. The third embodiment shown in this figure differs from the first embodiment in that a signal input terminal 1 and a load connection terminal 5 are connected between the signal input terminal 1 and the non-inverting input terminal 4a of the amplifier 4. voltage gain between
Gv (transfer characteristic Ts may be changed), but a correction circuit 90a (first correction circuit) having a transfer characteristic Ts L is inserted to cancel the dependence on the impedance Z L of the load 6. be.

この補正回路90aにおいて、信号入力端子1
は抵抗91(値R4)を介して増幅器4の非反転
入力端子4aに接続されると共にインピーダンス
回路92(インピーダンスはK・ZL)を介してイ
ンピーダンス回路93(インピーダンスは−K・
Rs(1−Ts))の一端と演算増幅器94の反転入
力端子94bとに接続されている。演算増幅器9
4の非反転入力端子94aは接地され、また同演
算増幅器94の出力端子94cは前記インピーダ
ンス回路93の他端に接続されると共に抵抗95
(値R4)を介して増幅器4の非反転入力端子4a
に接続されている。
In this correction circuit 90a, the signal input terminal 1
is connected to the non-inverting input terminal 4a of the amplifier 4 via a resistor 91 (value R 4 ), and is connected to an impedance circuit 93 (impedance is −K·Z L ) via an impedance circuit 92 (impedance is K·Z L ).
Rs(1-Ts)) and an inverting input terminal 94b of the operational amplifier 94. operational amplifier 9
The non-inverting input terminal 94a of the operational amplifier 94 is grounded, and the output terminal 94c of the operational amplifier 94 is connected to the other end of the impedance circuit 93 and connected to the resistor 95.
(value R 4 ) of the amplifier 4 via the non-inverting input terminal 4a
It is connected to the.

以上の構成において、補正回路90aの伝達特
性TsLは、信号入力端子1と増幅器4の非反転入
力端子4aとの間における電圧利得(この電圧利
得をGsLとする)として表わすことができるか
ら、前記非反転入力端子4aと接地点との間の電
圧をv3とした場合、 TsL=GsL=v3/v1=1+RS/ZL(1−Ts)/2……〓
〓 となる。また前記非反転入力端子4aと負荷接続
端子5との間における電圧利得Gvは、前記′式
の如くであるから、信号入力端子1と負荷接続端
子5との間における全電圧利得GTは、 GT=GsL・Gv=1+R2/2R1 …… となり、この式から、この第3の実施例におけ
る全利得GTは負荷6のインピーダンスZLとは無
関係になることが解る。
In the above configuration, the transfer characteristic Ts L of the correction circuit 90a can be expressed as a voltage gain between the signal input terminal 1 and the non-inverting input terminal 4a of the amplifier 4 (this voltage gain is designated as Gs L ). , when the voltage between the non-inverting input terminal 4a and the ground point is v3 , Ts L = Gs L = v 3 /v 1 = 1 + R S /Z L (1-Ts) / 2...〓
〓 becomes. Further, since the voltage gain Gv between the non-inverting input terminal 4a and the load connection terminal 5 is as shown in the above equation, the total voltage gain G T between the signal input terminal 1 and the load connection terminal 5 is: G T =Gs L ·G v =1+R 2 /2R 1 ... From this equation, it can be seen that the total gain G T in this third embodiment is independent of the impedance Z L of the load 6.

次にこの発明の第4の実施例を説明する。 Next, a fourth embodiment of the invention will be described.

第6図は、この第4の実施例の構成を示す回路
図であり、この第4の実施例は、第5図に示した
第3の実施例において補正回路90aの伝達特性
TsLを、制御増幅器8に第3図に示した第2の実
施例における制御増幅器8を用いた場合にも、電
圧利得Gv(伝達特性Tsまで含めて)が信号の周
波数に関係なく一定になるように伝達特性TsL
に設定したものである。なお、この第4実施例に
あつては、前述した第3実施例と同様に、負荷
ZLのインピーダンスに無関係に一定の電圧利得
Gvを得ることができることは明らかである。
FIG. 6 is a circuit diagram showing the configuration of this fourth embodiment, and this fourth embodiment differs from the transfer characteristic of the correction circuit 90a in the third embodiment shown in FIG.
Even when the control amplifier 8 in the second embodiment shown in FIG. 3 is used as the control amplifier 8, the voltage gain Gv (including the transfer characteristic Ts) is constant regardless of the signal frequency . The transfer characteristic Ts L
It is set to . Note that in this fourth embodiment, the load is
Constant voltage gain independent of ZL impedance
It is clear that Gv can be obtained.

第6図において、補正回路90b(第2の補正
回路)におけるインピーダンス回路93は、抵抗
93aとコンデンサ94bとの並列回路で構成さ
れたものである。このインピーダンス回路93の
インピーダンスZ93は前述した第3の実施例にお
いて述べた如く Z93=−K・Rs(1−Ts) ……〓〓 でなければならない。この〓〓式に前記式に示し
た制御増幅器8の伝達特性Tsを代入すれば、イ
ンピーダンスZ93は、 Z93=K・Rs/r1(1/R0+S・C0)=(r
1(1/R0+S・C0)/K・Rs)-1=(1/K・RS・R0
/r1 +1/K・RS/r1・s・C0-1=(
K・Rs・R0/r1K・Rs/r1・S・C0)……〓〓 となる。この〓〓式から、インピーダンス回路93
における抵抗93aの抵抗値を値
(K・Rs・R0/r1)に設定し、かつコンデンサ93 bの容量を値r1・C0/K・Rs)に設定すれば、この第4 の実施例における信号入力端子1と負荷接続端子
5との間における電圧利得Gvは増幅される信号
の周波数に無関係に一定になる。
In FIG. 6, an impedance circuit 93 in a correction circuit 90b (second correction circuit) is composed of a parallel circuit of a resistor 93a and a capacitor 94b. The impedance Z 93 of this impedance circuit 93 must be Z 93 =-K.Rs (1-Ts) as described in the third embodiment. By substituting the transfer characteristic Ts of the control amplifier 8 shown in the above equation into this equation, the impedance Z 93 is calculated as follows: Z 93 =K・Rs/r 1 (1/R 0 +S・C 0 )=(r
1 (1/R 0 + S・C 0 )/K・Rs) -1 = (1/K・R S・R 0
/r 1 +1/K・R S /r 1・s・C 0 ) -1 = (
K・Rs・R 0 /r 1 K・Rs/r 1・S・C 0 )...〓〓 becomes. From this formula, impedance circuit 93
This fourth _ _ The voltage gain Gv between the signal input terminal 1 and the load connection terminal 5 in the embodiment is constant regardless of the frequency of the signal to be amplified.

なお、この第4の実施例および前述した第3の
実施例において、負荷6として例えばスピーカが
接続された場合、スピーカのインピーダンスZL
は、通常第7図に示すように抵抗Raと互いに並
列接続された抵抗Rb、コンデンサC、インダク
タLとが直列接続され、第8図に示すような周波
数特性を持つ等価回路として表わすことができる
ことから、補正回路90a,90bにおけるイン
ピーダンス回路92にはこの第7図に示す等価回
路に相当するインピーダンス回路を用いればよ
い。
In addition, in this fourth embodiment and the third embodiment described above, when a speaker is connected as the load 6, the speaker impedance Z L
can be expressed as an equivalent circuit in which a resistor Ra, a resistor Rb connected in parallel with each other, a capacitor C, and an inductor L are usually connected in series as shown in FIG. 7, and have frequency characteristics as shown in FIG. 8. Therefore, an impedance circuit corresponding to the equivalent circuit shown in FIG. 7 may be used as the impedance circuit 92 in the correction circuits 90a and 90b.

以上説明したように、この発明による増幅器の
出力特性制御回路によれば、その第1の説明とし
て、増幅器に、同増幅器の入力端子と負荷接続端
子との間における電圧利得の負荷インピーダンス
に対する依存関係と逆関数関係にある伝達特性を
持つ第1の補正回路を前置したので、如何なる負
荷を接続しても負荷のインピーダンスに無関係に
常に一定の電圧利得を得ることができる。
As explained above, according to the amplifier output characteristic control circuit according to the present invention, the first explanation is that the amplifier has a dependency relationship of voltage gain on load impedance between the input terminal and the load connection terminal of the amplifier. Since the first correction circuit having a transfer characteristic having an inverse functional relationship with the first correction circuit is provided in front of the first correction circuit, a constant voltage gain can always be obtained regardless of the impedance of the load, no matter what kind of load is connected.

また第2の発明として、第1の発明の構成に加
えて、増幅器に、同増幅器の入力端子と負荷接続
端子との間における電圧利得の前記帰還制御回路
の伝達特性に対する依存関係と逆関数関係にある
伝達特性を持つ第2の補正回路を前置したので、
上述した第1の発明による効果に加えて、帰還制
御回路の伝達特性として如何なる伝達特性を設定
しても、増幅される信号の周波数に無関係に電圧
利得を一定に保つことが可能になる。
Further, as a second invention, in addition to the configuration of the first invention, an amplifier is provided with a dependency relationship and an inverse functional relationship of a voltage gain between an input terminal of the amplifier and a load connection terminal on the transfer characteristic of the feedback control circuit. Since the second correction circuit with the transfer characteristic is pre-installed,
In addition to the effects of the first invention described above, it becomes possible to keep the voltage gain constant regardless of the frequency of the signal to be amplified, no matter what transfer characteristic is set as the transfer characteristic of the feedback control circuit.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来の増幅器の出力特性制御回路の一
構成例を示す回路図、第2図はこの発明の第1の
実施例の構成を示す回路図、第3図はこの発明の
第2の実施例の構成を示す回路図、第4図は同実
施例を説明するための周波数特性図、第5図はこ
の発明の第3の実施例の構成を示す回路図、第6
図はこの発明の第4の実施例の構成を示す回路
図、第7図はこの発明の第3、第4の実施例にお
けるインピーダンス回路92の等価回路を示す回
路図、第8図は同等価回路の周波数特性図であ
る。 1……信号入力端子、4……増幅器、5……負
荷接続端子、6……負荷、7……電流検出回路
(抵抗)、8……帰還制御回路(制御増幅器)、9
0a……第1の補正回路(補正回路)、90b…
…第2の補正回路(補正回路)。
FIG. 1 is a circuit diagram showing a configuration example of a conventional output characteristic control circuit of an amplifier, FIG. 2 is a circuit diagram showing a configuration of a first embodiment of the present invention, and FIG. FIG. 4 is a frequency characteristic diagram for explaining the embodiment; FIG. 5 is a circuit diagram showing the structure of the third embodiment of the present invention; FIG.
The figure is a circuit diagram showing the configuration of a fourth embodiment of the invention, FIG. 7 is a circuit diagram showing an equivalent circuit of the impedance circuit 92 in the third and fourth embodiments of the invention, and FIG. 8 is an equivalent circuit diagram. It is a frequency characteristic diagram of a circuit. 1... Signal input terminal, 4... Amplifier, 5... Load connection terminal, 6... Load, 7... Current detection circuit (resistance), 8... Feedback control circuit (control amplifier), 9
0a...first correction circuit (correction circuit), 90b...
...Second correction circuit (correction circuit).

Claims (1)

【特許請求の範囲】 1 増幅器の負荷接続端子に接続される負荷ZL
に直列に介挿され前記負荷ZLに供給される電流
を検出する電流検出回路と、この電流検出回路の
検出出力を前記増幅器の入力側に帰還させる帰還
制御回路と、前記増幅器に入力される信号電圧と
前記負荷ZLの両端印加電圧との比であらわされ
る電圧利得Gvを該負荷ZLの値に依存しない第1
の伝達特性部分Gv1と前記負荷ZLの値に依存する
第2の伝達特性部分Gv2との積であらわしたとき
に1/Gv2なる伝達特性を有するように前記負荷
ZLの等価インピーダンスを含む伝達特性設定回
路で構成されて前記増幅器に前置される第1の補
正回路とを具備してなり、前記帰還制御回路を介
して前記増幅器の入力側に帰還される前記電流検
出回路の検出出力の帰還量に応じて前記負荷ZL
に対する出力インピーダンスを制御すると共に、
前記第1の補正回路に入力される前記信号電圧と
前記負荷ZLの両端印加電圧との比であらわされ
る電圧利得GTが前記負荷ZLの値に依存しないよ
うにしたことを特徴とする増幅器の出力特性制御
回路。 2 増幅器の負荷接続端子に接続される負荷ZL
に直列に介挿され前記負荷ZLに供給される電流
を検出する電流検出回路と、この電流検出回路の
検出出力を伝達特性Tsで前記増幅器の入力側に
帰還させる帰還制御回路と、前記増幅器に入力さ
れる信号電圧と前記負荷ZLの両端印加電圧との
比であらわされる電圧利得Gvを前記帰還制御回
路の伝達特性Tsの値に依存しない第1の伝達特
性部分Gv1と前記帰還制御回路の伝達特性Tsの値
に依存する第2の伝達特性部分Gv2との積であら
わしたときに1/Gv2なる伝達特性を有するよう
に設定されて前記増幅器に前置される第2の補正
回路とを具備してなり、前記帰還制御回路を介し
て前記増幅器の入力側に帰還される前記電流検出
回路の検出出力の帰還量に応じて前記負荷ZLに
対する出力インピーダンスを制御すると共に、前
記第2の補正回路に入力される信号電圧と前記負
荷ZLの両端印加電圧との比であらわされる電圧
利得GTが前記帰還制御回路の伝達特性Tsに依存
しないようにしたことを特徴とする増幅器の出力
特性制御回路。 3 前記帰還制御回路の伝達特性Tsが低域周波
数帯において帰還量を増加させるものである特許
請求の範囲第2項記載の増幅器の出力特性制御回
路。
[Claims] 1. Load ZL connected to the load connection terminal of the amplifier
a current detection circuit inserted in series to detect the current supplied to the load ZL, a feedback control circuit that feeds back the detection output of the current detection circuit to the input side of the amplifier, and a signal input to the amplifier. The voltage gain Gv expressed as the ratio between the voltage and the voltage applied across the load ZL is a first voltage gain Gv that does not depend on the value of the load ZL.
The load has a transfer characteristic of 1/Gv 2 when expressed as the product of a transfer characteristic portion Gv 1 and a second transfer characteristic portion Gv 2 that depends on the value of the load ZL.
a first correction circuit configured with a transfer characteristic setting circuit including an equivalent impedance of ZL and disposed in front of the amplifier; The load ZL depends on the amount of feedback of the detection output of the current detection circuit.
In addition to controlling the output impedance for
The output of the amplifier is characterized in that the voltage gain GT expressed by the ratio of the signal voltage input to the first correction circuit and the voltage applied across the load ZL does not depend on the value of the load ZL. Characteristic control circuit. 2 Load ZL connected to the load connection terminal of the amplifier
a current detection circuit inserted in series to detect the current supplied to the load ZL; a feedback control circuit for feeding back the detection output of the current detection circuit to the input side of the amplifier with a transfer characteristic Ts; The voltage gain Gv expressed as the ratio of the input signal voltage to the voltage applied across the load ZL is determined by a first transfer characteristic portion Gv 1 that does not depend on the value of the transfer characteristic Ts of the feedback control circuit and the voltage gain Gv of the feedback control circuit. a second correction circuit installed in front of the amplifier and set to have a transfer characteristic of 1/Gv 2 when expressed as a product of a second transfer characteristic portion Gv 2 that depends on the value of the transfer characteristic Ts; and controlling the output impedance to the load ZL according to the feedback amount of the detection output of the current detection circuit that is fed back to the input side of the amplifier via the feedback control circuit, and The output characteristic of the amplifier is characterized in that the voltage gain GT expressed by the ratio of the signal voltage input to the correction circuit and the voltage applied across the load ZL does not depend on the transfer characteristic Ts of the feedback control circuit. control circuit. 3. The output characteristic control circuit for an amplifier according to claim 2, wherein the transfer characteristic Ts of the feedback control circuit increases the amount of feedback in a low frequency band.
JP56026283A 1981-02-25 1981-02-25 Output characteristic control circuit for amplifier Granted JPS57141113A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56026283A JPS57141113A (en) 1981-02-25 1981-02-25 Output characteristic control circuit for amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56026283A JPS57141113A (en) 1981-02-25 1981-02-25 Output characteristic control circuit for amplifier

Publications (2)

Publication Number Publication Date
JPS57141113A JPS57141113A (en) 1982-09-01
JPH0353801B2 true JPH0353801B2 (en) 1991-08-16

Family

ID=12188953

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56026283A Granted JPS57141113A (en) 1981-02-25 1981-02-25 Output characteristic control circuit for amplifier

Country Status (1)

Country Link
JP (1) JPS57141113A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6099113U (en) * 1983-12-14 1985-07-06 トヨタ自動車株式会社 Clip device for fixing automobile window glass
JPS6412703A (en) * 1987-07-07 1989-01-17 Matsushita Electric Ind Co Ltd Variable output resistance amplifier circuit

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6214727Y2 (en) * 1979-05-09 1987-04-15

Also Published As

Publication number Publication date
JPS57141113A (en) 1982-09-01

Similar Documents

Publication Publication Date Title
US4908870A (en) Motional load driver
US4796295A (en) Telephone circuits
JPH0353801B2 (en)
JPH0612498B2 (en) Circuit arrangement for supplying a quantified current to a grounded load
JPH047124B2 (en)
US5394113A (en) High impedance low-distortion linear amplifier
EP0280516B1 (en) Differential amplifier circuit
JP3123581B2 (en) High-speed composite inverting amplifier
JP3427342B2 (en) Electronic circuit
JPS6121866Y2 (en)
JPS6119533Y2 (en)
JPH0614499Y2 (en) Electronic volume buffer circuit
EP0627813A1 (en) Integrated amplifier with an accurately defined gain factor
GB2080065A (en) Amplifier arrangement
JPS6117618Y2 (en)
JP2560247Y2 (en) Headphone output circuit
JPH0535607Y2 (en)
JPS6238336Y2 (en)
JPS6244578Y2 (en)
JPH01268302A (en) Amplifier circuit
JP2613266B2 (en) Voltage-current conversion circuit
JP2684195B2 (en) Pulse pattern output circuit
JPS6123855Y2 (en)
JPS5915311A (en) Sound reproducer
JPH0367364B2 (en)