JPS6123855Y2 - - Google Patents
Info
- Publication number
- JPS6123855Y2 JPS6123855Y2 JP10592079U JP10592079U JPS6123855Y2 JP S6123855 Y2 JPS6123855 Y2 JP S6123855Y2 JP 10592079 U JP10592079 U JP 10592079U JP 10592079 U JP10592079 U JP 10592079U JP S6123855 Y2 JPS6123855 Y2 JP S6123855Y2
- Authority
- JP
- Japan
- Prior art keywords
- differential amplifier
- input
- circuit
- gain
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Description
【考案の詳細な説明】
この考案は音質調整回路に関し、メインアンプ
として兼用することができ、かつ特性の設定を
種々に行うことができるものを提供することを目
的としてなされたものである。[Detailed Description of the Invention] This invention relates to a sound quality adjustment circuit, and was made for the purpose of providing a sound quality adjustment circuit that can also be used as a main amplifier and whose characteristics can be set in various ways.
この考案の音質調整回路は、音質調整を行うべ
き信号を一方の入力部に入力する第１の差動増幅
器の出力電圧を抵抗回路で分圧することにより出
力電圧以下の任意の電圧が得られるようにし、そ
の電圧を入力する第２の差動増幅器の出力と第１
の差動増幅器の他方の入力部間に可変抵抗を挿入
して該可変抵抗の摺動子を抵抗とコンデンサもし
くはインダクタを介して接地してブースト，カツ
ト調整を行うようにしたものである。 The sound quality adjustment circuit of this invention divides the output voltage of the first differential amplifier, which inputs the signal for sound quality adjustment into one input section, using a resistor circuit, so that an arbitrary voltage below the output voltage can be obtained. and the output of the second differential amplifier inputting that voltage and the first differential amplifier.
A variable resistor is inserted between the other input parts of the differential amplifier, and the slider of the variable resistor is grounded via the resistor and a capacitor or inductor to perform boost and cut adjustments.
以下この考案の詳細を添付図面に示す実施例に
より説明する。第１図の実施例の回路は、調整す
べき信号を第１の差動増幅器A1（ゲインA1≫
１）の非反転入力端子に入力し、出力電圧ｅpを
抵抗R1，R2で分圧して第２の差動増幅器A2の非
反転入力端子に入力し、その出力を可変抵抗ｒの
途中の点１に接続し、抵抗r1を介して第１の差動
増幅器A1の反転入力端子に接続すると共に、抵
抗r2を介して第２の差動増幅器A2の非反転入力端
子に接続し、摺動子２はインピーダンスＺを介し
て接地するように構成されている。 The details of this invention will be explained below with reference to embodiments shown in the accompanying drawings. In the circuit of the embodiment shown in FIG. 1, the signal to be adjusted is passed through the first differential amplifier A 1 (gain A 1
1), the output voltage e p is divided by the resistors R 1 and R 2 and input to the non-inverting input terminal of the second differential amplifier A 2 , and the output is input to the non-inverting input terminal of the variable resistor r. Connected to point 1 on the way, connected to the inverting input terminal of the first differential amplifier A 1 via the resistor r 1 , and also connected to the non-inverting input terminal of the second differential amplifier A 2 via the resistor r 2 . The slider 2 is configured to be connected to the ground via an impedance Z.
この回路において、入力電圧ｅi、出力電圧ｅ
p、第１の差動増幅器A1の非反転入力端子の入力
電圧ｅとの間に(1)式が成立する。 In this circuit, input voltage e i , output voltage e
Equation (1) holds true between p and the input voltage e of the non-inverting input terminal of the first differential amplifier A1 .
ｅp＝（ｅi−ｅ）A1 (1)
フラツト時即ち摺動子２が点１の部分に接続さ
れている時は、第２の差動増幅器A2のゲインが
１となるから、
ｅ＝Ｒ２／Ｒ１＋Ｒ２ｅp (2)
(1)，(2)式から、(3)式が導かれる。 e p = (e i −e) A 1 (1) When the slider 2 is flat, that is, when the slider 2 is connected to the point 1, the gain of the second differential amplifier A 2 is 1, so e=R 2 /R 1 +R 2 e p (2) From equations (1) and (2), equation (3) is derived.
従つて、フラツト時のゲインＧfは、
Ｇf＝ｅｐ／ｅｉ＝Ｒ１＋Ｒ２／Ｒ２ (4)
となる。ここで、抵抗R1，R2を選択すること
によつてゲインＧfが決定され、仮にR1→０（又
はＲ＝０）とすると、Ｇf→１（又はＧf＝１）と
なり、OdBトーンとなる。 Therefore, the gain G f when flat is G f =e p /e i =R 1 +R 2 /R 2 (4). Here, the gain G f is determined by selecting the resistors R 1 and R 2 , and if R 1 → 0 (or R = 0), then G f → 1 (or G f = 1), It becomes an OdB tone.
今、仮にインピーダンスＺが第２図に示すよう
に抵抗ＲとコンデンサＣの直列接続回路でなると
した場合、即ち高域調整用のものである場合の特
性について次に述べる。ブースト時には摺動子２
はｂ方向に動かされ、カツト時にはｃ方向に動か
される。 Now, suppose that the impedance Z is a series connection circuit of a resistor R and a capacitor C as shown in FIG. 2, that is, for high frequency adjustment, the characteristics will be described below. Slider 2 when boosting
is moved in the b direction, and during cutting it is moved in the c direction.
まず最大ブースト時の前記電圧ｅは、差動増幅
器A2についてのゲインが１となるので、(5)式で
表わされる。 First, the voltage e at maximum boost is expressed by equation (5) since the gain of the differential amplifier A2 is 1.
(1)，(5)式から(6)式が導びかれる。 Equation (6) is derived from Equations (1) and (5).
ｅp≒１＋ｓＣ（Ｒ＋ｒ１）／１＋ｓＣＲ・Ｒ１＋
Ｒ２／Ｒ２ｅi(6)
従つて最大ブースト時のゲインＧBは(7)式で表
わされる。 e p ≒1+sC(R+r 1 )/1+sCR・R 1 +
R 2 /R 2 e i (6) Therefore, the gain G B at maximum boost is expressed by equation (7).
ＧB＝ｅｐ／ｅｉ＝１＋ｓＣ（Ｒ＋ｒ１）／１＋ｓ
ＣＲ・Ｒ１＋Ｒ２／Ｒ２(7)
(7)式から、抵抗Ｒを可変することにより、ゲイ
ンＧBを変えることができる。また、抵抗R1，R2
の選択によりゲインＧBを設定することができ
る。 G B =e p /e i =1+sC(R+r 1 )/1+s
CR·R 1 +R 2 /R 2 (7) From equation (7), the gain G B can be changed by varying the resistance R. Also, the resistances R 1 and R 2
Gain G B can be set by selecting .
最大カツト時には、差動増幅器A2まわりのゲ
インは、
１＋ｓＣ（Ｒ＋ｒ２）／１＋ｓＣＲ
となるから、前記電圧ｅは(8)式で表わされる。 At maximum cut, the gain around the differential amplifier A2 is 1+sC(R+ r2 )/1+sCR, so the voltage e is expressed by equation (8).
ｅ＝１＋ｓＣ（Ｒ＋ｒ２）／１＋ｓＣＲ・Ｒ２／Ｒ
１＋Ｒ２ｅp(8)
従つて、(1)，(8)式から、
ｅp＝１＋ｓＣＲ／１＋ｓＣ（Ｒ＋ｒ２）・Ｒ１＋
Ｒ２／Ｒ２ｅi(9)
従つて、最大カツト時のゲインＧCは(10)式で表
わされる。 e=1+sC(R+ r2 )/1+sCR・R2 /R
1 +R 2 e p (8) Therefore, from equations (1) and (8), e p =1+sCR/1+sC(R+r 2 )・R 1 +
R 2 /R 2 e i (9) Therefore, the gain G C at maximum cut is expressed by equation (10).
Ｇc＝１＋ｓＣＲ／１＋ｓＣ（Ｒ＋ｒ２）・Ｒ１＋
Ｒ２／Ｒ２(10)
(10)式から、カツト時においても、抵抗Ｒを可変
することによりゲインＧCを変えることができ、
または抵抗R1，R2の選定によりゲインＧCを設定
することができる。 G c =1+sCR/1+sC(R+ r2 )・R1 +
R 2 /R 2 (10) From equation (10), it is possible to change the gain G C by varying the resistance R even during cutting.
Alternatively, the gain G C can be set by selecting the resistors R 1 and R 2 .
一方、低域調整用のものは、インピーダンスＺ
として第３図に示す抵抗ＲとインダクタＬとの直
列接続回路を用いる。前記と同様の演算により、
この場合の最大ブースト時のゲインＧB及び最大
カツト時のゲインＧCを求めると、これらのゲイ
ンはそれぞれ（11）式，（12）式で表わされる。 On the other hand, for low frequency adjustment, impedance Z
A series connection circuit of a resistor R and an inductor L shown in FIG. 3 is used as a circuit. By the same calculation as above,
In this case, when the gain G B at maximum boost and the gain G C at maximum cut are determined, these gains are expressed by equations (11) and (12), respectively.
また、中域調整用のものは、インピーダンスＺ
として第４図に示す抵抗Ｒ、コンデンサＣ、イン
ダクタＬとの直列接続回路を用いる。この場合の
最大ブースト時のゲインＧB及び最大カツト時の
ゲインＧCを前記と同様の演算により求めると、
これらのゲインはそれぞれ（13），（14）式で表わ
される。 Also, the one for mid-range adjustment is the impedance Z
As shown in FIG. 4, a series connection circuit including a resistor R, a capacitor C, and an inductor L is used. In this case, the gain G B at maximum boost and the gain G C at maximum cut are calculated using the same calculations as above.
These gains are expressed by equations (13) and (14), respectively.
ＧB＝Ｒ１＋Ｒ２／Ｒ２・１＋ｓＣ（ｒ＋Ｒ）＋ｓ
２ＬＣ／１＋ｓＣＲ＋ｓ２ＬＣ（13）
ＧC＝Ｒ１＋Ｒ２／Ｒ２・１＋ｓＣＲ＋ｓ２ＬＣ／
１＋ｓＣ（ｒ＋Ｒ）＋ｓ２ＬＣ（14）
この考案によれば、第１の差動増幅器に信号増
幅機能を持たせ、その帰還回路に音質調整機能を
持たせた構成を有するので、メインアンプを兼用
した音質調整回路も実現できる。また、第１の差
動増幅器の出力部に設けた抵抗回路の抵抗の選択
により、簡単にゲインを設定することができ、前
記R1をゼロに選定することにより、OdBトーン
のものが実現できる等、任意の応答の回路が実現
できる。 G B =R 1 +R 2 /R 2・1+sC(r+R)+s
2 LC/1+sCR+s 2 LC(13) G C =R 1 +R 2 /R 2・1+sCR+s 2 LC/
1+sC(r+R)+ s2LC (14) According to this invention, the first differential amplifier has a signal amplification function and its feedback circuit has a sound quality adjustment function, so it can also be used as the main amplifier. It is also possible to realize a sound quality adjustment circuit. In addition, the gain can be easily set by selecting the resistance of the resistor circuit provided at the output section of the first differential amplifier, and by selecting R1 as zero, an OdB tone can be achieved. etc., a circuit with an arbitrary response can be realized.
また第５図に示したような従来例においては可
変抵抗ｒの一部が出力端子OUTに直列に入つて
しまうため出力インピーダンスを小さくすること
ができなかつた。そのため後段にバツフアーアン
プを必要としたが、この考案においては出力端に
直列に抵抗は入らないので上記の欠点は解消でき
ている。 Furthermore, in the conventional example shown in FIG. 5, a portion of the variable resistor r is connected in series to the output terminal OUT, making it impossible to reduce the output impedance. For this reason, a buffer amplifier was required at the subsequent stage, but in this invention, no resistor is inserted in series at the output terminal, so the above-mentioned drawbacks can be overcome.
また第１，第２の差動増幅器に入力インピーダ
ンスの大きなものを使用すれば対称性の良好な変
化特性のものが得られる。 Furthermore, if the first and second differential amplifiers have large input impedances, a symmetrical change characteristic can be obtained.
さらにフラツト時には直流アンプの作用をなす
こともできる。 Furthermore, when the signal is flat, it can also function as a DC amplifier.
またこの考案は第６図に示した差動増幅器の接
続回路によつてもその主旨を実現できる。 The purpose of this invention can also be realized by the differential amplifier connection circuit shown in FIG.
第１図はこの考案の一実施例を示す回路図、第
２図、第３図、第４図は第１図の回路に高域調
整、低域調整、中域調整機能をそれぞれ持たせる
ためのインピーダンスを構成する回路例、第５図
は従来例、第６図はこの考案の他の実施例であ
る。
A1……第１の差動増幅器、A2……第２の差動
増幅器、Ｃ……コンデンサ、Ｌ……インダクタ、
Ｒ，R1，R2……抵抗、ｒ……可変抵抗、Ｚ……
インピーダンス、２……摺動子。
Figure 1 is a circuit diagram showing one embodiment of this invention, and Figures 2, 3, and 4 are diagrams showing how the circuit in Figure 1 is provided with high-frequency adjustment, low-frequency adjustment, and mid-range adjustment functions, respectively. An example of a circuit configuring the impedance of , FIG. 5 shows a conventional example, and FIG. 6 shows another embodiment of this invention. A1 ...First differential amplifier, A2 ...Second differential amplifier, C...Capacitor, L...Inductor,
R, R 1 , R 2 ...Resistance, r...Variable resistance, Z...
Impedance, 2...Slider.
Claims (1)
幅器の一方の入力部に音質調整すべき信号を入力
し、該第１の差動増幅器の出力から該増幅器の出
力電圧以下の任意の電圧を抵抗回路より得て第２
の差動増幅器の一方の入力部に入力し、該第２の
差動増幅器の出力を可変抵抗の途中の固定点に接
続し、該可変抵抗の一端を前記第１の差動増幅器
の他方の入力部に入力し、他端を前記第２の差動
増幅器の他方の入力部に入力し、可変抵抗の摺動
子をインピーダンス回路を介して接地したことを
特徴とする音質調整回路。 It has a first and a second differential amplifier, a signal to be adjusted for sound quality is input to one input part of the first differential amplifier, and the output voltage of the first differential amplifier is lower than or equal to the output voltage of the amplifier. Obtain an arbitrary voltage from the resistor circuit and apply the second
The output of the second differential amplifier is connected to a fixed point in the middle of the variable resistor, and one end of the variable resistor is connected to the other input of the first differential amplifier. 1. A sound quality adjustment circuit, characterized in that the signal is input to an input section, the other end is input to the other input section of the second differential amplifier, and a slider of a variable resistance is grounded via an impedance circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10592079U JPS6123855Y2 (en) | 1979-07-31 | 1979-07-31 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10592079U JPS6123855Y2 (en) | 1979-07-31 | 1979-07-31 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5622823U JPS5622823U (en) | 1981-02-28 |
| JPS6123855Y2 true JPS6123855Y2 (en) | 1986-07-17 |
Family
ID=29338568
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10592079U Expired JPS6123855Y2 (en) | 1979-07-31 | 1979-07-31 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6123855Y2 (en) |
-
1979
- 1979-07-31 JP JP10592079U patent/JPS6123855Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5622823U (en) | 1981-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0683113B2 (en) | Line equalization circuit | |
| JPS6123855Y2 (en) | ||
| JP2748145B2 (en) | Differential amplifier circuit | |
| JPS6244576Y2 (en) | ||
| JPH0761192B2 (en) | In-vehicle sound reproduction device | |
| JPS6138272Y2 (en) | ||
| JPH0713298Y2 (en) | Tone control circuit | |
| JPS6324655Y2 (en) | ||
| KR870002811Y1 (en) | Tone control circuit | |
| JPH0224261Y2 (en) | ||
| JPH0238013B2 (en) | SAABOFUIRUTAANPU | |
| JP2520758Y2 (en) | Filter circuit | |
| JPS6123857Y2 (en) | ||
| JPH0713299Y2 (en) | Audio circuit | |
| JPH0448009Y2 (en) | ||
| JP2767389B2 (en) | Equalizer and audio device using the same | |
| JPH0321055Y2 (en) | ||
| JPH0326668Y2 (en) | ||
| JPS6218088B2 (en) | ||
| JPS6143304Y2 (en) | ||
| JPH062396Y2 (en) | Loudspeaker | |
| JP2667088B2 (en) | Sound quality adjustment circuit | |
| JP2592645Y2 (en) | Auditory correction circuit | |
| JPS6336567B2 (en) | ||
| JPH0715274Y2 (en) | Sound quality adjustment circuit |