JPH0353585B2 - - Google Patents

Description

請求の範囲 １ アジマス方向に走査するアンテナを有し、レ
ーダ装置からのビデオ信号およびアジマス信号を
処理するレーダ信号用プロセツサにおいて、アジ
マス方向における目標物の前縁を検出した時の遅
延量をほぼ一定に保ち、ビデオ信号のＳ／Ｎ比を
改善するために、 受信したビデオ信号の振幅をビデオしきい値と
比較する手段と、 複数個のレンジゾーンの各々に対してビデオし
きい値を超えるビデオ信号の回数を示すカウント
値を形成し、記録する手段と、 前記カウント値をカウントしきい値と比較する
手段と、 前記カウント値がカウントしきい値を超えると
きフラグ信号を非設定状態から設定状態に変更す
る手段と、 各ビデオ信号の受信において前記カウント値を
更新し、その更新において前記カウント値を、 前記受信したビデオ信号が前記ビデオしきい値
を超えてフラグ信号が設定されていないとき第１
の値によつてインクレメントし、 前記受信したビデオ信号が前記ビデオしきい値
を超えてフラグ信号が設定されているとき第２の
値によつてデクレメントし、 前記受信したビデオ信号が前記ビデオしきい値
を超えないでフラグ信号が設定されているとき第
１の値によつてインクレメントし、 前記受信したビデオ信号が前記ビデオしきい値
を超えないでフラグ信号が設定されていないとき
第２の値によつてデクレメントする論理手段と、 フラグ信号が非設定状態から設定状態に変化し
たとき前記カウント値を０にリセツトする手段
と、 前記レンジゾーンに関するフラグ信号が設定状
態にあるときに所定のレンジゾーンに対して受信
されたビデオ信号を表示メモリに通過させること
を許可する手段とを具備していることを特徴とす
るレーダ信号用プロセツサ。 ２ 前記第１のしきい値は前記第２のしきい値よ
りも大きい特許請求の範囲第１項記載のプロセツ
サ。 ３ 前記第１のしきい値は２であり、前記第２の
しきい値は１である特許請求の範囲第２項記載の
プロセツサ。 １ 発明の技術分野 この発明は、レーダ信号用プロセツサに関する
ものである。詳述すれば、Ｓ／Ｎ比が改善された
レーダ信号用プロセツサに関するものである。 この明細書において、特定の実施例を参照して
この発明を説明しているが、この発明の技術的範
囲はこの実施例に限れるものではないことが明ら
かである。すなわち、この発明の開示内容に照し
て当業者が容易に認識できるような種々の変形例
が考えられる。 ２ 背景技術の説明 表示を主要機能とするレーダシステムにおいて
フイルタ機能に対して限られた量の機材しか使用
することができない。一般に、このことによつて
表示用に使用されるビデイオフイルタを単一ルー
プビデイオ積分器のようなタイプのものに制限し
てしまうようになる。積分技術を駆動する単一ル
ープビデイオ積分器によつて到来するビデイオ信
号を処理し、これによつて、レーダシステムの
Ｓ／Ｎ比をかなり改善している。しかし乍ら、こ
の積分器の信号応答に幾らかの遅延を生じるた
め、この積分技術によつて遅延誤差（アジマスバ
イアス誤差）を生じてしまい、表示される像のア
ジマス（方位角）位置が不正確となつてしまう欠
点がある。このアジマスバイアス誤差はビデイオ
信号強度とともに変化するものであり、バイアス
遅延補償は不可能なものでないにしても、難しい
ものである。 発明の概要 この発明に係る信号プロセツサは、走査用の空
中線を有するレーダシステムから得たビデイオお
よびアジマス信号で作動し、ビデイオ信号のＳ／
Ｎ比を改善すると共に、アジマスバイアス誤差を
ほぼ一定に保持して容易に補正し得るようにした
ものである。 この発明に係るレーダ信号プロセツサに第１の
回路を設け、この第１の回路によつて、複数個の
レンジゾーンの各々のゾーンにおけるビデイオ信
号の振幅の記録を表示する計数値を発生および記
憶する。 また、このプロセツサに第２の回路を設け、計
数閾値を超えた時にフラツグビツトを発生させて
いる。各レンジゾーンに対してこのフラツグビツ
トを計数値に従つて記憶している。フラツグビツ
トが存在することは、アジマス位置における目標
物の前縁が検出されたことを表示するものであ
る。 さらにゲート論理回路を設け、これによつて、
フラツグビツトが存在している時は何時でもレー
ダビデイオ信号をこのプロセツサを経て出力端子
に送給し得るようにゲート制御する。さらに前記
第１の回路は、レーダビデイオ信号が予め選択し
たレベルを越えたか否かおよび前記フラツグ信号
が存在しているか否かに基づいて計数値を修正し
た後にその計数値が予め選択したレベルを越えて
いるか否かを検出する手段に供給する。

【図面の簡単な説明】

第１図は、この発明の信号プロセツサの一実施
例のブロツク線図、第２図は、第１図の実施例装
置の信号検出能力を単一ループ積分器のものと比
較して表わしたグラフ、第３図は、第１図の実施
例装置のアジマスバイアス補償を単一ループ積分
器のものと比較して表わしたグラフである。

【発明の詳細な説明】

第１図は、この発明によるプロセツサ１０の１
実施例のブロツク図を示す。このプロセツサ１０
は、デジタルメモリ１２、表示レンジカウンタ１
４、ビデオ積分アドレス制御回路１６、ビデオし
きい値比較器１８、フリツプフロツプ２０，２
２、カウント更新論理回路２４、およびシフトレ
ジスタ２６を備え、それにより複数個のレンジゾ
ーンの各々に対するビデオ信号ヒストリを表示す
るカウントを形成し、蓄積する。 レーダにおいては雑音の影響を除去するために
同一目標からの複数の反射ビデオ信号を積分し
て、それが所定の値を越えたとき初めて信号とし
て認識する方式が使用されている。第１図のプロ
セツサ１０もこのような目的で１つのレンジゾー
ンにおける信号を積分して識別するものである。
その動作の概要を説明すると、受信信号はビデオ
しきい値比較器１８において予め設定されたしき
い値と比較され、しきい値を越えたか否かに応じ
てフリツプフロツプ２０，２２のいずれかに出力
が与えられ、メモリ１２から予めカウント更新論
理回路２４に入力されている前回までのしきい値
を越えた回数の累積値をインクレメントまたはデ
クレメントし、その結果をシフトレジスタ２６に
記憶し、カウント比較器２８で積分カウントしき
い値比較器３０に設定されている値を越えるとそ
れを正しい信号として認識してその出力によりビ
デオゲート３２を制御してレーダ受信器１７より
のビデオ信号をビデオメモリ３３に通過させる。 しかしながら、このような方式においてレーダ
がアジマス走査を行う場合には、所定数の信号を
受信している間にアジマス走査方向が変化して最
初の信号受信時のアジマス方向からずれた方向と
なりアジマス前縁が遅延して検出されることにな
る。 この発明はこのようなアジマス前縁の検出の遅
延を減少させるように機能するレーダ信号プロセ
ツサを提供するものである。 第１図のプロセツサ１０においてはデジタルメ
モリ１２によつて各レンジゾーンに対して１個の
アドレスを与える。各アドレス毎に、このメモリ
は６ビツト語を記憶することができ、これをこの
アドレスに対して唯一のレンジゾーン用のビデオ
積分を行うために使用できる。各アドレス毎に記
憶された５個のメモリビツトをデジタルビデオヒ
ストリーの実行カウントを記憶するために使用す
る。このデジタルビデオストリーとは受信したビ
デオ信号がオペレータが選択した表示しきい値を
越えている期間中のスイープ数の記録を意味する
ものである。このビデオ表示しきい値の選択はオ
ペレータ制御パネル１９により行われる。 第６番目のビツトはフラグビツトとして用い、
このフラグビツトは特定の距離範囲、すなわちレ
ンジビン（range bin）におけるしきい値を越え
た受信信号回数がカウントしきい値に到達したか
どうかを表示するためのものである。すなわち、
もしもカウントしきい値に到達していれば、第６
番目のビツトであるフラグビツトは、“真”すな
わち論理１として発生され、カウントしきい値に
到達していないときにはこのフラグビツトは
“偽”すなわち論理０として発生される。 またメモリ１２はレンジカウンタ１４およびビ
デオ積分器アドレス制御回路１６によつてアドレ
スが付される。このレンジカウンタ１４はレーダ
送信機１５からのマスタトリガ信号によつてレー
ダレンジに同期されている。 レーダ受信器１７からのレーダビデオ信号をビ
デオしきい値比較器１８でオペレータが選択した
ビデオ表示しきい値と比較する。この比較器１８
の出力は後述するメモリ１２からの第２の入力
（フラグビツト）と共にフリツプフロツプ２０，
２２の入力端子に供給される。入力がしきい値を
越えたときはフリツプフロツプ２０に出力が与え
られ、しきい値以下のときにはフリツプフロツプ
２２に出力が与えられる。これらのフリツプフロ
ツプ２０，２２の出力はカウント更新論理回路２
４に供給される。このカウント更新論理回路２４
はフリツプフロツプ２０からの出力によりカウン
トがインクレメントし、フリツプフロツプ２１の
出力によりデクレメントする。このインクレメン
トおよびデクレメントの量はフラグビツトと組合
わせて後述のように決定される。なお、カウント
は０より下に減少されることはない。 カウント更新論理回路２４はメモリ１２からそ
こに記憶されている先行の（前回の）カウント値
を供給され、そのカウント値をフリツプフロツプ
２０または２２の出力にしたがつてインクレメン
トまたはデクレメントして新しいカウント値を形
成し、その新しいカウント値をシフトレジスタ２
６に供給してそこに格納する。シフトレジスタ２
６中の新しいカウント値はそれからカウントしき
い値比較器２８に供給されると共にメモリ１２に
供給されてそこに記憶されている前回のカウント
値を今回の新しいカウント値で置換する。この置
換された今回のカウント値がビデオしきい値比較
器１８の次の出力によつてカウント更新論理回路
２４がフリツプフロツプ２０または２２の出力に
したがつてインクレメントまたはデクレメントす
るときの前回のカウント値となる。この実施例で
はカウント更新論理回路２４はそこで計算したカ
ウント値を保持することのできるカウンタではな
く供給された前回のカウント値およびフリツプフ
ロツプ２０または２２の出力にしたがつてインク
レメントまたはデクレメント処理をするだけの単
なる論理装置であるために上記のようにカウント
更新論理回路２４、シフトレジスタ２６、および
メモリ１２でループ回路を形成して前回のカウン
ト値を次の処理で使用できるようにしているので
ある。シフトレジスタ２６中のカウント値は上記
のようにカウントしきい値比較器２８に供給さ
れ、ここで積分カウントしきい値選択回路３０に
よつて供給される積分カウントしきい値と比較さ
れる。比較器２８の出力信号はカウントしきい値
を越えたか否かで１または０の値をとるフラグビ
ツトであり、これはメモリ１２に記憶され、また
第１図に示されたビデオメモリ３３へレーダ受信
器１７からデジタルビデオ信号を通過させるよう
に制御するためにビデオゲート３２に供給され
る。 このフラグビツトは、ビデオしきい値比較器の
出力と共に次のようにカウント論理回路で処理さ
れる。 図示の実施例においてもしもビデオしきい値が
超過されているのにフラグビツトが為、すなわち
０である場合、このカウントはフリツプフロツプ
２０，２２およびカウント更新論理回路２４によ
つて２個だけ増大するようにインクレメントされ
て調整される。他方のしきい値が超過されると共
にフラグビツトが１である場合にはこのカウント
は上述の回路２０，２２，２４によつて１個だけ
減少するように調整される。またしきい値が超過
されないときにフラグビツトが偽、すなわち０で
ある場合、このカウントは上述の回路２０，２
２，２４によつて１個だけ減少するように調整さ
れる。またしきい値が超過されないのにフラグビ
ツトが真、すなわち１となつている場合、このカ
ウントは上述の回路２０，２２，２４によつて２
個だけ増大するように調整される。このようにす
ればビデオしきい値を越える信号が検出され、し
かもフラグビツトが１でない場合、すなわち前縁
がまだ検出されていない状態ではカウント更新論
理回路２４は２づつインクレメントとするから、
カウントしきい値まで到達するまでの受信回数が
従来のものの1/2となり、前縁検出の遅れを大き
く減少させることができる。このようにカウント
更新論理回路２４はメモリ１２およびカウント比
較器２８へ新しいカウントを与えるための補正手
段として機能する。このカウント更新論理回路２
４はシフトレジスタ、加算器およびリセツト論理
回路によつて構成されているが詳細は図示しな
い。このカウント更新論理回路２４はまたそれと
同じ機能を行う他の装置または回路をこの代りに
用いることができる。例えば代表的な例としては
マイクロプロセツサがある。 以上説明したように、フラグビツトの１は新し
いカウントが受信されたレーダビデオ信号の内容
を示す選択回路３０の予め定められたカウントし
きい値を越えたとき生じ、またフラグビツトが０
に変化するのは目標からの受信レーダビデイオ信
号がないことによりカウントが減少して選択回路
３０の予め定められたカウントしきい値より下に
なつたときに生じる。したがつてフラグビツトが
１になることはアジマス走査によつて目標からの
反射信号が得られたこと、すなわちアジマス方向
における目標の前縁の検出されたことを示し、フ
ラグビツトが０になることは後縁が検出されたこ
とを示すことになる。 追加の特徴として、フラグビツトが“真”の場
合にはデジタルビデオ信号はカウントしきい値レ
ベルを越えているから少なくとも最小識別可能な
レベルになつている。したがつてフラグビツトが
“真”の場合にデジタルビデオ表示が０になるこ
とはなく、これによつてこのデジタルビデオ信号
による目標のアジマス幅をアナログビデオ信号に
よる場合の目標のアジマス幅と同一にすることが
できる。 カウントしきい値を超過して目標の前縁が検出
されると、フラグビツトが“真”になり、カウン
ト更新論理回路２４のカウンタはゼロにリセツト
され、次にビデオしきい値を越えた入力が比較器
１８から出力されるときは論理回路のカウンタを
１デクレメントし、またフラグビツトが１のとき
に表示しきい値を越えていないビデオ振幅が入力
すると前記のようにカウントは“２”だけ増加さ
れる。論理回路２４中のカウンタは前記のように
目標の前縁を識別した後リセツトされ、表示しき
い値の次の指示が超過されたことを識別するため
にセツトされる。このようにカウンタをリセツト
するはプロセツサ１０がビデオ信号の後縁を探査
するのを容易にするためである。一般には後縁し
きい値は前縁しきい値と等しい値が採用される。
後縁に到達したとき、フラグビツトは論理回路２
４によつて除去され、カウンタ論理回路が再びリ
セツトすると共に、このレンジビン用のビデオメ
モリへ入力されるビデオ信号が０にリセツトされ
る。送信機１５からの次のレンジクロツク信号に
よつてメモリ１２中の次のレンジゾーンにアドレ
スして相関関係処理を再び開始する。 このプロセツサ１０は２進アキユムレータであ
るから、信号の振幅を直接表示するものではな
い。積分器の出力を直接表示する代りに、従来の
単一ループ積分技術のように、予め定められたカ
ウントに達したときにデジタル化したビデオ信号
をメモリおよび、または表示器へ供給することも
できる。 レーダ信号プロセツサが処理すべき目標の形式
によるアジマスプロフイルはよく知られている。
そのような目標のアジマスプロフイルの数学的表
示は関数sin ｘ／ｘとして示すことができ、ここ
でｘは角変位（ラジアン）である。したがつて目
標の前縁および後縁のアジマス遅延は正確に予測
することができる。アジマス遅延はレーダ受信器
１７の受信ビデオ信号振幅に関係せず、各積分カ
ウントしきい値の選択された値に対してほぼ一定
であり、したがつてマイクロプロセツサ３４によ
るバイアス遅延補償が可能である。 前記のようにシフトレジスタ２６に記憶された
新しいカウントがしきい値選択回路３０のしきい
値を越えればフラグビツトは１となりゲート３２
を制御してビデオメモリ３３には特定目標のレー
ダビデオ信号を記憶させる。ビデオメモリ３３の
機能はデジタルレーダビデオ信号をアジマス補償
のために記憶することである。レーダビデオ信号
は標準レーダ掃引ラインにおけるレンジビンのシ
ーケンス信号列として受信される。各レンジビン
を３個または４個のビデオビツトでデジタル化す
る。前記のようにビデオメモリ３３はレーダビデ
オ信号をアジマス補償のために記憶する。そのた
めビデオ信号出力は表示用複合ビデオフオーマツ
トの水平ラスタラインの様式である。これは制御
用のマイクロプロセツサ３４によつてデータをビ
デオメモリ３３に供給することによつて行われ
る。すなわちマイクロプロセツサ３４によつて、
最初のレンジの開始点、掃引ラインのアジマス角
度（バイアス遅延補償された）、および掃引ライ
ンの動作を開始させるための制御信号等を決定す
るためのデータが供給される。この部分はこの発
明の特徴とは直接関係はないので詳細な説明は省
略する。 前記のようにフラグビツトが１になる都度カウ
ント比較器２８からの出力により受信ビデオ信号
はビデオメモリ３３に与えられる。ビデオメモリ
３３の記憶容量は限定されたものであるから前に
記憶された古いビデオ情報がこのメモリ３３から
読出されて現在の新しいビデオ情報がメモリ３３
に書込まれる。記憶密度を改善するために、各セ
ルに対してピーク検出器（図示せず）を用いて前
に記憶された古いビデオ情報に現在の新しいビデ
オ情報を組合わせることもできる。 第２図および第３図は、コンピユータシミユレ
ーシヨンによつて得られたこの発明による実施例
の装置の性能を表わすものである。第２図は、ア
ジマスビーム幅当り13回掃引する方式のレーダに
おいてこの発明による上述の実施例の信号検出能
力４０（実線）と従来の代表的な単一ループ積分
器の検出能力４２（破線）とを比較して表わして
いる。図で、縦軸は信号検出能力を表わす検出の
確率を示し、横軸は信号対雑音比（Ｓ／Ｎ比）を
デシベルで示している。このグラフから明かなよ
うに、これら２つの積分器の信号検出能力は本質
的に同じものであり、この発明による信号プロセ
ツサを用いることによつて従来のものと比較して
検出能力の損失は認められない。 また第３図はこの発明の実施例の装置によるア
ジマスセントロイド（ビームプリツト）バイアス
４４（実線）と従来の代表的な単一ループ積分器
のバイアス４６（破線）とを比較して表わしてい
る。縦軸は掃引のアジマスバイアスを示し、横軸
はＳ／Ｎ比をデジベルで示している。破線で示す
従来の単一ループ積分器のバイアス４６は縦軸の
アジマスバイアスで４回から10回に掃引回数が変
化して縦軸で250％（10／４）の変化をするとき
Ｓ／Ｎ比も約250％変化する。これに対してこの
発明のアジマスバイアスは実線４４に示すように
Ｓ／Ｎ比の変化に対して縦軸の値は実質上一定で
ある。このことによつてこの発明のレーダ信号プ
ロセツサでは、アジマスバイアスを極めて簡単、
かつ正確に補正することができる。それは単一の
調整が曲線全体に等しく影響するからである。 したがつて、この発明のレーダ信号プロセツサ
１０は従来の単一ループ積分技術によつて得られ
たものに比べて、目標パルスの前縁および後縁の
応答における遅延量を極めて正確に予測できると
共に、単一ループ積分器とほぼ同一の信号強いん
能力を有する利点がある。 この発明は上述した実施例に限定されるもので
はなく、種々の変更を加えることができることは
勿論である。