JPH0352240A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH0352240A
JPH0352240A JP18794989A JP18794989A JPH0352240A JP H0352240 A JPH0352240 A JP H0352240A JP 18794989 A JP18794989 A JP 18794989A JP 18794989 A JP18794989 A JP 18794989A JP H0352240 A JPH0352240 A JP H0352240A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
plate material
scribe line
rear surface
line region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18794989A
Other languages
Japanese (ja)
Inventor
Kenji Otobe
健二 乙部
Shigeru Nakajima
中島 成
Noboru Goto
後藤 登
Katsunori Nishiguchi
勝規 西口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP18794989A priority Critical patent/JPH0352240A/en
Publication of JPH0352240A publication Critical patent/JPH0352240A/en
Pending legal-status Critical Current

Links

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

PURPOSE:To facilitate handling of a semiconductor substrate, to enhance the yield rate and to reduce the cost by fixing the semiconductor substrate to a plate material, dicing a scribing line region on the rear surface of the semiconductor substrate, and separating the semiconductor substrate. CONSTITUTION:The element forming surface side or a semiconductor substrate 1 on which a field effect transistor is formed is stuck to a transparent plate material 8. The rear surface side of the semiconductor substrate 1 is made to be a thin layer having the required thickness. A through hole 12 reaching a source electrode 2a of the field effect transistor is formed on the rear surface side of the semiconductor substrate 1. The entire surface of the rear side of the semiconductor substrate 1 is metallized 13. Plating 15 is applied on the metallized rear surface other than a scribing line region 7. Thereafter the scribing line region 16 undergoes dicing, and the semiconductor substrate is separated. Then the transparent plate material 8 is released from the semiconductor substrate 1, and the semiconductor substrate 1 is made to be chips. Thus, the handling of the semiconductor substrate becomes easy, the yield rate is enhanced and the cost is reduced.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特にモノリシッ
クマイクロ波集積回路(MM I C ;MonoHt
hfc旧crovave yntegr’atedCi
rcuits)等の高周波動作を目的としたパイアホー
ルを有する半導体装置の製造方法に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method for manufacturing a semiconductor device, and in particular to a method for manufacturing a semiconductor device, particularly a monolithic microwave integrated circuit (MMIC; MonoHt).
hfc old crovave integr'ated Ci
The present invention relates to a method of manufacturing a semiconductor device having a pier hole intended for high frequency operation such as rcuits.

〔従来の技術〕[Conventional technology]

マイクロ波帯で高周波動作を目的とするガリウム砒素(
GaAs)MMICは、ショットキーバリア型電界効果
トランジスタ( G a A s  M E SFET
)やGaAsダイオード等の能動素子と、抵抗,容量,
インダクタ素子等の受動素子を組み合わせることにより
構成されているうこのMMTCの動作周波数は2GHz
以上であるため、受動回路としての伝送線路はマイクロ
ストリップラインが広く用いられている。マイクロスト
リップラインの誘電体基板には半絶縁性のGaAs基板
が使われているため、マイクロストリップラインのライ
ン幅はGaAs基板の厚さにより決定され、高集積化す
るにはGaAs基板を薄くする必要がある。また、低雑
音増幅用MM I Cや高出力用MMIC等に限らず寄
生インピーダンスを減らすことは必要である。この寄生
インピーダンスは特にソースインダクタンスの特性に及
ぼす影響は大きく、製造過程においてソース電極裏面導
出用のパイアホール(Via Hole;開孔)を形成
することにより、寄生インピーダンスの低減化を図るこ
とが不可欠である。
Gallium arsenide (
GaAs) MMIC is a Schottky barrier field effect transistor (GaAs) MMIC.
) and GaAs diodes, as well as resistors, capacitors,
The operating frequency of this MMTC, which is constructed by combining passive elements such as inductor elements, is 2 GHz.
Because of the above, microstrip lines are widely used as transmission lines as passive circuits. Since a semi-insulating GaAs substrate is used as the dielectric substrate of the microstrip line, the line width of the microstrip line is determined by the thickness of the GaAs substrate, and it is necessary to make the GaAs substrate thinner for higher integration. There is. Further, it is necessary to reduce parasitic impedance not only in MMICs for low noise amplification and MMICs for high output. This parasitic impedance has a particularly large effect on the characteristics of the source inductance, so it is essential to reduce the parasitic impedance by forming a via hole (opening) for leading out the back side of the source electrode during the manufacturing process. be.

現在のところ、このパイアホールの形成にはウエットエ
ッチングやR I E (Reactive JonE
tchjng )等のドライエッチングにより行われて
いるが、ハイアホールのエンチング時間の短縮化および
開孔部面積の縮小化のために、物理的研磨や化学的エッ
チング等の方法により、GaAs基板を薄くしてからパ
イアホールを形成するのが通常である。このG a. 
A s基板の厚さは、例えば、低雑音増幅用MMICに
おいては100μm〜150μm,高出力用MMICに
おいては30μm〜50μm程度に形戊されている。1
00μm以上の基板厚さであると、パイアホールの形成
は取扱(ハンドリング)を注意することでGaAs基板
単独で行うことが可能であるが、50μm以下になると
、シリコン(S i)ウエハに貼り付けることなどによ
ってGaAs基板を補強して形成するのが通常である。
At present, wet etching and RIE (Reactive JonE) are used to form this hole.
However, in order to shorten the etching time of higher holes and reduce the area of the opening, the GaAs substrate is thinned by methods such as physical polishing and chemical etching. Usually, a pier hole is formed from the This G a.
The thickness of the As substrate is, for example, approximately 100 μm to 150 μm in a low-noise amplification MMIC, and approximately 30 μm to 50 μm in a high-output MMIC. 1
If the substrate thickness is 00 μm or more, it is possible to form a via hole on the GaAs substrate alone with careful handling, but if the thickness is less than 50 μm, it is possible to form a hole on a silicon (Si) wafer. It is usual to form the GaAs substrate by reinforcing the GaAs substrate.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

l7かしながら、このように半導体基板を薄く形戊する
ため、パイアホール形成工程あるいはそれ以降の製造工
程において、ビンセット等による基板の取扱時に半導体
基板に欠けや割れが生じてしまうεいう課題が有った。
However, in order to form the semiconductor substrate thinly in this way, there is the problem of chipping or cracking of the semiconductor substrate when handling it with a bin set or the like in the via hole formation process or subsequent manufacturing process. There was.

また、完成したチップの取扱時においても同様にチップ
欠け等が生じやすいために歩留まりが著しく低下し、製
造コストを低減化することが困難であったという課題も
有った。また,集積化された半導体基板をチップ化する
ため、パイアホールの形成と同時にスクライプライン域
をウェットエッチ〉グ等の方法により除去していた。こ
のため2スクライブライン域を広く取る必要があり、回
路の高集積化が図れなかったという課題も有していた。
Further, when handling the completed chips, chip chipping and the like tend to occur, resulting in a significant decrease in yield, making it difficult to reduce manufacturing costs. Furthermore, in order to convert an integrated semiconductor substrate into a chip, the scribe line area is removed by wet etching or the like at the same time as the via hole is formed. For this reason, it was necessary to have a wide two-scribe line area, and there was also the problem that high integration of the circuit could not be achieved.

本発明はこのような課題を解消するためになされたもの
で、製造工程における半導体基板の取扱およびチップ化
された半導体装置の取扱が特別の注意を要せずに簡易に
行え、製造歩留まりが高くてコストの低い半導体装置が
得られる製造方法を提供すると共に、高い集積度の半導
体装置が得られる製造方法を提供するものである。
The present invention has been made in order to solve these problems, and allows handling of semiconductor substrates and chipped semiconductor devices in the manufacturing process to be easily carried out without requiring special attention, resulting in a high manufacturing yield. The present invention provides a manufacturing method that allows a semiconductor device to be obtained at low cost, and also provides a manufacturing method that allows a semiconductor device with a high degree of integration to be obtained.

〔課題を解決するための手段〕[Means to solve the problem]

本発明は、電界効果トランジスタが形成された半導体基
板の素子形成面側を透明な板材に貼り付けてこの半導体
基板の裏面側を所望の厚さに薄層化する工程と、半導体
基板の裏面側に電界効果トランジスタのソース電極に達
する貫通孔を形成する工程と、この半導体基板の裏面側
の全面をメタライズする工程と、このメタライズされた
裏面をスクライブライン域を除いてメッキを施す工程と
、このスクライブライン域をダイシングして半導体基板
を分離する工程と、透明な板材を半導体基板から剥離し
て半導体基板をチップ化する工程とを備えたものである
The present invention includes a process of attaching the element forming side of a semiconductor substrate on which a field effect transistor is formed to a transparent plate material and thinning the back side of the semiconductor substrate to a desired thickness; A step of forming a through hole reaching the source electrode of the field effect transistor, a step of metalizing the entire back side of this semiconductor substrate, a step of plating the metallized back side except for the scribe line area, and this step. This method includes a step of separating the semiconductor substrate by dicing the scribe line area, and a step of peeling off a transparent plate material from the semiconductor substrate to form the semiconductor substrate into chips.

r作用〕 半導体基板が板材に固定されて製造されるため、薄い半
導体基板は補強されてその取扱は容易になる。また、半
導体基板の裏面側のスクライブライン域をダイシングす
ることにより半導体基板を分離するため、スクライブラ
イン部の広がりは抑制される。
r effect] Since the semiconductor substrate is manufactured by being fixed to a plate material, the thin semiconductor substrate is reinforced and its handling becomes easy. Further, since the semiconductor substrate is separated by dicing the scribe line area on the back side of the semiconductor substrate, the spread of the scribe line portion is suppressed.

〔実施例〕〔Example〕

第1図は本発明の一実施例によるMM N Cの製造工
程の断面図である。
FIG. 1 is a cross-sectional view of the manufacturing process of MMNC according to an embodiment of the present invention.

GaAs半導体基板1上には半導体基板表面を保護する
ために、酸化シリコン( S iO 2 )膜または窒
化シリコン(Si3N4)膜等が形成されている。また
、半導体基板1上にはソース電極2a,ゲート電極2b
,  ドレイン電極2cからなるMESFETが形成さ
れている。さらに、受動素子である容量の一方の端子に
なる電極3aおよび抵抗It!14が形成されており、
これらは能動素子であるMESFETと共に形成される
。また、絶縁膜5上には容量の他方の端子になる電極3
bが形成されている(第1図(a)参照)。
A silicon oxide (SiO 2 ) film, a silicon nitride (Si3N4) film, or the like is formed on the GaAs semiconductor substrate 1 to protect the surface of the semiconductor substrate. Further, on the semiconductor substrate 1, a source electrode 2a and a gate electrode 2b are provided.
, and a drain electrode 2c is formed. Further, an electrode 3a serving as one terminal of a capacitor which is a passive element and a resistor It! 14 are formed,
These are formed together with MESFETs which are active elements. Further, an electrode 3 that becomes the other terminal of the capacitor is provided on the insulating film 5.
b is formed (see FIG. 1(a)).

この素子部上にフォトレジスト6が形成され、スクライ
ブライン域7のパターンニングが行われてRIE等のド
ライエッチングにより、スクライブライン域7にある絶
縁M5が除去される。(同図(b)参照)。
A photoresist 6 is formed on this element portion, patterning is performed in a scribe line region 7, and the insulation M5 in the scribe line region 7 is removed by dry etching such as RIE. (See figure (b)).

この後、半導体基板1の素子形成面に、透明でかつ硬い
板材である石英板8が接着剤9によって貼り付けられる
。この接着剤9には、半導体装置の製造の際に各工程に
おいて加えられる熱および各工程において使用される薬
品に耐えられる材質を薄することが必要であり、例えば
、スカイコート(商品名)やブルークワックス(商品名
)等が使用される。石英板8に貼り付けられた半導体基
板1の裏面は、バックグライディングやケミカルボリッ
シング等の方法により研磨され、半導体基板1の厚さが
50〜100μmになるように薄層化される(同図(C
)参照)。
Thereafter, a quartz plate 8, which is a transparent and hard plate material, is attached to the element formation surface of the semiconductor substrate 1 using an adhesive 9. This adhesive 9 needs to be made of a thin material that can withstand the heat applied in each process and the chemicals used in each process during the manufacturing of semiconductor devices. Blue wax (trade name) etc. are used. The back surface of the semiconductor substrate 1 attached to the quartz plate 8 is polished by a method such as back grinding or chemical polishing, and the semiconductor substrate 1 is thinned to a thickness of 50 to 100 μm (as shown in the figure). (C
)reference).

次に、半導体基板1の裏面にフォトレジスト?0を形成
し、両面マスクアライナーを用いてFETのソース電極
2aに導通ずるパイアホールのバターニングを行う。つ
まり、半導体基板1の素子形成面のパターンを透明な石
英板8を介して視認しながら、裏面に形威されたフォト
レジスト10にパイアホール用のパターン11を形成す
る(同図(d)参照)。この際、フォトレジスト10に
は耐薬品性に優れたOMR8B (商品名)やOFPR
800等が使用され、また、石英板8も耐薬品性に優れ
ており、次工程でパイアホールの形成のために使用され
る薬品によって侵されないものとなっている。
Next, apply photoresist on the back side of the semiconductor substrate 1. 0 is formed, and a double-sided mask aligner is used to pattern a via hole that is electrically connected to the source electrode 2a of the FET. That is, while the pattern on the element formation surface of the semiconductor substrate 1 is visually confirmed through the transparent quartz plate 8, the pattern 11 for the via hole is formed on the photoresist 10 formed on the back surface (see FIG. 10(d)). ). At this time, the photoresist 10 is OMR8B (product name) or OFPR, which has excellent chemical resistance.
800 or the like, and the quartz plate 8 also has excellent chemical resistance and is not attacked by the chemicals used to form the pipe holes in the next step.

パターン11をマスクにして、例えば、硫酸(H2S0
4)系またはリン酸(H3PO4)系のエッチャントを
用いたウヱットエッチングにより、または、塩素(CI
■)ガスや三塩化ほう素(BCl3)ガス等を用いたド
ライエッチングにより、半導体基板1の裏面側からパイ
アホール12を形成する(同図(e)参照)。なお、パ
イアホール12の形戊のためのマスクとしては、フ?ト
レジスト】−1の代わりに、半導体基板1占の密着性が
良く耐薬品性に優れたS t O 2やS t 3N4
等の絶縁膜を用いても良い。
Using the pattern 11 as a mask, for example, sulfuric acid (H2S0
4) By wet etching using a phosphoric acid (H3PO4) based or phosphoric acid (H3PO4) based etchant, or by wet etching using a chlorine (CI) based etchant.
(2) A via hole 12 is formed from the back surface side of the semiconductor substrate 1 by dry etching using a gas, boron trichloride (BCl3) gas, etc. (see FIG. 4(e)). In addition, as a mask for the shape of Pyre Hole 12, is there a mask? Instead of -1, S t O 2 and S 3N4, which have good adhesion to the semiconductor substrate and excellent chemical resistance, can be used.
An insulating film such as the above may also be used.

この後、酸素(0■)アッシング等の方法によりフォト
レジスト11を除去し、半導体基板1の裏面全体にT 
i / A u金属13をスパッタリングにより約50
0A/IOOOA程度堆積させる。
Thereafter, the photoresist 11 is removed by a method such as oxygen (0) ashing, and the entire back surface of the semiconductor substrate 1 is covered with T.
i/A u metal 13 by sputtering about 50
Deposit about 0A/IOOOA.

ここで、蒸着法を用いないのは、半導体基仮1と石英板
8とを接着している接着剤9の軟化点が約80℃〜10
0℃程度であるため、出来るだけ熱がこの接着剤9に加
わらないようにするためである。この後、再度両面マス
クアライナーを用いて、半導体基板1の表面に形成され
たスクライブライン域7に対応するマスクパターンを半
導体基板1の裏面側に形成する。つまり、半導体基板l
の表面に形成されたスクライブライン域7を石英板8を
介して視認しながら、スクライブライン域7に対抗する
半導体基板1の裏面にOMR83等からなるフォトレジ
スト14のパターンを形成する。
Here, the reason why the vapor deposition method is not used is that the softening point of the adhesive 9 bonding the semiconductor substrate 1 and the quartz plate 8 is about 80°C to 10°C.
Since the temperature is approximately 0° C., this is to prevent heat from being applied to the adhesive 9 as much as possible. Thereafter, a mask pattern corresponding to the scribe line area 7 formed on the front surface of the semiconductor substrate 1 is formed on the back surface side of the semiconductor substrate 1 using the double-sided mask aligner again. In other words, the semiconductor substrate l
A pattern of photoresist 14 made of OMR 83 or the like is formed on the back surface of semiconductor substrate 1 opposite to scribe line region 7 while visually confirming scribe line region 7 formed on the front surface of semiconductor substrate 1 through quartz plate 8 .

(同図(f)参照)。(See figure (f)).

次に、このフォトレジスト〕4をマスクにして選択的に
Au金属15をメッキする。このメッキは約2μm程度
の厚さに成長する。この後、0,アッシング等の方法に
よりフォトレジスト14が除去されることにより、裏面
側のスクライブライン域16が形成される(同図(g)
参照)。
Next, using this photoresist] 4 as a mask, Au metal 15 is selectively plated. This plating grows to a thickness of about 2 μm. Thereafter, the photoresist 14 is removed by a method such as ashing to form a scribe line area 16 on the back side (see (g) in the same figure).
reference).

次に、このスクライブライン域コ6に沿って牛導体基板
1の裏面側からダイサーを用いて切り込み17が入れら
れ、半導体基板],は分離される(同図(h)参照)。
Next, a cut 17 is made from the back side of the conductor substrate 1 along this scribe line area 6 using a dicer, and the semiconductor substrate is separated (see FIG. 6(h)).

なお、ダイサーの精度は±1μmであり、半導体基板1
を石英板8に接着し、でいる接着剤の厚さは約10μm
程度であるので、このダイシングによって石英板8に傷
を付けることはない。
Note that the precision of the dicer is ±1 μm, and the accuracy of the dicer is ±1 μm.
is adhered to the quartz plate 8, and the thickness of the adhesive is approximately 10 μm.
The quartz plate 8 is not damaged by this dicing.

この後、トリクロロエチレン等の有機溶媒に装置を浸す
ことにより接着剤9が溶け、半導体基阪1と石英板8と
が剥離される。この結果、チップ化された構造のMMI
Cを得ることが出来る。
Thereafter, the adhesive 9 is dissolved by immersing the device in an organic solvent such as trichlorethylene, and the semiconductor substrate 1 and the quartz plate 8 are separated. As a result, MMI of chipped structure
You can get C.

(同図(i)参照)。(See figure (i)).

このように本実施例によれば、半導体基仮1を薄層化し
てからチップ化するまで、半導体基板1を石英板8に貼
り付けたままの状態で各製造工程を進めることが出来る
。従って、各製造工程において、または、チップ化され
た後においても、半導体基板1の取扱は簡易に行える。
As described above, according to this embodiment, each manufacturing process can be carried out with the semiconductor substrate 1 attached to the quartz plate 8 from the time when the semiconductor substrate 1 is thinned to the time when it is made into chips. Therefore, the semiconductor substrate 1 can be easily handled in each manufacturing process or even after being made into chips.

このため、従来のようにハンドリング・ミス等によって
半導体基板1に欠けや割れ等が生じることは無くなり、
歩留まりは著しく向上する。
For this reason, chips and cracks on the semiconductor substrate 1 due to handling errors, etc., will no longer occur as in the past.
Yield is significantly improved.

また、半導体基板1の分離をダイシングにより行うため
、スクライブライン域17の除去部の広がりは抑制され
る。この結果、スクライブライン域17に必要とされる
面積は縮小化され、引いては素子の集積度を向上させる
ことが可能になる。
Further, since the semiconductor substrate 1 is separated by dicing, the spread of the removed portion of the scribe line region 17 is suppressed. As a result, the area required for the scribe line region 17 is reduced, which in turn makes it possible to improve the degree of device integration.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明によれば、半導体基板が板材
に固定されて製造されるため、薄い半導体基板は補強さ
れてその取扱は容易になる。また、半導体基板の裏面側
のスクライブライン域をダイシングすることにより半導
体基板を分離するため、スクライブライン部の広がりは
抑制される。
As explained above, according to the present invention, since the semiconductor substrate is manufactured by being fixed to a plate material, the thin semiconductor substrate is reinforced and its handling becomes easy. Further, since the semiconductor substrate is separated by dicing the scribe line area on the back side of the semiconductor substrate, the spread of the scribe line portion is suppressed.

このため、製造工程における半導体基板の取扱およびチ
ップ化された半導体装置の取扱が特別の注意を要せずに
簡易に行えるようになり、製造歩留まりが高くなってコ
ストの低い半導体装置が得られるという効果を有する。
This makes it easier to handle semiconductor substrates and chipped semiconductor devices during the manufacturing process without requiring special care, resulting in higher manufacturing yields and lower cost semiconductor devices. have an effect.

また、スクライプライン域に必要とされる面積は縮小化
され、高い集積度の半導体装置が得られるという効果も
有する。
Further, the area required for the scribe line region is reduced, and a semiconductor device with a high degree of integration can be obtained.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例による各製造工程における断
面図である。 1・・・半導体基板、2a,b,c・・・FETのソー
ス電極,ゲート電極1 ドレイン電極、3a,b・・・
容量、4・・・抵抗膜、5・・・絶縁膜、6.10・・
・フォトレジスト、7・・・素子形戊面側のスクライブ
ライン域、8・・・透明な石英板、9・・・接着剤、1
2・・・パイアホール、13・・・T i / A u
金属、15・・・Au金属、16・・・裏面側のスクラ
イブライン域、17・・・素子分離のための切り込み。 実施例による製造工程(@半) 鷺1図(1) (f) (9) 実m例による製造工程(a半) 情1図(2)
FIG. 1 is a cross-sectional view of each manufacturing process according to an embodiment of the present invention. 1... Semiconductor substrate, 2a, b, c... Source electrode of FET, gate electrode 1 Drain electrode, 3a, b...
Capacitance, 4... Resistive film, 5... Insulating film, 6.10...
・Photoresist, 7...Scribe line area on the side of the element shape, 8...Transparent quartz plate, 9...Adhesive, 1
2... Pier Hall, 13... T i / A u
Metal, 15...Au metal, 16...Scribe line area on the back side, 17...Notch for element isolation. Manufacturing process according to example (@half) Sagi 1 figure (1) (f) (9) Manufacturing process according to actual example (a half) Information 1 figure (2)

Claims (1)

【特許請求の範囲】[Claims] 電界効果トランジスタが形成された半導体基板の素子形
成面側を透明な板材に貼り付けてこの半導体基板の裏面
側を所望の厚さに薄層化する工程と、この薄層化された
前記半導体基板の裏面側に前記電界効果トランジスタの
ソース電極に達する貫通孔を形成する工程と、この貫通
孔が形成された前記半導体基板の裏面側の全面をメタラ
イズする工程と、このメタライズされた前記半導体基板
の裏面をスクライブライン域を除いてメッキを施す工程
と、このスクライブライン域をダイシングして前記半導
体基板を分離する工程と、前記透明な板材を前記半導体
基板から剥離して前記半導体基板をチップ化する工程と
を備えたことを特徴とする半導体装置の製造方法。
A step of attaching the element forming side of a semiconductor substrate on which a field effect transistor is formed to a transparent plate material and thinning the back side of the semiconductor substrate to a desired thickness, and the thinned semiconductor substrate. forming a through hole reaching the source electrode of the field effect transistor on the back side of the semiconductor substrate; metallizing the entire back side of the semiconductor substrate in which the through hole is formed; plating the back surface except for the scribe line area, dicing the scribe line area to separate the semiconductor substrate, and peeling the transparent plate material from the semiconductor substrate to form the semiconductor substrate into chips. A method for manufacturing a semiconductor device, comprising the steps of:
JP18794989A 1989-07-20 1989-07-20 Manufacture of semiconductor device Pending JPH0352240A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18794989A JPH0352240A (en) 1989-07-20 1989-07-20 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18794989A JPH0352240A (en) 1989-07-20 1989-07-20 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH0352240A true JPH0352240A (en) 1991-03-06

Family

ID=16214988

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18794989A Pending JPH0352240A (en) 1989-07-20 1989-07-20 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH0352240A (en)

Similar Documents

Publication Publication Date Title
US5063177A (en) Method of packaging microwave semiconductor components and integrated circuits
JP3834589B2 (en) Manufacturing method of semiconductor device
US4789645A (en) Method for fabrication of monolithic integrated circuits
US5034347A (en) Process for producing an integrated circuit device with substrate via hole and metallized backplane
JP2650649B2 (en) Microwave equipment
US4876176A (en) Method for fabricating quasi-monolithic integrated circuits
US4859633A (en) Process for fabricating monolithic microwave diodes
JPH0640591B2 (en) Monolithic semiconductor structure and its manufacturing method.
US4692791A (en) Monolithic IMPATT with stripline leads
JPH0732257B2 (en) Monolithic semiconductor structure
JPS622466B2 (en)
JPH0352240A (en) Manufacture of semiconductor device
JPH0352239A (en) Manufacture of semiconductor device
JPS63276276A (en) Manufacture of semiconductor device
JPS62211962A (en) Manufacture of high-frequency semiconductor device
US5861341A (en) Plated nickel-gold/dielectric interface for passivated MMICs
JPH0378232A (en) Manufacture of semiconductor device
TWI751687B (en) Semiconductor structures having reduced thermally induced bow
JPS63193545A (en) Manufacture of semiconductor integrated circuit
JPH11150113A (en) Manufacture of semiconductor device
JPH065880A (en) Manufacturing method for semiconductor device
JPH0777224B2 (en) Method for manufacturing monolithic integrated circuit device
JP2001267331A (en) Method of manufacturing semiconductor device
US9093394B1 (en) Method and structure for encapsulation and interconnection of transistors
JP3196752B2 (en) Semiconductor integrated circuit device and manufacturing method thereof