JPH0351705A - 画像位置ずれ検出装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は物品の検査工程等に用いられ基準画像と検出さ
れた入力画像との一致を判別するパターンマツチング等
に用いられる画像の位置ずれ検出装置に関するものであ
る。

（従来の技術〕 電子部品や電子回路を実装した基板等の外観を検査する
外観検査としては、目視による検査から自動による検査
が行われるようになっている。特に電子部品が微細化し
たり基板の高密度化に伴って目視検査が不可能となるた
め、外観検査の自動化が進められている。そのため自動
外観検査装置としては高分解能の画像データを取込み処
理することができる画像処理装置が必要となる。

このような画像処理装置としては、高速で入力画像と基
準画像との一致を判定することができるパターンマツチ
ング法が広い分野で用いられている。しかしパターンマ
ツチング法は基準画像と入力画像との位置ずれ量を検出
し精密に位置合わせする必要がある。これは位置合わせ
の精度が直接パターンマツチングの精度に影響を与える
からである。

そして従来のパターンマツチングの前処理での画像の位
置ずれを検出する手法として、画像の中の特定パターン
に注目しそのパターンの重心等の中心点の座標値のずれ
量を比較する方法が知られている。

又実際に基準パターンと入力画像パターンとをＸ方向及
びＹ方向について相対的にずらせながら不一致数の少な
い位置を位置ずれ量として検出する手法も知られている
。

〔発明が解決しようとする課題〕

しかしながらこの第１の方法は画像の特定パターンの位
置ずれ量のみを検出するため、その特定パターンに欠陥
があったり特定パターンがずれたり塵等が付着した場合
、画像全体の位置ずれ盪を正確に検出することができな
かった。又特定パターンの一部でも視野外となれば位置
ずれが検出できず、又全画面中の部分領域での位置ずれ
を検出することができないという欠点があった。又特定
パターンやその中心を規定するためのティーチングが必
要になるという問題点もあった。

又第２の方法は実際に基準パターンに対して入力画像と
のパターンマツチングを行い、不一致点数が少ないＸ、
　Ｙ方向の位置ずれ量を検出するため、前述した第１の
手法を持つ欠点を解消することができる。しかしながら
この方法では何回もパターンマツチングを繰り返す必要
があり、処理に多くの時間がかかるという欠点があった
。

又画面の１回の走査で１回のパターンマツチングを行う
ことが多（、位置ずれ量を検出するためにＮ回の走査を
行う必要がある。従ってパターンマツチング法が本来持
つ高速性が失われてしまうという欠点がある。又パター
ンマツチング毎に画像を夫々Ｘ方向及びＹ方向にずらせ
る必要があるため、ソフトウェア等の処理が複雑になる
という欠点がある。

本願の請求項１〜３の発明はこのような従来の位置ずれ
検出の手法の問題点に鑑みてなされたものであって、高
速で高精度で基準画像と入力画像との位置ずれ量を検出
できるようにすることを技術的課題とする。

〔課題を解決するための手段〕

本願の請求項１の発明は（Ｘ、Ｙ）のピクセルから成る
二値の基準画像データ及びこれと同一のピクセルを有し
実質的に同一の画像データとのピクセル単位のずれ量を
検出する画像位置ずれ検出装置であって、基準画像デー
タを保持する画像メモリと、基準画像データと同一のピ
クセルを有しライン毎に得られる入力画像信号に同期し
て、ライン毎に順次画像メモリの画像データを走査して
読出す読出手段と、入力画像（３号及び読出手段により
読出された基準画像信号の一方の信号をＸ方向にＸＮ　
ドツト、Ｙ方向にＹＮラインの走査に相当する時間遅延
させる第１の遅延回路部と、入力画像信号及び読出手段
により読出された基準画像信号の他方の信号をＹ　Ｈｋ
　ｔ〜Ｙ　Ｍ　”　ｋ　ｉ　ライン（ｋｒは任意の整数
）の走査に相当する時間遅延させると共に、夫々の遅延
信号をＸ方向にＸ。

ドツトの走査に相当する時間遅延させる第２の遅延回路
群と、入力画像信号及び読出手段より読出された基準画
像信号の他方の信号をＹ方向にＹＮ４ラインの走査に相
当する時間遅延させると共に、その遅延信号をＸＨ−に
、％ＸＮ十に、　　ドツト（ｋ、は任意の整数）の走査
に相当する時間夫々遅延させる第３の遅延回路群と、第
１の遅延回路部の出力と第２．第３の遅延回路群の夫々
の出力との排他的論理和により不一致を検出する不一致
検出回路部と、各不一致検出回路部の出力が制御入力端
に与えられ、所定のクロック信号を計数する複数のカウ
ンタ部と、を具備し、カウンタ部の計数出力の分布に基
づいて入力画像信号の位置ずれ量を検出することを特徴
とするものである。

又本願の請求項２の発明は、第２の遅延回路群を入力画
像信号及び読出手段により読出された基準画像信号の他
方の信号をＹＮ−にえ〜’／、＋ｋ。

ライン（ｋＬは任意の整数）の走査に相当する時間遅延
させると共に、夫々の遅延信号をＸ方向にＸＨ＋に工〜
Ｘ、−にム　ドツトの走査に相当する時間遅延させるも
のとし、第３の遅延回路群を入力画像信号及び読出手段
より読出された基準画像信号の他方の信号をＹ方向にＹ
Ｎ４−に、〜ＹＮＩ−ｋｉ〜ＹＭ＋ｋｉラインの走査に
相当する時間遅延させると共に、夫々の遅延信号をＸ方
向にＸＮ−に、〜Ｘ。

＋にム　ドツト（ｋＬは任意の整数）の走査に相当する
時間夫々遅延させるようにしたものである。

又本願の請求項３の発明は、このｋｉ　ｉ　　ｋｊを夫
々１近傍では密に、数値が大きくなるに伴い粗になるよ
うに選択された１以上の複数の整数としたものである。

〔作用〕

このような特徴を有する本願の請求項１の発明によれば
、（Ｘ、Ｙ）のピクセルから成る基準画像を画像メモリ
に保持しており、これと同一ピクセルから成る入力画像
の画像信号がシリアル信号として入力手段より与えられ
たときにそれと同期して基準画像を画像メモリより読出
している。そして入力画像信号又は基準画像信号のうち
一方をＸ方向にＸＮ　ドツト、Ｙ方向にＹＨラインの走
査に相当する時間第１の遅延回路部によって遅延させ、
第２の遅延回路群では他方の画像信号をＹＨ−に、　Ｍ
−ＹＮ＋ｓｃ、ライン、Ｘ方向にＸＮドットの走査に相
当する時間遅延させ、第３の遅延回路群によってＹＮｌ
ライン及びＸイーｋｊ＃Ｘ、＋ｋ。

ドツトの走査に相当する時間遅延させている。そして第
１の遅延回路の出力と第２．第３の遅延回路群の出力と
を夫々排他的論理和回路群に与えてその信号の不一致状
態を検出している。そしてその出力をカウンタ等によっ
て計数し計数値の配置に基づいて位置ずれを検出するよ
うにしている。

又本願の請求項２の発明は、第２．第３の遅延回路群を
夫々直交する２方向に遅延させ信号の不一致を検出して
いる。そしてその不一致状態に基づいて位置ずれを検出
するようにしている。

更に本願の請求項３の発明は、ｋｉ＋ｋＪの値を１の近
（では密に、数値が大きくなるに従って粗になるように
選択して広い範囲の位置ずれを高精度で検出できるよう
にしたものである。

〔実施例〕

第１図は本発明の一実施例による画像位置ずれ検出装置
の全体構成を示すブロック図である０本図に示すように
この画像位置ずれ検出装置は（Ｘ。

Ｙ）ピクセルから成る二値の基準画像データを保持する
基準画像メモリｌを有しており、その画像データは読出
手段２より順次読出される。又入力部３は例えばＣＯＤ
カメラ等によって構成され、検知対象の画像を基準画像
データと同一の（Ｘ。

Ｙ）ピクセルから成る入力画像データ信号に変喚するも
のであって、入力画像信号をこの画像位置ずれ検知装置
に与えると共に読出手段２にタイミング信号を与えるも
のである。読出手段２は与えられた入力信号に同期して
基準画像メモリｌの画像データをライン毎に順次走査し
て読出すようにしている。そして入力画像信号は縦続接
続されたｌライン遅延回路（図中ＩＬ）４．５に与えら
れる。１ライン遅延回路４．５は入力画像信号を夫々ｌ
ラインの走査時間遅延させるものであって、その出力は
縦続接続された１ドツト遅延回路（図中１０）６及び７
に与えられる。１ドツト遅延回路６及び７は夫々入力画
像信号の１ドツトの走査時間だけ信号を遅延させるもの
であって、１ドツト遅延回路７の出力は排他的論理和回
路部の排他的論理和回路（以下ＥＯＲという）８−１〜
８−５゜９−１〜９−５に与えられる。ここで１ライン
遅延回路４．５は入力画像信号をＹ方向にＹ４ライン（
この場合は２ライン）遅延させるものであり、１ドツト
遅延回路６，７は入力信号をＸＨドツト（この場合は２
ドツト）の走査に相当する時間遅延させるものであって
、遅延回路４〜７は第１の遅延回路部を構成している。

第２図（ａｌは入力画像を２ライン、２ドツト（２−２
）遅延させた状態を示す概念図である。さて基準画像信
号は第１図に示すように′４４ｉ続接続された１ライン
遅延回路１０〜１３に与えられる。これらの遅延回路も
夫々１ラインの走査に対応する時間基準画像信号を遅延
させるものである。そして基準画像信号は縦続接続され
た１ドツト遅延回路１４と１５に与えられ、１ライン遅
延回路１０〜１３の遅延出力は夫々縦続接続された１ド
ツト遅延回路１６と１７．１８と１９．２０と２１及び
２２と２３に与えられる。

各１ドツト遅延回路１４〜２３は与えられた信号を１ド
ツトの走査時間遅延させるものである。遅延回路１５．
１？、１９．２１及び２３の出力は夫々前述したＥＯＲ
回路８−１〜８−５に与えられる。

又１ライン遅延回路１１の出力は縦続接続された４つの
１ドツト遅延回路２４〜２７に与えられる。

これらの遅延回路も同様にして入力された画像信号を１
ドツトの走査時間遅延させるものである。

ここで１ライン遅延回路１０．１１と１ドツト遅延回路
２５〜２７は第２図（ｂ）にその概念図を示すように、
２ライン、０ドツト〜２ライン、４ドツト、即ち（２−
０）〜（２−４）の遅延を行う第２の遅延回路群を構成
している。又１ライン遅延回路１０−１３と１ドツト遅
延回路１４〜２３は第２図（ｂ）において０ライン、２
ドツト〜４ライン。

２ドツトの遅延（０−２）〜（４−２）を行う第３の遅
延回路群を構成している。

さて１ドツト遅延回路２４の入力及び１ドツト遅延回路
２４〜２７の夫々の出力はＥＯＲ回路９−１〜９−５の
夫々の一方の入力端に与えられる。ＥＯＲ回路８−１〜
８−５．９−１〜９−５は夫々の入力の不一致時に信号
を出力するものであり、その出力はカウンタ２８−１〜
２８−５．　２９−１〜２９−５のイネーブル信号とし
て与えられる。又この位置ずれ検出装置は入力画像信号
の１ドツトの走査と同期したクロック信号を発生するク
ロック発生器３０を有しており、そのクロック信号が各
カウンタ２８．２９のクロック入力端に与えられている
。これらのカウンタ２８，２９は夫々ＥＯＲ回路の出力
に基づいてクロック信号を計数するものであって、その
出力は夫々Ｙデータセレクタ３１．Ｘデータセレクタ３
２の各入力端に与えられる。又これらのデータセレクタ
は選択したデータを順次マイクロプロセッサ３３に送出
するものであって、アドレスデコーダ３４によっていず
れかのデータセレクタ及び出力ポート３５が選択される
。出力ポート３５は与えられたデータによっｔ各カウン
タ２８，２９に零がセットされる。マイクロプロセッサ
（ＭＰＵ）３３はプログラムを保持するリードオンリメ
モリ（ＲＯＭ）及びデータを一時保持するランダムアク
セスメモリ　（ＲＡＭ）を有し、後述する処理手順に従
ってＸ方向及びＹ方向の位置ずれ量を検出して出力する
ものである。

次に本実施例の動作について説明する。まず第３図（ａ
）は基準画像メモリｌに保持されている基準画像であっ
て、図示のようにＴ形の図形が記憶されているものとす
る。ここで基準画像メモリのピクセル数Ｘ、Ｙを例えば
１ｏｏｏドツト、　１０００ラインから成り立つものと
する。さて動作を開始すると第４図に示すように出力ポ
ート３５より各カウンタ２８，２９をクリアしてカウン
ト可能な状態とする。そして入力部３より与えられる画
像データと基準画像メモリ１より読出される画像データ
とを同期させて入力するようにしている。さて入力画像
データはｌライン遅延回路４．５及び１ドツト遅延回路
６．７によって２ライン、２ドツト分遅延されることと
なり、この遅延信号がＥＯＲ回路８及び９に与えられる
。又基準画像データはｌライン遅延回路ｌＯ〜１３．１
ドツト遅延回路１４〜２７に第１図に示すように与えら
れる。

従って入力画像が基準画像メモリ１の画像と一致してお
り画像の位置ずれかない場合には、これと同一のライン
（２ライン）及び同一のドツト（２ドツト）遅延した信
号、即ち１ドツト遅延回路１９及び２５より得られる信
号と実質的に一致することとなり、ＥＯＲ回路８−３．
９−３からは不一致信号が出力されない、従ってカウン
タ２８−３゜２９−３の出力は理想的には零となる。又
ｌドツト遅延回路７より各ＥＯＲ回路８，９に与えられ
る信号より１ドツト分遅延させた信号、即ち第３図（ｂ
）に示すように図形をＸの正方向に１ドツトずらせた信
号と比較する場合には、基準信号の端面で不一致点が生
じることとなる。この不一致点に達する毎にＥＯＲ回路
９−４より信号がカウンタ２９−４に加えられることと
なる。同様にして１ドツト遅延回路２７より得られる信
号と１ドツト遅延回路７の出力との比較では、第３図（
Ｃ）に示すように基準画像を入力信号に対して２ドツト
Ｘの正方向に移動させた状態で比較することとなるため
、不一致点が生じる毎にＥＯＲ回路９−５よりカウンタ
２９−５に出力が得られる。同様にしてｌライン遅延回
路１１の出力をそのまま及び１ドツト遅延回路２４を介
して人力信号と比較した場合にも夫々Ｘ軸の負方向に２
ドツト及び１ドツト移動させた信号とを比較することと
なり、カウンタ２９−１゜２９−２には不一致毎に出力
が得られる。又Ｙ方向の位置ずれではｌライン遅延回路
１２の出力を１ドツト遅延回路２０．２１によって２ド
ツト分遅延させた信号と１ドツト遅延回路７の出方とを
比較する場合には、第３図（ｄ）に示すように基準画像
を入力画像信号に対して１ライン分Ｙ軸方向にずらせた
ものとなり、不一致点毎にＥＯＲ回路８−４よりカウン
タ２８−４に出力が得られる。同様にしてｌライン遅延
回路１３の出方をｌドツト遅延回路２２．２３によって
２ドツト分遅延させた信号はＹ軸方向に２ライン移動さ
せた状態と入力画像信号とを比較するものとなる。更に
基準画像をそのまま１ドツト遅延回路１４．１５より出
力した信号及び１ライン遅延回路１０．１ドツト遅延回
路１６．１７を介して遅延した信号は、夫々Ｙ方向に２
ライン及びｌライン遅延させたものとなり、この信号を
入力画像と比較することにより不一致点が検出される。

これらの出力は夫々カウンタ２８−１．２８−２によっ
て計数される。従って基準画像メモリｌに保持されてい
る基準画像と入力画像との位置ずれかない場合にはカウ
ンタ２８−３．２９−３の計数値は理想的には零となり
、Ｘ方向に＋１ドツトずれている場合は同数の不一致点
数、Ｘ方向に＋２ドツトずれている場合にはそのほぼ倍
の不一致点数の出力がカウンタから得られることとなる
。従って第５図（ａ）に示すようなカウンタの計数値が
得られる。更にカウンタ２８−３の出力はほぼ零となり
Ｙ方向に±１ラインずれている場合には同数、Ｙ方向に
±２ラインずれている場合にはほぼその倍の不一致点数
の計数出力が得られることとなり、第５図（ａ）、　（
ｂｌに示すような計数分布となる。従ってこのような計
数値の分布が得られたときには入力信号は基準画像信号
と位置ずれなく一致しているものと判断できる。従って
第４図のフローチャートにおいてステップ４３に進んで
Ｘデータセレクタ３２を切換えてＸ方向のカウンタ２９
−１〜２９−５の出力Ｘ　（−２）〜Ｘ（２）の出力を
読出す。そしてステップ４４に進んでＹデータセレクタ
３１を切換えてＹ方向のカウンタ値２８−１〜２８−５
の出力Ｙ　（−２）〜Ｙ（２）の出力を読出す。そして
ステップ４５に進んでＸ方向のカウンタの最小値Ｘ（ｉ
）を算出し、そのときのｉをＸ方向のずれ量ｉとする。

又ステップ４６に進んでＹ方向のカウンタ値の対象値Ｙ
　（ｊ）を算出しそのときのｊをＹ方向のずれ量とする
。この場合にはずれ量がいずれも零となる。

次に入力画像が例えば第３図（ｅ）に示すようにＸ方向
に＋１ドツト　Ｙ方向に一１ラインだ番」ずれた場合に
は、同様の処理を行うことによって第６図（ａ）、　（
ｂ）に示すようなカウンタの計数比カバターンが得られ
ることとなる。従って各カウンタの計数値の分布によっ
てＸ方向及びＹ方向の位置ずれ量を検知することができ
る。本実施例ではステップ４５及び４６においてそのと
きのＸ方向の位置ずれ堵ｉ及びＹ方向の位置ずれ量ｊを
検出している。

尚上述した実施例は入力画像信号をＹ軸方向にＹ８ライ
ン（この例では２ライン）、Ｘ軸方向にＸｓ　　ドツト
（この例では２ドツト）遅延させると共に、基準画像信
号をそれに対応させて±に、ライン、±に、　　ドツト
遅延させてその一致を判別するようにしているが、基準
画像信号をＹＮライン。

ＸＮドツト遅延させ入力画像をそれに対して±にｌライ
ン、±に、　　ドツト遅延させることによっても同様の
効果を得ることができる。又複数のライン及びドツト、
例えば２又は３ラインづつ及び２又は３ドツト毎に遅延
させることによってより広い範囲の位置ずれを検知する
ことも可能である。この場合には一方の画像信号をＹＮ
ライン、Ｘ、　ドツト遅延させ、他方の画像信号をＹ８
ライン、ＸＮＮドツト近傍（ｋｉ　、　　ｋｉ　’ｖ　
１）では密に、即ちｌライン及び１ドツトづつ、ｋｉ、
に、の数値が大きくなるに従って順次粗になるように、
即ち順次２ライン、２ドツトづつ及び３ライン、３ドツ
トづつ遅延させるようにしてもよい。こうすればハード
ウェアの規模を大きくすることなく広い範囲の位置ずれ
を高精度で判別することが可能である。

又本実施例では基準画像と入力画像の全体を遅延させて
その位置ずれを検出するようにしているが、入力部３を
基準画像メモリｌと同一の構成を有する入力画像メモリ
とＣＣＤカメラとによって構成し、基準画像メモリｌ及
び入力画像メモリの一部の領域を同一の読出手段で同期
させて読出すようにしてもよい、こうすれば画像の特定
領域の位置ずれをより正確に検出することも可能である
。

更に本発明ではＸ方向とＹ方向とに夫々独立して入力画
像と基準画像のいずれか一方を変化させることによって
不一致点数を計数しているが、第２図（Ｃ）に位置ずれ
の概念図を示すように、４５°方向及び１３５°方向の
ように直交する入力画像と基準画像のいずれか一方をシ
フトさせて夫々の不一致数を判定するようにしてもよい
。この場合には第２の遅延回路群を画像信号をＹＭ−に
、〜Ｙイ＋にムライン及びＸＮ＋に直〜ＸＮ−に、遅延
させると共に、第３の遅延回路をＹ方向にＹＮ−ｋ。

〜ＹＰＩ−ｋｉ〜ＹＭ＋ｋｉライン、Ｘ方向にＸ、−に
五〜Ｘ。

−ｋｉ〜ＹＭ＋ｋｉライン遅延させることによって互い
に直交する２方向に遅延させるようにする。こうすれば
同一の処理によって遅延させた方向への位置ずれ四を検
出することができる。

〔発明の効果〕

そのため本願の請求項１．２の発明によれば、入力画像
又は基準画像のいずれか一方を所定のライン数及び所定
ドツト数ずらせると共に、その位置に対して入力画像又
は基準画像の他方を順次連続的に複数ライン数及び複数
ドツト数ずらせ夫々の不一致点数をカウンタで計数する
ことによってそのカウンタの出カバターンによって画像
の位置ずれを検出するようにしている。従って１回のス
キャニングで画像の位置ずれを検出することが可能とな
り、処理速度を大幅に向上させることができる。又特定
のパターンを指定する必要がなく、特定のパターンの欠
陥によって位置ずれが検出不能になることもなくなる。

更に入力画像の特定のドツトに欠陥が生じている場合に
もカウンタの計数値の分布に基づいて位置ずれを検出す
ることができるため、正確な位置ずれの検出が可能とな
る。

又本発明による位置ずれ検出装置は全てデジタル回路で
構成され共通の回路が含まれるので、第１図の主要部を
掻めて容易に集積回路化することが可能である。

又本願の請求項３の発明では、遅延して比較する数を基
準遅延量の近傍では密に、基準遅延量から離れるに従っ
て比較数を粗になるようにしているため、ハードウェア
の規模を大きくすることな（広い範囲の位置ずれを高精
度で検出することが可能となる。

【図面の簡単な説明】

第１図は本発明の一実施例による位置ずれ検出装置の全
体構成を示すブロック図、第２図（ａｌ、　（ｂｌ。 （Ｃ）は基準画像と入力画像とのドツト及びラインの位
置ずれを示す図、第３図は基準画像メモリに保持されて
いる基準画像及び入力画像を示す図、第４図はその動作
を示すフローチャート、第５図（ａ）。 （ｂｌは基準画像が入力画像と一致しているときの各カ
ウンタの計数値分布を示す図、第６図（ａｌ及び第６図
（ｂｌは基準画像に対して入力画像がＸ方向にｌドツト
　Ｙ方向に一１ラインずれているときのカウンタの計数
値分布を示す図である。 第２図（ａ） 入力九像　→Ｙ １−・−・・−・基準画像メモリ ・・・−人力部　　４．５゜ 遅延回路　　６，７．１ 迂回路　　８−１〜８−５゜ 路　　　２８−１〜２８−５゜ ンタ　　３０・−・・−クロッ データセレクタ　　３２ ３３・・−ＭＰＵ　　　３４ ３５−−一出力ポート ２−・・・−読出手段　　３ １０〜１３・・・−・・ｌライン ４〜２７−・・−・・・１ドツト遅 ９−１〜９−５・・−・−ＥＯＲ回 ２９−１〜２９−５−　・・−カウ ク発生器　　３１・・−・・・Ｙ ・−・−Ｘデータセレクタ ・・・・アドレスデコーダ 第２図（ｂ） 基準Ｊ−コイ１１、　→Ｙ

Claims (3)

【特許請求の範囲】
1. （１）（Ｘ，Ｙ）のピクセルから成る二値の基準画像デ
   ータ及びこれと同一のピクセルを有し実質的に同一の画
   像データとのピクセル単位のずれ量を検出する画像位置
   ずれ検出装置であって、前記基準画像データを保持する
   画像メモリと、前記基準画像データと同一のピクセルを
   有しライン毎に得られる入力画像信号に同期して、ライ
   ン毎に順次前記画像メモリの画像データを走査して読出
   す読出手段と、 前記入力画像信号及び前記読出手段により読出された基
   準画像信号の一方の信号をＸ方向にＸ＿Ｎドット，Ｙ方
   向にＹ＿Ｍラインの走査に相当する時間遅延させる第１
   の遅延回路部と、 前記入力画像信号及び前記読出手段により読出された基
   準画像信号の他方の信号をＹ＿Ｍ−ｋｉ〜Ｙ＿Ｍ＋ｋｉ
   ライン（ｋｉは任意の整数）の走査に相当する時間遅延
   させると共に、夫々の遅延信号をＸ方向にＸ＿Ｎドット
   の走査に相当する時間遅延させる第２の遅延回路群と、 前記入力画像信号及び前記読出手段より読出された基準
   画像信号の他方の信号をＹ方向にＹ＿Ｍラインの走査に
   相当する時間遅延させると共に、その遅延信号をＸ＿Ｎ
   −ｋｊ〜Ｘ＿Ｎ＋ｋｊドット（ｋｊは任意の整数）の走
   査に相当する時間夫々遅延させる第３の遅延回路群と、 前記第１の遅延回路部の出力と前記第２，第３の遅延回
   路群の夫々の出力との排他的論理和により不一致を検出
   する不一致検出回路部と、 前記各不一致検出回路部の出力が制御入力端に与えられ
   、所定のクロック信号を計数する複数のカウンタ部と、
   を具備し、 前記カウンタ部の計数出力の分布に基づいて入力画像信
   号の位置ずれ量を検出することを特徴とする画像位置ず
   れ検出装置。
2. （２）（Ｘ，Ｙ）のピクセルから成る二値の基準画像デ
   ータ及びこれと同一のピクセルを有し実質的に同一の画
   像データとのピクセル単位のずれ量を検出する画像位置
   ずれ検出装置であって、前記基準画像データを保持する
   画像メモリと、前記基準画像データと同一のピクセルを
   有しライン毎に得られる入力画像信号に同期して、ライ
   ン毎に順次前記画像メモリの画像データを走査して読出
   す読出手段と、 前記入力画像信号及び前記読出手段により読出された基
   準画像信号の一方の信号をＸ方向にＸ＿Ｎドット，Ｙ方
   向にＹ＿Ｎラインの走査に相当する時間遅延させる第１
   の遅延回路部と、 前記入力画像信号及び前記読出手段により読出された基
   準画像信号の他方の信号をＹ＿Ｍ−ｋｉ〜Ｙ＿Ｍ＋ｋｉ
   ライン（ｋｉは任意の整数）の走査に相当する時間遅延
   させると共に、夫々の遅延信号をＸ方向にＸ＿Ｎ＋ｋｉ
   〜Ｘ＿Ｎ−ｋｉドットの走査に相当する時間遅延させる
   第２の遅延回路群と、前記入力画像信号及び前記読出手
   段より読出された基準画像信号の他方の信号をＹ方向に
   Ｙ＿Ｍ−ｋｉ〜Ｙ＿Ｍ＋ｋｉラインの走査に相当する時
   間遅延させると共に、夫々の遅延信号をＸ方向にＸ＿Ｎ
   −ｋｉ〜Ｘ＿Ｎ＋ｋｉドット（ｋｉは任意の整数）の走
   査に相当する時間夫々遅延させる第３の遅延回路群と、 前記第１の遅延回路部の出力と前記第２，第３の遅延回
   路群の夫々の出力との排他的論理和により不一致を検出
   する不一致検出回路部と、 前記各不一致検出回路部の出力が制御入力端に与えられ
   、所定のクロック信号を計数する複数のカウンタ部と、
   を具備し、 前記カウンタ部の計数出力の分布に基づいて入力画像信
   号の位置ずれ量を検出することを特徴とする画像位置ず
   れ検出装置。
3. （３）前記ｋｉ，ｋｊは夫々１近傍では密に、数値が大
   きくなるに伴い粗になるように選択された１以上の複数
   の整数であることを特徴とする請求項１又は２記載の画
   像位置ずれ検出装置。