JPH03506085A - マルチプロセツサ・コンピユータシステム用のマルチレベル並行通信構成 - Google Patents
マルチプロセツサ・コンピユータシステム用のマルチレベル並行通信構成Info
- Publication number
- JPH03506085A JPH03506085A JP1506935A JP50693589A JPH03506085A JP H03506085 A JPH03506085 A JP H03506085A JP 1506935 A JP1506935 A JP 1506935A JP 50693589 A JP50693589 A JP 50693589A JP H03506085 A JPH03506085 A JP H03506085A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- bidirectional
- transmitter
- data
- bidirectional bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/44—Star or tree networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。
Description
【発明の詳細な説明】
マルチプロセッサ・コンピュータシス
テム用のマルチレベル並行通信構成
(技術分野)
本発明は複数の7−ド、通常メツセージ源の計算ノードを連結するディジタル通
信システム、特にディジタルバスにより連結された階層計算構造に関する。
(背景技術)
1985年1月8日に発行されたシー・ジエイ・ウォルタ(C。
J、 falter)等による米国特許第4.493.074号には、複数の発
信機と少なくとも一人の受信者との間で単一の通信チャネルを介しデータを伝送
する通信システムが説明される。各発信機は夫々のデータワードの最高位のビッ
トを一度に1ビット同時に直列伝送し、通信チャネルの状態をモニタする。デー
タビットの伝送は伝送されたデータビットの状態と通信チャネルの状態との差を
検出する総ての発信機により終了せしめられる。1ワードが通信チャネルに伝送
された後、ビット競合が行われ、伝送すべきデータビットを依然保持している発
信機の中から残りのデータビットを伝送する1又は複数の発信機が決定される。
伝送された1ワードの終了時でのデータビットの伝送及びビット競合は総ての発
信機がそのデータワードの発信を完了するまで交互に連続して行われる。
(発明の開示)
本発明によれば、複数の階層レベルの各々での複数の7−ドと、第1の発信機に
より高い階層レベルの双方同バスとノ−ドを介し連結される複数の双方向バスと
を備え、ノードの少なくとも2個はデータを第1の発信機に対し入出力する第1
の装置を含み、ある階層レベルの複数の7−ドは1個または複数個の双方向バス
の1と連結され、各双方向バスは第1の発信機により高い階層レベルの双方同バ
スどノードを介し連結され、容筒1の発信機の第1のボートは第1の階層レベル
の第1の双方向バスと連結され5、第2のボートは高い階層レベルの第2の双方
向バスと連結され、第1の発信機は第1のボートと連結される第1の装置と第1
の装置及び第2のボートに連結される第2の装置とを有し、第1の装置は第1の
タイムスロットCITOプロトコルにより第1の双方向バスに伝送された第1の
データピッj・を入力し、第2の発信機の第2の装置は第1のタイムスロット後
の第2のタイムスロットでCITOプロトコルにより第2の双方向バスに第1の
データビットを伝送し、第2の装置には第2のタイムスロットでCITOプロト
フルの下において実際に入力されたデータビットを記憶するチャネル状態レジス
タが包有され、第1の発信機には第1のボート及び第2の装置と連結される第4
の装置を有し、第4の装置は第2のタイムスロット後の第3のタイムスロットで
チャネル状態レジスタ内のデータビットを第1の双方向バスにCITOプロトコ
ルに関係無く伝送する、データを分配する装置が提供される。
本発明の他の実施態様によれば、第1の双方向バスと接続される第1のポー!・
及び第3の双方向バスと接続された第2のボートを有する第1の発信機ど、第2
の双方向バスと接続された第1のボート及び第3の双方向バスと接続された第2
のボートを有する第2の発信機とを備え、第1及び第2の発信機は各々第1のボ
ートと接続され第1のタイムスロットでCITOプロトコルにより第1及び第2
の双方同バスに伝送された第1のデータビットを入力する第1の装置を有し、第
1及び第2の発信機には各々第1の装置及び第2のボートと接続された第2の装
置を有し、第2の装置は第1のタイムスロット後の第2のタイムスロットでCI
TOプロトコルにより第1のデータビットを第3の双方向バスに伝送し、第2の
装置には第2のタイムスロットで第3の双方同バスにCITOプロトコルに基づ
いて実際に伝送されたデータビットを記憶するチャネル状態レジスタが包有され
、第1及び第2の発信機の各々には第1のボート及び第2の装置と連結されてお
りCITOプロトフルに関係無くチャネル状態レジスタのデータビットを第2の
タイムスロットの後の第3のタイムスロットで第1及び第2の双方向バスに伝送
する第3の装置が包有されてなる、少なくとも第3の双方同バスを介し第1及び
第2の双方同バス間においてデータを分配する装置が提供される。
(図面の簡単な説明)
第1図は各々2個の下位計算ノードを有する計算ノードのツリー状構成の階層連
結通信システムのブロック図、第2図は離散タイムスロットとデータの流れの関
係を示すグラフ、第3図は本発明の一実施例のブロック図、第4図は本発明の第
1の別の実施例のブロック図、第5図は離散タイムスロットとデータの並行流れ
の関係を示すグラフ、第6図は本発明の第2の別の実施例を示す図である。
(発明を実施するための最良の形態)
第1図を参照するに、ツリー状計算ノード12〜25がらなり、各ノードがデー
タを送受信する階層連結システム1oが示されている。階層連結システム10の
下位に接続するノードの数には制限はな(、第1図に示すツリー状構成は単に説
明のために与えられる。第1図に示すように、各双方向バス27〜33には1ま
たは複数の7−ドが連結され得る。システム1oはノードに更に双方向バスを付
加することにより下位階層レベルへ回かって拡大できる。ノード18〜25は第
1の階層レベルにあり、ノードj4〜17は第2の階層レベルにある。ノードJ
4.18.19は双方向バス27を介して連結され、ノード15.2[1,21
は双方向バス28を介して連結され、ノード16.22.23は双方向バス30
を介j5て連結されている。双方向バス27〜3oを介し、第1の階層レベルの
/−ド18〜25が第2の階層レベルの7−ド14〜17に連結される。ノード
12.14.15は双方向バス31を介し連結されている。ノード13.16.
17は双方同バス32を介し連結されている。従ってノード14〜17は第2の
階層レベルにあり双方向バス31.32を介し第3の階層レベルのノード12.
13に連結されることになる。ノード12.13は双方向バス33を介し連結さ
れている。即ち階層連結システムNoにおいて最高階層レベルの双方向バス33
を介し第3の階層レベルのノードが連結されることになる。
データビットは離散タイムスロット中双方向バス27〜33を介し伝送されコン
テント・インデュン・オーバラップ(Content Induced Tra
nsaction 0verlap (CITO))と呼ばれるプロトコルを用
いて再生される。このプロトコルは1985年1月8日に発行され、ベンディッ
クス・コーポレーション(本件譲受人のアライド・シグナル社(^llied−
8ignal Inc、)に併合された)に譲渡されたシー・ジエー・ウォルタ
等による“コンテント・インデユースト・トランザクション・オーバラップ通信
チャネル”と題した米国特許第4.493. [174号に開示されている。
このCITOプロトコルによれば、論理1と論理Oは同時に伝送され、論理Oは
優勢である、即ち論理1と論理0とが衝突すると論理Oが伝送される。ノード1
4〜17は各々低い階層レベルのバス27〜30に伝送L 、ノード14〜J7
は選択されたタイムスロット中このバスから夫々のデータビットを入力する。
従って例えば、双方向バス27のビットはノード14から入力し、ノード14も
バス27に伝送し−ている。ノードエ4は後の離散タイムスロットでCITOプ
ロトコルを用いて双方同バス27から入力したデータビットを伝送する。ノード
12は双方同バス31から伝送されたデータビットを入力し、後の離散タイムス
ロットでCITOプロトコルを用いて双方向バス33にデータビットを伝送する
。このように7−ド12〜25からのデータは各階層レベルを経て双方向バスを
経て最高階層レベルへ同かって伝送される。この合成グローバルビットは次のタ
イムスロットの1つ下の階層レベルに送られ、そこの7−ドはそのビットを更に
次のタイムスロットで次に下の階層レベルに送る。
各/−)’12〜25には通常独立したプロセッサがiすれ、双方向バスを介し
CITOプロトコルを用いて各7−ドが連結され、第1図に示されるように3階
層レベルのコンピュータ不ツ+−ワークが形成される。階層レベル1のノード1
8〜25は基準線35の下にある。一方階層レベル2の7−ド14〜17は基準
線3G、35の間にある。また階層レベル3のノード12.13は基準線36の
上にある。階層レベルの数はノードの下に双方向バス及び/−ドを付加すること
により増加し得る。各階層レベルの7−ド数はメートに双方向バスを付加するこ
とにより増加できる。更に所定の階層レベルのあるノードを非活性に、即ち独立
したプロセッサに連結されず単にそれより下及び上の階層レベルの間のりレーノ
ードとして使用可能である。説明の都合上ノードの命名は階層連結システムの一
部を説明するようにされる。即ち、/−ドの名前は次の階層レベルのノードの名
前から開始されその階層レベルの他のノードと異なる接尾語を有する。従ってノ
ードABにはノード^BA、^BB、 ABC等が接続されている。バスにはそ
のバスに接続された最高レベルノードの名前が与えられる。従ってノード12に
相当するノードAは双方向バス31に相当するバスAに接続されている。
第2図には階層レベル1から3へ更に再び階層レベル1へ向かう離散タイムスロ
ットに対するデータビットの流れが示されている。第2図の縦軸は階層レベルI
、■、■を横軸はタイムスロット1〜7の時間を示している。タイムスロット2
では、双方向バス27に接続された総ての7−ド(ノード14を含む)が双方向
バス27に伝送を行う。同時に同じ動作が双方向バス28〜30に対しても生じ
る。階層レベル1及び2の各ノードからの当初のビットはCITOプロトフルに
基づ< CITO発信機により双方向バス27〜30に伝送される。
タイムスロット3においては、双方向バス31に接続される総てのノード(ノー
ド12を含む)が双方同バス3〕に伝送を行う。同時に双方向バス32に接続さ
れる総ての7−ド(ノード13を含む)が双方向バス32に伝送を行う。ノード
14〜17は夫々タイムスロット2において双方向バス27〜30を介し入力し
たビットを伝送する。
タイムスロット4では、/−ド12.13はトップレベルバスをなす双方向バス
33にタイムスロット3で入力したビットを伝送する。このビットは階層連結シ
ステムの総てのノード12〜25の最初のCITOグローバルビットを示してい
る。
タイムスロット5では、ノード12.13はタイムスロット4において双方向バ
ス33に伝送したデータビットを双方向バス31.32に伝送する。
タイムスロット6では、ノード14.15はタイムスロット5で双方向バス31
に伝送したデータビットを双方向バス27.28に夫々伝送する。また/−ド1
.6.17はタイムスロット5において双方向バス32に伝送したデータビット
を双方向バス29.30に夫々伝送する。このとき、システムの総てのノードは
その他の総てのノードから最初の]Toグローバルビットを入力している。デー
タビットはCITOプロトコルにより各階層レベルの双方向バスを介1.移動す
ることは理解されよう。タイムスロット4において双方向バス33を介し伝送さ
れたデータビットはCITO7’ロトコルに関係無くタイムスロット5で双方向
バス31.32を介し再び伝送され、タイムスロット6で双方向バス27〜30
を介し再び伝送される。従って、総てのノードはタイムスロット6において合成
グローバルデータを入力する。
第2図の線38はタイムスロット2.3.4で階層レベル1から3へ点39〜4
工を経たデータの流れを示している。線42はタイムスロット4.5.6で階層
レベル3がら1へ点41〜43を経たデータの流れを示す。
タイムスロット1.7ではデータの流れは存在しない。
タイムスロット2〜6に生じる総ての動作は総てのノードが階層連結システム1
0の他のノードから総てのメツセージを入力し再生するまで反復される。従来の
CITOプロトコルの場合のように、総てのノードは次のメツセージを行列待ち
させ、次のパケットで再び動作を開始する。
1又は複数のノードの最初のメツセージ(ワード)の発信動作を完了した後、デ
ータビットの発信の場合と同様にビット位置レジスタに各7−ドがビットを伝送
することによって階層連結システムにおけるビット競合が生じる。
第3図は第1図のノードエ4のブロック図である。ノード14には、双方向バス
27にデータを伝送し入力する第1の発信機49(発信機45を含む)と、双方
同バス31にデータを伝送し入力する発信機46と、入力したデータを用い伝送
するデータを作成するプロセッサ47が含まれている。
発信機45のワード境界レジスタ56は双方同バス27がら入力されるデータワ
ードに残っているビット数を記憶する。発信機45のビット位置レジスタ58は
伝送すべき残りのデータワード(メツセージ)のビット数を記憶する。発信機4
5のチャネル状態レジスタ60は入力したビットを記憶I5、伝送したビットの
バイナリレベルと入力したビットのバイナリレベルとを比較する。
双方同バス27はボート64を介しワイヤ線66と接続される。
ボート64は所定のタイミングでワイヤ線66と双方向バス27とを接続するよ
う機能する。またボート64はワイヤ線66を介しワード境界レジスタ56、ビ
ット位置レジスタ58、チャネル状態レジスタ60およびデータワードレジスタ
62と接続される。
データワードレジスタ62はデータをワイヤ線69を介しチャネル状態レジスタ
60へ送る。プロセッサ47はワイヤ線70を介し発信機45に、即ちチャネル
状態レジスタ60、データワードレジスタ62及びインデックスレジスタ74に
接続される。インデックスレジスタ74はデータワードレジスタ62の次に伝送
すべきデータビットを指示するよう機能する。チャネル状態レジスタ60はワイ
ヤ線76を介し発信機46のデータワードレジスタ62′ に接続される。ワイ
ヤ線76は双方向バス27から入力したデータビットをチャネル状態レジスタ6
0を介しデータワードl/ジスタロ2′へ送り、更に双方向バス31に伝送する
よう機能する。プロセッサ47はワイヤ線70’ を介し発信機46と、更に詳
しくはチャネル状態レジスタ60′、データワードレジスタ62′及びワイヤ線
72に接続される。
発信機46は発信機45と同様に機能する。即ち発信機46の機能に関連1.て
参照番号にダッシュを付して示した構成素子は発信機45の対応する番号の構成
素子と同一の機能を有する。
発信機45.46は1985年1月8日に発行されたシー・ジエ・ウオルタ等に
よる米国特許第4.493.074号に開示される階層連結システムの発信機1
0と同様に動作する。この特許では、複数の発信機がデータワードあるいはメツ
セージの最高位のビットを一度に1ピノj−直列に同時に伝送し、通信チャネル
の状態をモニタしている。データビット伝送は伝送したデータピッ)・の状態ど
通信チャネルの状態との差を検出する総ての発信機により終了される。夫々伝送
したデータワードの終了時に行われるビット競合により、伝送すべき残りのデー
タビットを有する発信機の中で辞書編集上次に小さなワードを有するビットが決
定され、その発信機が作動されてそこから残りのデータビットが伝送される。
第2図に示すように、タイムスロット2では双方向バス27に接続された発信機
45はCITOプロトコルにより双方向バス27から伝送されたチャネル状態1
/ジスタロ0のデータビットを入力する。タイムスロット2ではCITOプロト
コルによりデータワード1/ジスタロ2に記憶されたデータピッ)・を発信しよ
うとする。
タイムスロッI−3では発信機46はチャネル状態レジスタ60からデータワー
ド1/ジスタロ2′ を経てデータビットを入力し、C1丁0プロトコルに基づ
き双方向バス3】にデータビットを再び伝送する。発信機46は双方向バス31
に実際に伝送され、チャネル状態レジスタ60′ 内のデータビットを入力する
。
タイムスロット5では、チャネル状態レジスタ60′ はCITOプロトコルに
よらずに無条件にノード12から双方向バス31を経てデータビットを入力する
。即ち、データワードレジスタ62′ は夕・イムスロツ1.5では双方向バス
31にデータビットを伝送しようとしない。
タイムスロット6では、チャネル状態レジスタ60’のデータビットはワイヤ線
76′を経てデータワードレジスタ62へ送られ、データワードレジスタ62自
体はCITOプロトフルに関係無く双方同バス27に伝送する。発信機45.4
6がCITOプロトフルに関係無く動作する場合、ビット位置レジスタ58及び
インデックスレジスタ74は不変である。
ノード15〜17にも同様な発信機45.46が含まれ、ノード14と同様に動
作する。ノード]2.13と同様な上位1/ベルのノードはタイムスロット3.
4.5以外はノード14と同様に動作する。
第4図は発信機45′のブロック図である。第4図において、第3図の機能と同
一の構成素子には同一の参照番号を付しである。発信機45′ は発信機45′
がワード再生器72を有しワイヤ線76.76′ を有していない点を除き、発
信機45と同じである。発信機45′及びプロセッサ47は第4図に示すように
ノード18を構成し、この構成はノード19〜25にも好適に採用され得る。ノ
ード18〜25の1個のボートはデータを入出力することが理解されよう。ノー
ド18〜25は第2図に示すようにタイムスロット2ではCITOプロトコルに
基づきデータを双方向バス27に伝送する。ノード18〜25はタイムスロット
6でCITOプロトコルに関係無く無条件にデータを双方同バス27〜3oから
入力する。
第5図は離散タイムスロットに対する第1図の階層連結システム10のデータの
並行な流れを示すグラフである。第5図において、第2図のデータ点あるいは線
と同一の参照番号が使用される。タイムスロット2〜6で線38.44に示され
るようにフルシステム通信が行われている間、他の階層レベルの使用されないタ
イムスロットで他のメツセージを通過させることができる。特に、トップレベル
のノード12.13のいずれかに従属する総てのメートを網羅する通信を内蔵す
ることは有用であろう。第5図の線7G、78によれば、線38.44で示され
るグローバル通信と同時に12以下の総てのノードと通信可能である。
タイムスロット3.5は最下位のレベルで使用しなかったので、ノード12ある
いは13のような共通の]・ツブレベルノードを共用する他のメツセージはノー
ドエ8〜2Iから7−ド12へ、またはその逆に、若しくはノード22〜25か
らノード13へまたはその逆に伝送され得る。タイムスロット4はノード14.
15.12に対1.使用され、双方向バス31にデータビットが伝送される。
タイムスロット3では、双方向バス27に接続される総てのノード(ノード14
を含む)は双方向バス27にデータを伝送する。同時に、双方向バス28〜30
に接続される総てのノードは各バスにデータを伝送する。双方向バス27.28
に伝送されたデータはノード12に従属するノードによって制限される。第5図
に示す点80はデータがタイムスロット3において双方向バス27〜30に伝送
されていることを示している。
第5図のタイムスロット4では、双方向バス31に接続される総てのノード(ノ
ード12を含む)が双方向バス31にデータを伝送する。同様にタイムスロット
4では、双方向バス32に接続される総てのノード(ノード13を含む)が双方
向バス32にデータを伝送する。タイムスロット4ではノード14はタイムスロ
ット3で入力するビットを双方向バス27に伝送する。
ノード15はタイムスロット4にタイムスロット3で入力したものを双方向バス
28に伝送する。ノード〕5はタイムスロット4にタイムスロツ)・3で入力し
たものを双方向バス28に伝送する。ノード16はタイムスロット4にタイムス
ロツ)・3で入力したものを双方向バス29に伝送する。ノード17はタイムス
ロット4にタイムスロット3で入力したものを双方向バス30に伝送する。タイ
ムスロット3.4における伝送はCITOプロトコルに基づいて行われる。
タイムスロット5においてノード14は双方向バス31のタイムスロット4で入
力したビットを双方向バス27に伝送する。
ノードエ5は双方向バス31のタイムスロット3で入力したビットを双方同バス
28に伝送する。ノードエ6は双方向バス32のタイムスロット4で入力したビ
ットを双方向バス29に伝送する。
ノード〕7は双方向バス32のタイムスロット5で入力したビットを双方向バス
30に伝送する。タイムスロット5においてノード18〜25はCITOプロト
コルの下で伝送せず双方同バス27〜30に伝送されたデータビットを無条件に
入力する。
タイムスロット5において総てのノード12.14.15.18〜21及びノー
ド13.16.17.22〜25は各最高レベルのノード12または13と階層
的に接続した他の総てのノードがら最初のメツセージビットを入力する。
この総ての動作は、ノード12または13に階層的に接続された総てのノードが
人力し、メツセージを再生するまで階層レベル1のタイムスロット3.5及ヒ階
屓レベル2のタイムスロット4を用いて反復される。従来の01丁0プロトコル
の場合のように、これらのメツセージを完了し送ったノードは次のメツセージを
行列待ちさせ再開する。
第5図のデータ点81.82はそれぞれタイムスロット4でデータピラトラ双方
向ハス31に伝送し、タイムスロット5で双方向バス27.28に伝送すること
を示している。線76.78はタイムスロット3から5に対する双方同バスへの
データの流れを示す。同じバスが使用され得るが、タイムスロット3がら5の開
に送られたメツセージはタイムスロット2がら6の間に送られたメツセージと独
立している。
第6図は複数の並行メツセージを入出力するレベル2の7−ド15のブロック図
である。同図は独立した発信機がマルチプレックスされた並行メツセージを双方
同バス28がら双方向バス31へ送る構成を示している。
第6図においてスロットカウンタ84はワイヤ線86を介し中央クロック85か
ら入力した信号に応じて1〜7個のスロットを発生するよう機能する。中央クロ
ック85は階層連結システム10内において総てのノード12〜25に対しクロ
ック信号をワイヤ線86を経て分配する。中央クロック85はノードI5に対し
物理的に必ずしも隣接配置されなくても良い。独立し同期化されたクロックも使
用可能である。スロットカウンタ84及び他のノード14.16.17のスロッ
トカウンタにより、システムのスロットタイムが決定される。スロットタイムは
ワイヤ線87を経てスロットコントローラ88の入力端子に送られる。スロット
コントローラ88は制御信号を発生し好適な発信機を作動させ好適なタイムスロ
ットにおいてその発信機に対しマルチプレクサを介しデータを送るよう機能する
。スロットコントローラ88は制御信号をワイヤ線89を経てグローバルバス発
信機90の制御入力端子に送る。スロットコントローラ88は制御信号をワイヤ
線91を経て垂直バス発信機92の制御入力端子ニ送ル。スロットコントローラ
88は制御信号をワイヤ線93ヲ経て上位バス発信機94の制御入力端子に送る
。またスロットコントローラ88は制御信号をワイヤ線95を経て下位バス発信
機96の制御入力端子に送る。スロットコントローラ88は制御信号をワイヤ線
97を経てマルチプレクサ98の制御入力端子に送る。スロットコントローラ8
8は制御信号をワイヤ線99を経てマルチプレクサ100の制御入力端子に送ル
。
双方向バス28はマルチプレクサ98の入出力ボートと接続されている。マルチ
プレクサ98は、ワイヤ線97の制御信号に応じて双方向バス28とワイヤ線1
01.102.103の−と連結する。
ワイヤ線101は垂直バス発信機92のデータ入力端子と接続される。ワイヤ線
103は下位バス発信機96のデータ入力端子に接続される。
双方向バス31はマルチプレクサ100の入出力ボートに接続される。マルチプ
レクサ100はワイヤ線99の制御信号に応じてワイヤ線104.105.10
6の−と双方同バス31とを連結する。
プロセッサ47′ は例えば独立したコンピュータまたは実施装置として設ける
ことができ、プロセッサ47′はワイヤ線10gを経てグローバルバス発信機9
0のデータポート及び垂直バス発信機92と接続されている。プロセッサ47′
はワイヤ線110を経て上位バス発信機94のデータボー1・に接続される。グ
ローバルバス発信機90の一実施態様として、第3図に示されるような発信機4
5.46を採用でき、この場合チャネル状態レジスタ150.60’、データワ
ードレジスタ62及びデータワードレジスタ62′と接続するワイヤ線89が付
加される。ワイヤ線70.70’は共にグローバルバス発信機90のデータポー
トに接続され得る。垂直バス発信機92の1例として、第3図に示されるような
発信機45.46であり、この場合チャネル状態レジスタ60.60′、データ
ワードレジスタ62及びデータワードレジスタ62′と接続するワイヤ線91が
付加される。上位バス発信機94の一例は第4図に示されるような発信機45′
であり、この場合チャネル状態レジスタ60′及びデータワードレジスタ62′
と接続するワイヤ線93が付加される。下位バス発信機96の一例は第4図に示
されるような発信機45′であり、この場合チャネル状態レジスタ60′及びデ
ータワードレジスタ62′と接続するワイヤ線95が付加される。第4図に示さ
れるワイヤ線27.70は第6図のワイヤ線103、]11に夫々相当する。第
3図に示されるワイヤ線70.70’は第6図のワイヤ線108に共通に接続さ
れる。第3図に示されるワイヤ線27.3工は第6図のワイヤ線101.104
に共通に接続される。
第3図に示されるワイヤ線27.3〕はそれぞれ第6図の垂直バス発信機92の
ワイヤ線102.105に相当する。第3図に示されるワイヤ線27.31はそ
れぞれ第6図の垂直バス発信機92のワイヤ線102.105に相当する。
第1図及び第6図に示される/−ド15を動作を説明するに、第5図に示される
ようにタイムスロット2でのスロットコントローラの制御の下でマルチプレクサ
98により、双方向バス28がワイヤ線101を介しグローバルバス発信機9o
と接続される。スロット2では、グローバルバス発信機9oは双方同バス28に
CITOプロトコルに基づいて入出力しビットを転送する。
タイムスロット3では、スロットコントローラ88の制御の下でマルチプレクサ
98が双方同バス28と垂直バス発信機92とヲワイヤ線102を介し接続する
。同様に、スロットコントローラ88の制御の下でマルチプレクサ100は双方
同バス31とグローバルバス発信機90とをワイヤ線104を介し接続する。タ
イムスロット3では、スロットコントローラ88の制御の下で、グローバルバス
発信機90はCIToプロトコルによりデータビットを双方向バス31に伝送す
る。スロットコントローラ88の制御の下で、垂直バス発信機92はCITOプ
ロトコルにより双方向バス28に対しデータを入出力する。双方向バス28への
データビットの伝送は第5図の点8oで示される。双方同バス31へのデータビ
ットの伝送は第5図の線38上の点4oで示される。
タイムスロット4では、スロットコントローラ88の制御の下でワイヤ線99の
マルチプレクサ100への制御信号により、マルチプレクサ10Gが双方向バス
31と垂直バス発信機92とをワイヤ線工05ヲ介し接続する。更に、スロット
コント0−588の制御の下で垂直バス発信機92はCITOプロトコルに基づ
いて双方向バス31に対し垂直バスデータビットを入出力する。
タイムスロット4では、第5図のグローバルバス発信a 9 aは非作動にされ
ている。
タイムスロット5では、スロットコントローラ88の制御の下でマルチプレクサ
100は双方向バス31とグローバルバス発信機90とをワイヤ線104を介し
接続する。スロットコントローラ88は制御信号89をグローバルバス発信機9
0へ送り、このためグローバルバス発信機90は第3図のチャネル状態レジスタ
60の場合のように第1図の7−ド12から双方向バス31に伝送されたデータ
ビットのみを入力する。タイムスロット5ではグローバルバス発信機90はCI
TOプロトコルの下で双方向バス31にデータビットを伝送しない。タイムスロ
ット5ではスロットコントローラ88の下で垂直バス発信機92は、タイムスロ
ツI−4で双方同バス31に入力されたデータビットを双方向バス28に伝送す
る。スロットコントローラ88の下でマルチプレクサ98は双方向バス28と垂
直バス発信機92とをワイヤ線102を介し接続する双方向バス28へのデータ
ビットの伝送は線78上のデータ点82により第5図に示されている。同時にタ
イムスロット5では、双方向バス31へのデータビットの伝送が第5図の線44
の点42で示されている。
タイムスロット6では、スロットコントローラ88が制御信号をワイヤ線97を
経てマルチプレクサ98へ送り、マルチプレクサ98は双方向バス28とグロー
バルバス発信機90とをワイヤ線101を介し接続する。スロットコントローラ
88は制御信号をワイヤ線89を経てグローバルバス発信機9oへ送り、グロー
バルバス発信機90はタイムスロット5で入力したデータピッ)・を双方向バス
28へ伝送する。双方向バス28へのデータビットの伝送は第5図の線44上の
点43で表される。
スロットカウンタ84はタイムスロット1〜7を経て循環動作し、このためスロ
ットコントローラ88により制御信号を反復的に発生し、この結果縁てのノード
からのワードが上の階層レベルへCITOプロトコルの下で伝送され、且つCI
TOプロトコルに関係熱(下の階層レベルへ伝送される。
/−ド18〜25がタイムスロット2.3において2個の異なるメツセージを送
りタイムスロット5.6でメツセージを受けるため、各メートは第4図に示すよ
うに2個の重複した発信機45′を有し得る。各発信機45′はタイムスロット
2.6およびタイムスロット3.5で動作する。各ノード18〜25に接続され
たプロセッサ47あるいは実施装置は各発信機45′ と接続する付加入力部を
有している。ノード18〜25の夫々にはスロットカウンタ84とスロットコン
トローラ88が必要となり、スロットコントローラ88からの制御信号は第4図
に示されるようにチャネル状態レジスタ60′及びデータワードレジスタ62″
′へ送られる。
階層連結システム10が完全又は部分動作モードで作動される場合、階層レベル
1におけるタイムスロットは総ての双方同バス27〜33を介し全てが完全に利
用されるものとは限らない。階層レベル1における双方向バス、例えば双方向バ
ス27は第5図に示されるように局部通信を行うタイムスロット1.47を有す
る。付加発信機45′は各/−ド18〜25に対し必要でアリ、タイムスロット
1.4.7においてデータビットを入出力する。階層連結システム10の必要性
を評価する際、タイムスロット1.7が付加され双方向バス27〜30の総てに
対する付加の局部通信時間が与えられる。またノード18〜25はタイムスロッ
ト4において厳密に局部通信頻度に対応して用いられる。メート14〜17は第
6図に示される下位バス発信機96を利用することによりタイムスロット1,4
.7において通信する。下位バス発信機96は、チャネル状態レジスタ60′及
びデータワードレジスタ62′を接続するワイヤ線95を付加する点を除き、第
4図の発信機45′のように構成し得る。
次に高レベルにあるバス、例えば双方向バス3I、32においては、局部通信と
タイムスロット1.7が得られる第6図に示された上位バス発信機94がタイム
スロット1.2.6.7で各7−ド14〜17に対し使用される。局部上位バス
発信機94は例えば第4図に使用される発信機45′ として構成でき、この’
4合チャネル状態レジスタ60″及びデータワードレジスタ62″を接続するワ
イヤ線93が付加される。
頂部のバスである双方向バス33においては、タイムスロット1〜3及び5〜7
は局部通信に対し得られる。ノードエ2.13は第6図に使用されるように構成
され、この場合垂直バス発信機92は不要である。第6図に示される局部上位バ
ス発信機94はタイムスロット1〜3及び5〜7での局部通信に使用される。
局部バス通信及び階層バス通信は第5図に示されるように階層マルチプロセッサ
システムと良好に適合し、この場合実行機能は階層の高いレベルのノードに見ら
れ応用処理機能は低レベルの7−ドにある。応用タスクを実行するノードは広い
カバーレージが必要であり、システム内の何れからのデータでも容易に共有し得
、実行機能を行うノードは階層レベルの上下の2.3のノードと共有させること
が考えられる。一方、総ての7−ドはメツセージをタイムスロットと適合させた
混合の通信カバーレージを有する。
CITOプロトコルを用いてデータビットを階層連結システム10の階層レベル
に伝送することにより、CITOプロトコルの周知の特性の利点を利用できる。
例えば、基本的なCITOプロトコルによれば零が双方同バスに伝送され、より
高い階層レベルへ送られる場合、零は後のタイムスロットにおいて高い階層レベ
ルから入力される。−従って、タイムスロット2で双方向バス28に伝送される
信号が零の時、双方同バス27〜3Cに関わるタイムスロット6の結果が零であ
ると決定できる。タイムスロット6における情報は双方向バス28において冗長
であるので、タイムスロット6は双方向バス28の一ビツト局部通信のために用
いられることになる。これは、タイムスロット2においてワイヤ線1. OIを
経た入力があるときグローバルバス発信機90がタイムスロット6において零を
伝送することを禁止する論理回路を付加することにより第6図に示されるグロー
バルバス発信機90の場合のように行われる。このようなタイムスロット6の使
用構成は双方向バス27.29.3Gにも採用される。グローバルバス発信機9
oの論理は、タイムスロット2で信号ヲワイヤ線91を経てスロットコントロー
ラ88に送り、スロットコントローラ88によりタイムスロット6で下位バス発
信機96が作動されるよう変更し得る。同様にノード18〜25と関連するスロ
ットコントローラ88は論理回路を付加することにより発信機45′から信号を
入力する必要があり、スロットコントローラ88により発信機45′が作動され
タイムスロット6においてCITOプロトコルにより局部データビットが伝送さ
れる。
第5図に示されるようにタイムスロット3においてCITOプロトコルに基づき
階層レベルの双方向バスに零が伝送される場合で、タイムスロット3で双方向バ
ス27〜3oで零が検出されるときタイムスロット5は局部通信のために使用さ
れる。
垂直バス発信機92には、タイムスロット3において零がワイヤ線102を経て
伝送されるどきタイムスロット5において伝送を禁止する付加の論理回路が具備
される。従ってタイムスロット2において双方向バス28で]が検出されるとき
、総てのノード20.21.15は双方向バス28に1を伝送することを意味す
る。タイムスロット6で零が入力されると、双方向バス28に接続される総ての
ノードは、ワードが双方向バス28と関連しない1または複数の他のノードによ
り伝送されるまで、データビットをさらに伝送すること停止する。ノード】5.
20゜21はビット競合の際タイムスロット21でグローバル伝送を再開する。
論理回路、例えばコンパレータ120がグローバルバス発信機90に付加され、
チャネル状態レジスタ6oとデータワードレジスタ62が比較されて、“1”が
伝送されるとき並びに“0”が入力されるときが決定され得る。付加論理回路に
はタイムスロット2において双方向バス28の論理メツセージ頻度に対するタイ
ムスロット2の入手性を示す信号をワイヤ線1t14を経てスロットコントロー
ラ88に送る装置が包有される。同様に7−ド20.21には、タイムスロツ)
・2において双方同バス28に“1”が伝送されたことを、またタイムスロッl
−6で零が入力されたことを認識する付加論理回路が包有される。この追加論理
回路には第4図に示されるようなチャネル状態レジスタ60″のデータピッ)・
と発信機45′のデータワードレジスタ62′のデータビットとを比較するコン
パレータが包有される。ノード15はワードが完全に伝送されるまで、タイムス
ロット6において双方向バス28に連続的に伝送する。
他の双方向バスに接続されるノードに付加論理回路を併設することにより、タイ
ムスロット2はタイムスロッl−2において1”が前に伝送されるどき及びタイ
ムスロット6において“0”が入力されるどきの局部メツセージ頻度に対応して
使用される。
同一の付加論理回路が、タイムスロット3において1”が双方同バスに伝送され
とき並びにタイムスロット5において双方向バス27〜30に入力されるときを
検出するために使用される。また同一の論理回路が階層レベル2においてタイム
スロット3で“1”が伝送されるどき並びに階層レベル2においてタイムスロッ
ト5で“O″が双方向バス31.32に入力される際の検出に使用できる。
第5図に示されるように、階層レベル1〜3間の付加通信を得るためにタイムス
ロットを付加し得る。例えば階層レベル2.3間の通信量を増大したい場合、タ
イムスロット2を用いてデータビットが双方回バス31.32にCITOプロト
コルの下で伝送される。タイムスロット5を用いてタイムスロット2において入
力されるデータビットを双方同バス33に伝送し、タイムスロット6を用いてタ
イムスロット5で実際に双方向バス33に伝送されたデータビットを双方向バス
31.32に伝送する。同様に、双方向バス31.32のタイムスロット1.7
は双方向バス33のタイムスロット2と共に使用され、階層レベル2.3間で付
加の通信が行われ得る。伝送すべきメツセージがか伝送すべき他のメツセージに
対し独立している場合、ノードは付加発信機45及び発信機46またはその等価
発信機を設ける必要があることは理解されよう。局部通信のレベルを上げたい場
合には、局部通信用の付加装置あるいは標準の方法のいずれかに適するタイムス
ロット7の後に追加できる。
ノードへのメツセージ若しくはタイムスロットの付加はスロットコントローラ8
8により制御される。スロットコントローラ88のメモリは1サイクルにおける
スロットの数を記憶し特定のタイムスロットで作動すべき発信機を記憶して、階
層連結システム10内の7一ド間全体の通信を行う。このような汎用性のある構
成をさることにより、マルチプロセッサシステムの通信ネットワークはシステム
の通信、データ記憶及び計算のために有効に利用できる。
各タイムスロットで各階層レベルの7−ドを制御することにより、複数の別個の
仮想通信バス、例えば各階層レベルの局部バス、階層レベル間を結び頂部の単一
ノードに属するバス、及び各7−ドが伝送されたメツセージを入力するグローバ
ルバスが確立される。各バスはメツセージが共通のワイヤを使用しているか否か
に拘わらず仮想バスと呼ばれる。各バスのメツセージは例えば24ビット若しく
は32ピツ)・のように固有の、あるいは同一のワード長を有する。第7図に示
されるような各タイムスロットにおいて夫々の階層レベルにおける使用あるいは
伝送に使用される仮想バス若しくはメツセージを示すテンプレート120を使用
することにより、各7−ド内の各スロツ)・コントローラ88がテンプレート1
20を記憶スる場合に階層連結システム10内の通信が完全に制御される。
第7図では、テンプレート120の縦軸は階層レベルを、横軸はタイムスロット
を表している。文字りは局部バス通信を、文字Vは完全バス通信を、文字Gはグ
ローバルバス通信を示す。テンプレート]20の文字の位置は各階層レベル若し
くはタイムスロットにおける伝送の活動あるいは性質を示す。テンプレート12
0は再構成または階層連結システム10内のメツセージの流れの制御を行うよう
タイムスロットを付加することによって拡展できる。スロットコントローラ88
にはメツセージにより作動されるプログラムによる複数のテンプレートが内蔵さ
れ得る。または、各スロットコントローラ88には、第1図に示されるように階
層連結システムlOの必要性に応じて他のテンプレートに切り替える前に各タイ
ムスロットでの各7−ドを流れるメツセージを最初に制御する開始テンプレート
が内蔵される。
上述したような本発明によれば、複数の階層レベルの各々における複数のノード
と、第1の発信機により高い階層レベルの双方向バスとノードを介し連結される
複数の双方向バスとを備え、ノードの少な(とも2個はデータを第1の発信機に
対し入出力する第1の装置を含み、ある階層レベルの複数のノードが1個または
複数の双方向バスの−と連結され、各双方向バスは第1の発信機により高い階層
レベルの双方向バスとメートとを介し連結され、容筒1の発信機の第1のボート
は第1の階層レベルの第1の双方向バスと連結され、第2のボートは高い階層レ
ベルの第2の双方同バスと連結され、第1の発信機は第1のボートと連結される
第1の装置と第1の装置及び第2のボートに連結される第2の装置とを有し、第
1の装置は第1のタイムスロットCITOプロトコルにより第1の双方向バスに
伝送された第1のデータビットを入力し、第2の発信機の第2の装置は第1のタ
イムスロット後の第2のタイムスロットでC+TOプロトコルにより第2の双方
向ハスに第1のデータビットを伝送し、第2の装置には第2のタイムスロットで
CITOプロトコルの下で実際に入力されたデータビットを記憶するチャネル状
態レジスタが包何され、第1の発信機には第1のボート及び第2の装置に連結さ
れる第4の装置を何し、第4の装置は第2のタイムスロット後の第3のタイムス
ロットでチャネル状態レジスタ内のデータビットを第1の双方向バスにCITO
プロトコルに関係無く伝送する、データを分配する方法及び装置が提供される。
更に本発明によれば、所定のノードでスロットコントローラの制御下において第
1及び第2の双方向バス間の独立したメツセージを送り第1及び第2の双方向バ
スに独立I7たメツセージを送る複数の発信機が包有される。各発信機は特定の
ノードど連係するプロセッサと接続され、発信機により入力された1個または複
数の独立したメツセージを利用し、1個又は複数の発信機を介して1個又は複数
の独立15たメツセージを伝送する。各タイムスロットでの発信機の割り当ては
スロットコントローラ88により変更できる。
F#G、j
18へ\
国際調査報告
国際調査報告
11S8902605
Claims (9)
- (1)複数の階層レベルの各々における複数のノードと、第1の発信機により高 い階層レベルの双方向バスとノードを介し連結される複数の双方向バスとを備え 、ノードの少なくとも2個はデータを第1の発信機に対し人出力する第1の装置 を含み、ある階層レベルの複数のノードが1個または複数の双方向バスの一と連 結忘れ、各双方向バスは第1の発信機により高い階層レベルの双方向バスとノー ドとを介し連結され、各第1の発信機の第1のポートは第1の階層レベルの第1 の双方向バスと連結され、第2のポートは高い階層レベルの第2の双方向バスと 連結され、第1の発信機は第1のポートと連結される第1の装置と第1の装置及 び第2のポートに連結される第2の装置とを有し、第1の装置は第1のタイムス ロツトCITOプロトコルにより第1の双方向バスに伝送された第1のデータビ ツトを入力し、第2の発信機の第2の装置は第1のタイムスロツト後の第2のタ イムスロツトでCITOプロトコルにより第2の双方向バスに第1のデータビツ トを伝送し、第2の装置には第2のタイムスロツトでCITOプロトコルの下で 実際に入力されたデータビツトを記憶するチャネル状態レジスタが包有され、第 1の発信機には第1のポート及び第2の装置に連結される第4の装置を有し、第 4の装置は第2のタイムスロツト後の第3のタイムスロツトでチャネル状態レジ スタ内のデータビツトを第1の双方向バスにCITOプロトコルに関係無く伝送 する、データを分配するように構成された装置。
- (2)更に第1のデータビツトが零の時第3のタイムスロツトにおいて第4の装 置が伝送することを禁止する第5の装置が包有されてなる特許請求の範囲第1項 記載の装置。
- (3)更に第1の双方向バスに接続され、前の第2のタイムスロツトで第2の装 置により“1”が伝送されるとき並びに前の第3のタイムスロツトにおいて“0 ”のデータビツトが第1の双方向バスに実際に入力されるとき、第1のメツセー ジワードの残部に対し第2のタイムスロツトにおいてCITOプロトコルの下で 第2のメツセージワードの一部を伝送する第2の発信機が包有されてなる特許請 求の範囲第1項記載の装置。
- (4)複数の階層レベルの各々における複数のノードと、第1の発信機により高 い階層レベルの双方向バスとノードとを介し連結される複数の双方向バスとを備 え、ノードの少なくとも2個はデータを第1の発信機に対し入出力する第1の装 置を含み、ある階層レベルの複数のノードが1個または複数の双方向バスの一と 連結され、各双方向バスは第1の発信機により高い階層レベルの双方向バスとノ ードとを介し連結され、各第1の発信機の第1のポートは第1の階層レベルの第 1の双方向バスと連結され、第2のポートは高い階層レベルの第2の双方向バス と連結され、第1の発信機は第1のポートと連結される第1の装置と第1の装置 及び第2のポートに連結される第2の装置とを存し、第1の装置は第1のタイム スロツトCITOプロトコルにより第1の双方向バスに伝送された第1のデータ ビツトを入力し、第2の発信機の第2の装置は第1のタイムスロツト後の第2の タイムスロツトでCITOプロトコルにより第2の双方向バスに第1のデータビ ツトを伝送し、第1の発信機は第2のポートと接続された第3の装置と第3の装 置及び第1のポートに接続された第4の装置とを有し、第3の装置は第3のタイ ムスロツトにおいて第2の双方向バスに伝送されたデータビツトを入力し、第4 の装置は第3のタイムスロツトで第3の装置により入力されたデータビツトを第 4のタイムスロツトにおいて第1の双方向バスに伝送するように設けられたデー タを分配する装置。
- (5)複数の階層レベルの各々における複数のノードと、第1の発信機により高 い階層レベルの双方向バスとノードとを介し連結される複数の双方向バスとを備 え、ノードの少なくとも2個はデータを第1の発信機に対し入出力する第1の装 置を含み、ある階層レベルの複数のノードが1個または複数の双方向バスの一と 連結され、各第1の双方向バスはノードを介し複数の第1の発信機により高い階 層レベルの第2の双方向バスと連結され、複数の第1の発信機は第1及び第2の 双方向バスの間に連結され所定のタイムスロツトで各バスからメツセージを入出 力し、データビツトはタイムスロツトで入出力され、複数のパス発信機の夫々に はCITOプロトコルにより高い階層レベルの双方向バスに夫々のメツセージを 伝送する装置が包有され、複数のバス発信機の各々には高い階層レベルの双方向 バスから入力されたビツトを再伝送することにより各々のメツセージを低い階層 レベルの双方向バスに伝送する装置が包有されてなるデータを分配する装置。
- (6)第1の双方向バスと接続される第1のポート及び第3の双方向バスと接続 された第2のボートを有する第1の発信機と、第2の双方向バスと接続された第 1のポート及び第3の双方向バスと接続された第2のボートを有する第2の発信 機とを備え、第1及び第2の発信機は各々第1のポートと接続され第1のタイム スロツトでCITOプロトコルにより第1及び第2の双方向バスに伝送された第 1のデータビツトを入力する第1の装置を有し、第1及び第2の発信機には各々 第1の装置及び第2のポートと接続された第2の装置を存し、第2の装置は第1 のタイムスロツトの後の第2のタイムスロツトにおいてCITOプロトコルによ り第1のデータビツトを第3の双方向バスに伝送し、第2の装置には第2のタイ ムスロツトにおいて第3の双方向バスにCITOプロトコルに基づき実際伝送さ れたデータビットを記憶するチャネル状態レジスタが包有され、第1及び第2の 発信機の各々には第1のポート及び第2の装置と連結されておりCITOプロト コルに関係無くチャネル状態レジスタのデータビツトを第2のタイムスロツトの 後の第3のタイムスロツトで第1及び第2の双方向バスに伝送する第3の装置が 包有されてなる、少なくとも第3の双方向バスを介し第1及び第2の双方向バス 間でデータを分配する装置。
- (7)第1及び第2の双方向バスが同一の階層レベルに配置されてなる特許請求 の範囲第6項記載の装置。
- (8)高い階層レベルの各双方向バスがノードを介し第1の発信機により高い第 2の階層レベルの双方向パスと連結されてなる特許請求の範囲第6項記載の装置 。
- (9)各階層レベルの各々のタイムスロツトで、CITOプロトコルに基づき低 い階層レベルの双方向バスから所定の階層レベルの双方向バスへ高い階層レベル の双方向バスに各々のメツセージを伝送する工程と、所定の階層レベルの双方向 バスに到達したメツセージを各階層レベルのそれぞれのタイムスロツトにおいて 低い階層レベルの双方向バスに伝送する工程とを包有してなる、階層連結システ ム内の双方向バスを介し連結された複数のノード間においてデータを分配する方 法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US223,453 | 1988-07-22 | ||
US07/223,453 US4868814A (en) | 1988-07-22 | 1988-07-22 | Multilevel concurrent communications architecture for multiprocessor computer systems |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03506085A true JPH03506085A (ja) | 1991-12-26 |
Family
ID=22836565
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1506935A Pending JPH03506085A (ja) | 1988-07-22 | 1989-06-14 | マルチプロセツサ・コンピユータシステム用のマルチレベル並行通信構成 |
Country Status (4)
Country | Link |
---|---|
US (1) | US4868814A (ja) |
EP (1) | EP0428535A1 (ja) |
JP (1) | JPH03506085A (ja) |
WO (1) | WO1990001234A1 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5255380A (en) * | 1988-04-08 | 1993-10-19 | Allied-Signal Inc. | Computer system with distributed RAM memory modules designed for CITO transmission |
US5245609A (en) * | 1991-01-30 | 1993-09-14 | International Business Machines Corporation | Communication network and a method of regulating the transmission of data packets in a communication network |
US5369755A (en) * | 1992-09-08 | 1994-11-29 | Alliedsignal Inc. | Computer communication bus system using multiple content induced transaction overlap (CITO) communication channels |
US5542055A (en) * | 1993-05-28 | 1996-07-30 | International Business Machines Corp. | System for counting the number of peripheral buses in each hierarch connected to primary bus for creating map of peripheral buses to locate peripheral devices |
US5555244A (en) * | 1994-05-19 | 1996-09-10 | Integrated Network Corporation | Scalable multimedia network |
JP2959462B2 (ja) * | 1996-01-19 | 1999-10-06 | 日本電気株式会社 | 通信チャネル設定方法 |
US5940396A (en) * | 1996-08-21 | 1999-08-17 | 3Com Ltd. | Method of routing in an asynchronous transfer mode network |
US6393020B1 (en) * | 1998-05-29 | 2002-05-21 | Honeywell International Inc. | Gated multi-drop communication system |
US6594235B1 (en) | 1999-04-28 | 2003-07-15 | 3Com Corporation | Method of triggering reroutes in an asynchronous transfer mode network |
US6483808B1 (en) | 1999-04-28 | 2002-11-19 | 3Com Corporation | Method of optimizing routing decisions over multiple parameters utilizing fuzzy logic |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4710871A (en) * | 1982-11-01 | 1987-12-01 | Ncr Corporation | Data transmitting and receiving apparatus |
US4493074A (en) * | 1982-11-03 | 1985-01-08 | The Bendix Corporation | Content induced transaction overlap communication system |
US4628504A (en) * | 1983-01-31 | 1986-12-09 | Honeywell Inc. | Distributed bus control communication protocol |
US4677611A (en) * | 1985-02-25 | 1987-06-30 | Itt Corporation | Apparatus and method for executing communication protocol conversions |
-
1988
- 1988-07-22 US US07/223,453 patent/US4868814A/en not_active Expired - Lifetime
-
1989
- 1989-06-14 WO PCT/US1989/002605 patent/WO1990001234A1/en not_active Application Discontinuation
- 1989-06-14 EP EP89907590A patent/EP0428535A1/en not_active Withdrawn
- 1989-06-14 JP JP1506935A patent/JPH03506085A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
EP0428535A1 (en) | 1991-05-29 |
US4868814A (en) | 1989-09-19 |
WO1990001234A1 (en) | 1990-02-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5351043A (en) | Queueing protocol | |
US7940666B2 (en) | Communication node architecture in a globally asynchronous network on chip system | |
US5349654A (en) | Fault tolerant data exchange unit | |
US4683564A (en) | Matrix switch system | |
KR100812225B1 (ko) | 멀티프로세서 SoC 플랫폼에 적합한 크로스바 스위치구조 | |
CN100499556C (zh) | 异构多核处理器高速异步互连通信网络 | |
US20060209846A1 (en) | Globally asynchronous communication architecture for system on chip | |
US8462776B2 (en) | Communication module having a communication interface element and communication interface element | |
US20090083466A1 (en) | Message handler and method for controlling access to data of a message memory of a communications module | |
WO2006092768A1 (en) | Electronic device and a method for arbitrating shared resources | |
JPH06203000A (ja) | スイッチ方式マルチノードプレーナ | |
JPH03506085A (ja) | マルチプロセツサ・コンピユータシステム用のマルチレベル並行通信構成 | |
US20070283077A1 (en) | Memory and Memory Communication System | |
Anderson | Interconnecting a distributed processor system for avionics | |
Kang et al. | FISHNET: a distributed architecture for high-performance local computer networks | |
JP2504459B2 (ja) | デジタル回線マルチドロツプ回路 | |
JPH0562384B2 (ja) | ||
JPH06195279A (ja) | スイッチ方式パーソナルコンピュータ相互接続装置 | |
JPS5992653A (ja) | デ−タ伝送装置 | |
JPH098835A (ja) | 二重化通信パス切替方式 | |
KR100250474B1 (ko) | 크로스바 라우팅 스위치의 전역 제어 장치 및 그 방법 | |
JPH0438026A (ja) | 受信データ同期回路 | |
Machen et al. | The Enhanced Segment Interconnect for FASTBUS Data Communications Status Report | |
JPH02249332A (ja) | 冗長系選択回路 | |
JPH09106384A (ja) | データ転送システム |